CN114122025A - 显示基板及其制备方法、显示装置 - Google Patents

Abstract

一种显示基板，包括：衬底基板、第一电源线以及电路结构层。衬底基板包括显示区域以及位于显示区域外围的周边区域，显示区域包括第一显示区以及至少部分围绕第一显示区的第二显示区。第一电源线位于周边区域。电路结构层位于第二显示区，包括多条电源连接线以及至少一条第二电源线。第二电源线提供的第二电压信号大于第一电源线提供的第一电压信号。多条电源连接线沿第一方向延伸，并与第一电源线电连接。

Description

显示基板及其制备方法、显示装置

技术领域

本文涉及但不限于显示技术领域，尤指一种显示基板及其制备方法、显示装置。

背景技术

有机发光二极管(OLED，Organic Light Emitting Diode)和量子点发光二极管(QLED，Quantum-dot Light Emitting Diode)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。屏下摄像头技术是为了提高显示装置的屏占比所提出的一种全新的技术。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本公开实施例提供一种显示基板及其制备方法、显示装置。

一方面，本公开实施例提供一种显示基板，包括：衬底基板、第一电源线以及电路结构层。衬底基板包括显示区域以及位于显示区域外围的周边区域，显示区域包括第一显示区以及至少部分围绕第一显示区的第二显示区。第一电源线位于周边区域。电路结构层位于第二显示区，包括多条电源连接线以及至少一条第二电源线。第二电源线提供的第二电压信号大于第一电源线提供的第一电压信号。多条电源连接线沿第一方向延伸，并与第一电源线电连接。

在一些示例性实施方式中，所述多条电源连接线沿所述第一方向的延伸线与所述第一显示区没有交叠。

在一些示例性实施方式中，所述显示基板还包括：多个第一发光元件，位于所述第一显示区；多个第二发光元件，位于所述第二显示区。所述电路结构层还包括多个第一像素电路和多个第二像素电路，所述多个第一像素电路包括多个有效像素电路和多个无效像素电路；所述第二显示区的至少一个有效像素电路与所述第一显示区的至少一个第一发光元件电连接，所述第二显示区的至少一个第二像素电路与至少一个第二发光元件电连接。

在一些示例性实施方式中，所述第二显示区的至少一个有效像素电路在所述衬底基板的正投影与所述第一显示区的至少一个第一发光元件在所述衬底基板的正投影不交叠。所述第二显示区的至少一个第二像素电路在所述衬底基板的正投影与至少一个第二发光元件在所述衬底基板的正投影至少部分交叠。

在一些示例性实施方式中，所述电路结构层还包括：沿所述第一方向延伸的多条第二初始信号线以及沿所述第一方向延伸的多条第三初始信号线。至少一条第二初始信号线与沿所述第一方向排布的多个第二像素电路电连接，或者，与沿所述第一方向排布的多个第二像素电路和多个无效像素电路电连接；所述第二初始信号线配置为通过所述第二像素电路给第二发光元件提供阳极复位信号。至少一条第三初始信号线与沿所述第一方向排布的多个有效像素电路电连接；所述第三初始信号线配置为通过所述有效像素电路给第一发光元件提供阳极复位信号。

在一些示例性实施方式中，所述电路结构层还包括：沿所述第一方向延伸的多条第一初始信号线。至少一条第一初始信号线与沿所述第一方向排布的多个第一像素电路和多个第二像素电路电连接，所述第一初始信号线配置为给所述第一像素电路和第二像素电路的驱动晶体管的栅极提供第一复位信号。

在一些示例性实施方式中，所述第一初始信号线、第二初始信号线、第三初始信号线以及电源连接线为同层结构。

在一些示例性实施方式中，所述第二电源线沿第二方向延伸，且位于所述电源连接线远离所述衬底基板的一侧，所述第二方向与所述第一方向交叉。

在一些示例性实施方式中，所述第二显示区包括：至少一个第一子显示区和至少一个第二子显示区，所述第一子显示区在所述第一方向与所述第一显示区相邻。所述多个有效像素电路和多条第三初始信号线位于所述第一子显示区。所述多条电源连接线位于所述第二子显示区。

在一些示例性实施方式中，在所述第一子显示区，所述第三初始信号线在所述衬底基板的正投影位于所述第一初始信号线和第二初始信号线在所述衬底基板的正投影之间。在所述第二子显示区，所述电源连接线在所述衬底基板的正投影位于所述第一初始信号线和第二初始信号线在所述衬底基板的正投影之间。

在一些示例性实施方式中，所述第二显示区内的第二像素电路和有效像素电路直接与所述第二电源线电连接，至少一个无效像素电路通过相邻的第二像素电路与所述第二电源线电连接。

在一些示例性实施方式中，所述多个第一像素电路和多个第二像素电路中的至少一个像素电路包括：第一发光控制晶体管。所述第二像素电路的第一发光控制晶体管的第一极与所述第二电源线电连接。所述无效像素电路的第一发光控制晶体管的第一极与相邻的第二像素电路的第一发光控制晶体管的第一极电连接。

在一些示例性实施方式中，所述无效像素电路的第一发光控制晶体管的第一极与相邻的第二像素电路的第一发光控制晶体管的第一极为一体结构。

在一些示例性实施方式中，所述多个第一像素电路和多个第二像素电路中的至少一个像素电路包括：存储电容。所述有效像素电路或第二像素电路的存储电容的第一电极和第二电极在所述衬底基板的正投影的交叠面积，大于所述无效像素电路的存储电容的第一电极和第二电极在所述衬底基板的正投影的交叠面积。

在一些示例性实施方式中，所述存储电容的第一电极与驱动晶体管的栅极为一体结构，所述存储电容的第二电极与所述第二电源线电连接。

在一些示例性实施方式中，所述无效像素电路至少包括：驱动晶体管、第一发光控制晶体管和第二发光控制晶体管。所述第一发光控制晶体管的栅极与发光控制线电连接，所述第一发光控制晶体管的第一极与所述第二电源线电连接，所述第一发光控制晶体管的第二极与所述驱动晶体管的第一极电连接。所述第二发光控制晶体管的栅极与所述发光控制线电连接，所述第二发光控制晶体管的第一极与所述驱动晶体管的第二极电连接。所述无效像素电路的第一发光控制晶体管、第二发光控制晶体管和驱动晶体管的有源层相互独立。

另一方面，本公开实施例提供一种显示装置，包括如上所述的显示基板。

另一方面，本公开实施例提供一种显示基板的制备方法，包括：在衬底基板的周边区域形成第一电源线，在衬底基板的显示区域的第二显示区形成电路结构层；所述第二显示区至少部分围绕第一显示区。其中，所述电路结构层包括：多条电源连接线以及至少一条第二电源线；所述第二电源线提供的第二电压信号大于所述第一电源线提供的第一电压信号；所述多条电源连接线沿第一方向延伸，并与所述第一电源线电连接。

在阅读并理解了附图和详细描述后，可以明白其他方面。

附图说明

附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中一个或多个部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。

图1为本公开至少一实施例的显示基板的示意图；

图2为本公开至少一实施例的像素电路的等效电路图；

图3为图2提供的像素电路的工作时序图；

图4为本公开至少一实施例的第二显示区的多个像素电路的排布示意图；

图5为本公开至少一实施例的第二显示区的走线排布示意图；

图6为本公开至少一实施例的第一子显示区的局部平面示意图；

图7A为本公开至少一实施例中形成半导体层后的第一子显示区的局部平面示意图；

图7B为本公开至少一实施例中形成第一导电层后的第一子显示区的局部平面示意图；

图7C为本公开至少一实施例中形成第二导电层后的第一子显示区的局部平面示意图；

图7D为本公开至少一实施例中形成第三绝缘层后的第一子显示区的局部平面示意图；

图8为本公开至少一实施例的第二子显示区的局部平面示意图；

图9为本公开至少一实施例的第二子显示区的另一局部平面示意图；

图10A为本公开至少一实施例中形成半导体层后的第二子显示区的局部平面示意图；

图10B为本公开至少一实施例中形成第一导电层后的第二子显示区的局部平面示意图；

图10C为本公开至少一实施例中形成第二导电层后的第二子显示区的局部平面示意图；

图10D为本公开至少一实施例中形成第三绝缘层后的第二子显示区的局部平面示意图；

图10E为本公开至少一实施例中形成第三导电层后的第二子显示区的局部平面示意图；

图10F为本公开至少一实施例中形成第四绝缘层后的第二子显示区的局部平面示意图；

图11为本公开至少一实施例中形成半导体层后的第二子显示区的另一局部平面示意图；

图12为本公开至少一实施例的第二子显示区的另一局部平面示意图；

图13为本公开至少一实施例的显示基板的第二电源线的发热示意图；

图14为本公开至少一实施例的显示装置的示意图。

具体实施方式

下面将结合附图对本公开的实施例进行详细说明。实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为其他形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。

在附图中，有时为了明确起见，夸大表示了一个或多个构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中一个或多个部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。

本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。本公开中的“多个”表示两个及以上的数量。

在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述的构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。

在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开中的含义。

在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的传输，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有多种功能的元件等。

在本说明书中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏电极端子、漏区域或漏电极)与源极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏极、沟道区域以及源极。在本说明书中，沟道区域是指电流主要流过的区域。

在本说明书中，第一极可以为漏极、第二极可以为源极，或者第一极可以为源极、第二极可以为漏极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源极”及“漏极”的功能有时互相调换。因此，在本说明书中，“源极”和“漏极”可以互相调换。另外，栅极还可以称为控制极。

在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。

本公开中的“光透过率”指的是光线透过介质的能力，是透过透明或半透明体的光通量与其入射光通量的百分率。

本公开中的“约”、“大致”，是指不严格限定界限，允许工艺和测量误差范围内的情况。在本公开中，“大致相同”是指数值相差10％以内的情况。

本公开实施例提供一种显示基板，包括：衬底基板、第一电源线以及电路结构层。衬底基板包括显示区域以及位于显示区域外围的周边区域，显示区域包括第一显示区以及至少部分围绕第一显示区的第二显示区。第一电源线位于周边区域。电路结构层位于第二显示区，包括多条电源连接线以及至少一条第二电源线。第二电源线提供的第二电压信号大于第一电源线提供的第一电压信号。多条电源连接线沿第一方向延伸，并与第一电源线电连接。

本实施例提供的显示基板，通过在第二显示区的电路结构层设置连接第一电源线的多条电源连接线，可以优化第一电源线的电阻电容负载，提升第一电压信号的稳定性，降低第一电压信号的跨压，从而降低显示基板的功耗。

在一些示例性实施方式中，显示基板还包括：位于第一显示区的多个第一发光元件以及位于第二显示区的多个第二发光元件。电路结构层还包括：多个第一像素电路和多个第二像素电路。多个第一像素电路可以包括多个有效像素电路和多个无效像素电路。第二显示区的至少一个有效像素电路与第一显示区的至少一个第一发光元件电连接，第二显示区的至少一个第二像素电路与至少一个第二发光元件电连接。本示例性实施方式中，通过将像素电路设置在第二显示区，可以提高第一显示区的光透过率。

在一些示例性实施方式中，电路结构层还可以包括：沿第一方向延伸的多条第二初始信号线以及沿第一方向延伸的多条第三初始信号线。至少一条第二初始信号线与沿第一方向排布的多个第二像素电路电连接，或者，与沿第一方向排布的多个第二像素电路和多个无效像素电路电连接。第二初始信号线配置为通过第二像素电路给第二发光元件提供阳极复位信号。至少一条第三初始信号线与沿第一方向排布的多个有效像素电路电连接。第三初始信号线配置为通过有效像素电路给第一发光元件提供阳极复位信号。在本示例性实施方式中，通过不同的初始信号线给第一发光元件和第二发光元件提供不同的阳极复位信号，可以改善第一显示区的第一发光元件的复位能力，从而改善第一显示区的显示效果。

在一些示例性实施方式中，电路结构层还可以包括：沿第一方向延伸的多条第一初始信号线。至少一条第一初始信号线与沿第一方向排布的多个像素电路电连接。第一初始信号线配置为给像素电路的驱动晶体管的栅极提供第一复位信号。

在一些示例性实施方式中，第二显示区内的第二像素电路和有效像素电路直接与第二电源线电连接，至少一个无效像素电路通过相邻的第二像素电路与第二电源线电连接。在本示例性实施方式中，无需设置与无效像素电路连接的第二电源线，可以减小第二电源线的电阻。

在一些示例性实施方式中，多个第一像素电路和多个第二像素电路中的至少一个像素电路包括：存储电容。有效像素电路或第二像素电路的存储电容的第一电极和第二电极在衬底基板的正投影的交叠面积，大于无效像素电路的存储电容的第一电极和第二电极在衬底基板的正投影的交叠面积。存储电容的第一电极与驱动晶体管的栅极为一体结构，存储电容的第二电极与第二电源线电连接。本示例性实施方式中，通过减小无效像素电路的存储电容的第一电极和第二电极在衬底基板的正投影的交叠面积，可以减小第二电源线的电阻和电容。

在一些示例性实施方式中，无效像素电路至少包括：驱动晶体管、第一发光控制晶体管和第二发光控制晶体管。第一发光控制晶体管的栅极与发光控制线电连接，第一发光控制晶体管的第一极与第二电源线电连接，第一发光控制晶体管的第二极与驱动晶体管的第一极电连接。第二发光控制晶体管的栅极与发光控制线电连接，第二发光控制晶体管的第一极与驱动晶体管的第二极电连接。无效像素电路的第一发光控制晶体管、第二发光控制晶体管和驱动晶体管的有源层相互独立。本示例性实施方式中，通过将无效像素电路的驱动晶体管、第一发光控制晶体管和第二发光控制晶体管的有源层断开，可以减小驱动晶体管开启和关闭时的启动跨压，从而减小显示基板的功耗。

下面通过一些示例对本实施例的方案进行举例说明。

图1为本公开至少一实施例的显示基板的示意图。在一些示例性实施方式中，如图1所示，显示基板可以包括：显示区域AA和围绕在显示区域AA外围的周边区域BB。显示基板的显示区域AA可以包括：第一显示区A1和至少部分围绕第一显示区A1的第二显示区A2。在本示例中，第二显示区A2围绕在第一显示区A1的四周。

在一些示例性实施方式中，第一显示区A1为透光显示区，还可以称为屏下摄像头(UDC，Under Display Camera)区域；第二显示区A2为非透光显示区，还可以称为正常显示区。例如，感光传感器(如，摄像头等硬件)在显示基板上的正投影可以位于显示基板的第一显示区A1内。在一些示例中，如图1所示，第一显示区A1可以为圆形，感光传感器在显示基板上的正投影的尺寸可以小于或等于第一显示区A1的尺寸。然而，本实施例对此并不限定。在另一些示例中，第一显示区A1可以为矩形，感光传感器在显示基板上的正投影的尺寸可以小于或等于第一显示区A1的内切圆的尺寸。

在一些示例性实施方式中，如图1所示，第一显示区A1可以位于显示区域AA的顶部正中间位置。第二显示区A2可以围绕在第一显示区A1的四周。然而，本实施例对此并不限定。例如，第一显示区A1可以位于显示区域AA的左上角或者右上角等其他位置。例如，第二显示区A2可以围绕在第一显示区A1的至少一侧。

在一些示例性实施方式中，如图1所示，显示区域AA可以为矩形，例如圆角矩形。第一显示区A1可以为圆形或椭圆形。然而，本实施例对此并不限定。例如，第一显示区A1可以为矩形、半圆形、五边形等其他形状。

在一些示例性实施方式中，显示区域AA设置有多个子像素。至少一个子像素包括像素电路和发光元件。像素电路配置为驱动所连接的发光元件。例如，像素电路配置为提供驱动电流以驱动发光元件发光。像素电路可以包括多个晶体管和至少一个电容，例如，像素电路可以为3T1C(3个晶体管和1个电容)结构、7T1C(7个晶体管和1个电容)结构或者5T1C(5个晶体管和1个电容)结构等。在一些示例中，发光元件可以为有机发光二极管(OLED)，发光元件在其对应的像素电路的驱动下发出红光、绿光、蓝光、或者白光等。发光元件发光的颜色可根据需要而定。在一些示例中，发光元件可以包括：阳极、阴极以及位于阳极和阴极之间的有机发光层。发光元件的阳极可以与对应的像素电路电连接。然而，本实施例对此并不限定。

在一些示例性实施方式中，显示区域的一个像素单元可以包括三个子像素，三个子像素可以分别为红色子像素、绿色子像素和蓝色子像素。然而，本实施例对此并不限定。在一些示例中，一个像素单元可以包括四个子像素，四个子像素可以分别为红色子像素、绿色子像素、蓝色子像素和白色子像素。

在一些示例性实施方式中，发光元件的形状可以是矩形、菱形、五边形或六边形。一个像素单元包括三个子像素时，三个子像素的发光元件可以采用水平并列、竖直并列或品字方式排列；一个像素单元包括四个子像素时，四个子像素的发光元件可以采用水平并列、竖直并列或正方形方式排列。然而，本实施例对此并不限定。

图2为本公开至少一实施例的像素电路的等效电路图。图3为图2提供的像素电路的工作时序图。

在一些示例性实施方式中，如图2所示，本示例性实施例的像素电路可以包括：六个开关晶体管(T1、T2、T4至T7)、一个驱动晶体管T3和一个存储电容Cst。六个开关晶体管分别为数据写入晶体管T4、阈值补偿晶体管T2、第一发光控制晶体管T5、第二发光控制晶体管T6、第一复位晶体管T1、以及第二复位晶体管T7。发光元件EL可以包括阳极、阴极以及位于阳极和阴极之间的有机发光层。

在一些示例性实施方式中，驱动晶体管和六个开关晶体管可以是P型晶体管，或者可以是N型晶体管。像素电路中采用相同类型的晶体管可以简化工艺流程，减少显示基板的工艺难度，提高产品的良率。在一些可能的实现方式中，驱动晶体管和六个开关晶体管可以包括P型晶体管和N型晶体管。

在一些示例性实施方式中，驱动晶体管和六个开关晶体管可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(LTPS，Low TemperaturePoly-Silicon)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(LTPO，Low Temperature Polycrystalline Oxide)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。

在一些示例性实施方式中，如图2所示，像素电路与扫描线GL、数据线DL、第一电源线PL1、第二电源线PL2、发光控制线EML、第一初始信号线INIT1、第二初始信号线INIT2、第一复位控制线RST1和第二复位控制线RST2电连接。在一些示例中，第一电源线PL1配置为向像素电路提供恒定的第一电压信号VSS，第二电源线PL2配置为向像素电路提供恒定的第二电压信号VDD，并且第一电压信号VSS小于第二电压信号VDD。扫描线GL配置为向像素电路提供扫描信号SCAN，数据线DL配置为向像素电路提供数据信号DATA，发光控制线EML配置为向像素电路提供发光控制信号EM，第一复位控制线RST1配置为向像素电路提供第一复位控制信号RESET1，第二复位控制线RST2配置为向像素电路提供第二复位信号RESET2。在一些示例中，在一行像素电路中，第二复位控制线RST2可以与扫描线GL相连，以被输入扫描信号SCAN。即，第n行像素电路接收的第二复位信号RESET2(n)为第n行像素电路接收的扫描信号SCAN(n)。然而，本实施例对此并不限定。例如，第二复位控制信号线RST2可以被输入不同于扫描信号SCAN的第二复位控制信号RESET2。在一些示例中，在第n行像素电路中，第一复位控制线RST1可以与第n-1行像素电路的扫描线GL连接，以被输入扫描信号SCAN(n-1)，即第一复位控制信号RESET1(n)与扫描信号SCAN(n-1)相同。如此，可以减少显示基板的信号线，实现显示基板的窄边框。

在一些示例性实施方式中，如图2所示，驱动晶体管T3与发光元件EL电连接，并在扫描信号SCAN、数据信号DATA、第一电压信号VSS、第二电压信号VDD等信号的控制下输出驱动电流以驱动发光元件EL发光。数据写入晶体管T4的栅极与扫描线GL电连接，数据写入晶体管T4的第一极与数据线DL电连接，数据写入晶体管T4的第二极与驱动晶体管T3的第一极电连接。阈值补偿晶体管T2的栅极与扫描线GL电连接，阈值补偿晶体管T2的第一极与驱动晶体管T3的栅极电连接，阈值补偿晶体管T2的第二极与驱动晶体管T3的第二极电连接。第一发光控制晶体管T5的栅极与发光控制线EML电连接，第一发光控制晶体管T5的第一极与第二电源线PL2电连接，第一发光控制晶体管T5的第二极与驱动晶体管T3的第一极电连接。第二发光控制晶体管T6的栅极与发光控制线EML电连接，第二发光控制晶体管T6的第一极与驱动晶体管T3的第二极电连接，第二发光控制晶体管T6的第二极与发光元件EL的阳极电连接。第一复位晶体管T1与驱动晶体管T3的栅极电连接，并配置为对驱动晶体管T3的栅极进行复位，第二复位晶体管T7与发光元件EL的阳极电连接，并配置为对发光元件EL的阳极进行复位。第一复位晶体管T1的栅极与第一复位控制线RST1电连接，第一复位晶体管T1的第一极与第一初始信号线INIT1电连接，第一复位晶体管T1的第二极与驱动晶体管T3的栅极电连接。第二复位晶体管T7的栅极与第二复位控制线RST2电连接，第二复位晶体管T7的第一极与第二初始信号线INIT2电连接，第二复位晶体管T7的第二极与发光元件EL的阳极电连接。存储电容Cst的第一电极与驱动晶体管T3的栅极电连接，存储电容Cst的第二电极与第二电源线PL2电连接。发光元件EL的阴极与第一电源线PL1电连接。

在本示例中，第一节点N1为存储电容Cst、第一复位晶体管T1、驱动晶体管T3和阈值补偿晶体管T2的连接点，第二节点N2为第一发光控制晶体管T5、数据写入晶体管T4和驱动晶体管T3的连接点，第三节点N3为驱动晶体管T3、阈值补偿晶体管T2和第二发光控制晶体管T6的连接点，第四节点N4为第二发光控制晶体管T6、第二复位晶体管T7和发光元件EL的连接点。

下面参照图3对图2所示的像素电路的工作过程进行说明。其中，以图2所示的像素电路包括的多个晶体管均为P型晶体管为例进行说明。

在一些示例性实施方式中，如图2和图3所示，在一帧显示时间段，像素电路的工作过程可以包括：第一阶段S1、第二阶段S2和第三阶段S3。

第一阶段S1，称为复位阶段。第一复位控制线RST1提供的第一复位控制信号RESET1为低电平信号，使第一复位晶体管T1导通，第一初始信号线INIT1提供的第一初始信号被提供至第一节点N1，对第一节点N1进行初始化，清除存储电容Cst中原有数据电压。扫描线GL提供的扫描信号SCAN为高电平信号，发光控制线EML提供的发光控制信号EM为高电平信号，使数据写入晶体管T4、阈值补偿晶体管T2、第一发光控制晶体管T5、第二发光控制晶体管T6以及第二复位晶体管T7断开。此阶段发光元件EL不发光。

第二阶段S2，称为数据写入阶段或者阈值补偿阶段。扫描线GL提供的扫描信号SCAN为低电平信号，第一复位控制线RST1提供的第一复位控制信号RESET1和发光控制线EML提供的发光控制信号EM均为高电平信号，数据线DL输出数据信号DATA。此阶段由于存储电容Cst的第二电极为低电平，因此，驱动晶体管T3导通。扫描信号SCAN为低电平信号，使阈值补偿晶体管T2、数据写入晶体管T4和第二复位晶体管T7导通。阈值补偿晶体管T2和数据写入晶体管T4导通，使得数据线DL输出的数据电压Vdata经过第二节点N2、导通的驱动晶体管T3、第三节点N3、导通的阈值补偿晶体管T2提供至第一节点N1，并将数据线DL输出的数据电压Vdata与驱动晶体管T3的阈值电压之差充入存储电容Cst，存储电容Cst的第二电极(即第一节点N1)的电压为Vdata-|Vth|，其中，Vdata为数据线DL输出的数据电压，Vth为驱动晶体管T3的阈值电压。第二复位晶体管T7导通，使得第二初始信号线INIT2提供的第二初始信号(即阳极复位信号)提供至发光元件EL的阳极，对发光元件EL的阳极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保发光元件EL不发光。第一复位控制线RST1提供的第一复位控制信号RESET1为高电平信号，使第一复位晶体管T1断开。发光控制信号线EML提供的发光控制信号EM为高电平信号，使第一发光控制晶体管T5和第二发光控制晶体管T6断开。

第三阶段S3，称为发光阶段。发光控制信号线EML提供的发光控制信号EM为低电平信号，扫描线GL提供的扫描信号SCAN和第一复位控制线RST1提供的第一复位控制信号RESET1为高电平信号。发光控制信号线EML提供的发光控制信号EM为低电平信号，使第一发光控制晶体管T5和第二发光控制晶体管T6导通，第二电源线PL2输出的第二电压信号VDD通过导通的第一发光控制晶体管T5、驱动晶体管T3和第二发光控制晶体管T6向发光元件EL的阳极提供驱动电压，驱动发光元件EL发光。

在像素电路的驱动过程中，流过驱动晶体管T3的驱动电流由其栅极和第一极之间的电压差决定。由于第一节点N1的电压为Vdata-|Vth|，因而驱动晶体管T3的驱动电流为：

I＝K×(Vgs-Vth)²＝K×[(VDD-Vdata+|Vth|)-Vth]²＝K×[VDD-Vdata]²；

其中，I为流过驱动晶体管T3的驱动电流，也就是驱动发光元件EL的驱动电流，K为常数，Vgs为驱动晶体管T3的栅极和第一极之间的电压差，Vth为驱动晶体管T3的阈值电压，Vdata为数据线DL输出的数据电压，VDD为第二电源线PL2输出的第二电压信号。

由上式中可以看到流经发光元件EL的电流与驱动晶体管T3的阈值电压无关。因此，本实施例的像素电路可以较好地补偿驱动晶体管T3的阈值电压。

在一些示例性实施方式中，第一显示区A1设置有多个第一发光元件，第二显示区A2设置有多个第二发光元件和多个像素电路。第二显示区A2的多个像素电路配置为驱动第一显示区A1的第一发光元件以及第二显示区A2的第二发光元件发光。在本示例中，仅在第二显示区A2设置像素电路，第一显示区A1不设置像素电路，可以提高第一显示区A1的光透过率。

图4为本公开至少一实施例的第二显示区的多个像素电路的排布示意图。在本示例中，沿第一方向F1依次排布的多个像素电路可以称为一行像素电路，沿第二方向F2依次排布的多个像素电路可以称为一列像素电路。

在一些示例性实施方式中，如图4所示，第二显示区A2的多个像素电路可以包括：多个第一像素电路11和多个第二像素电路12。多个第一像素电路11可以包括多个有效像素电路和多个无效(Dummy)像素电路。第二显示区A2的至少一个有效像素电路可以通过透明导电线与第一显示区A1的至少一个第一发光元件电连接。例如，有效像素电路与第一发光元件可以为一对一或者一对多的关系。第二显示区A2的至少一个第二像素电路与至少一个第二发光元件电连接。例如，第二像素电路与第二发光元件可以为一对一的关系。第二显示区A2的无效像素电路与第一显示区A1的第一发光元件和第二显示区A2的第二发光元件均没有电性连接。

在一些示例性实施方式中，如图4所示，沿第一方向F1排布的多个第二像素电路12之间设置有至少一个第一像素电路11。第一像素电路11可以排布在多列第二像素电路12之间。例如，每三列第二像素电路12之间设置一列第一像素电路11。相较于仅设置第二像素电路的第二显示区，本示例性实施方式将原来的每三列第二像素电路通过沿第一方向F1压缩，从而新增一列第一像素电路11的排布空间，且压缩前的三列像素电路和压缩后的四列像素电路所占用的空间是相同的。然而，本实施例对此并不限定。

在一些示例性实施方式中，第二显示区的第二像素电路和无效像素电路的电路结构可以为如图2所示的7T1C结构。第二显示区的有效像素电路的电路结构与图2所示的7T1C结构类似，其中，有效像素电路的第二复位晶体管的第一极与第三初始信号线INIT3电连接。第一初始信号线INIT1可以给第二显示区的像素电路提供第一复位信号，以便对驱动晶体管的栅极进行复位。第二初始信号线INIT2可以给第二显示区的第二像素电路和无效像素电路提供第二初始信号，以便对第二像素电路所电连接的第二发光元件的阳极进行复位。第三初始信号线INIT3可以给第二显示区的有效像素电路提供第三初始信号，以便对有效像素电路所电连接的第一发光元件的阳极进行复位。在本示例中，第一发光元件的阳极复位信号即为第三初始信号线提供的第三初始信号，第二发光元件的阳极复位信号即为第二初始信号线提供的第二初始信号。通过第二初始信号线和第三初始信号线提供不同的阳极复位信号，可以改善第一显示区的显示效果发暗和发紫的问题。通过调整第三初始信号线提供的阳极复位信号，可以改善第一显示区的阳极复位能力，从而改善第一显示区的显示效果。

图5为本公开至少一实施例的第二显示区的走线排布示意图。在一些示例性实施方式中，如图5所示，第二显示区A2可以包括：至少一个第一子显示区A21和至少一个第二子显示区A22。第一子显示区A21沿第一方向F1位于第一显示区A1的至少一侧。第一子显示区A21在第一方向F1上与第一显示区A1相邻。有效像素电路设置在第一子显示区A21内，并通过透明导电线与第一显示区A1内的第一发光元件电连接。第二子显示区A22内的第一像素电路均为无效像素电路，不与第一显示区的第一发光元件电连接。由于第三初始信号线INIT3仅与有效像素电路电连接，无效像素电路无需与第三初始信号线INIT3电连接，本示例中仅在第一子显示区A21设置第三初始信号线INIT3，可以避免整个第二显示区均设置第三初始信号线之后占用排布空间，造成冗余走线设计。如图5所示，第一子显示区A21内的第三初始信号线INIT3可以沿第一方向F1延伸，且第三初始信号线INIT3的一端延伸至周边区域BB，并与周边区域BB的初始信号连接线电连接。

在一些示例性实施方式中，如图5所示，周边区域BB设置有第一电源线PL1。第一电源线PL1可以围绕在显示区域AA的左侧、上侧和右侧。第二显示区A2设置有沿第一方向F1延伸的多条电源连接线301。多条电源连接线301沿第二方向F2排布在第二子显示区A22内。多条电源连接线301沿第一方向F1的延伸线与第一显示区A1没有交叠。电源连接线301沿第一方向F1延伸至周边区域BB与第一电源线PL1电连接。例如，一条电源连接线301的一端可以延伸至显示区域左侧的周边区域BB内与第一电源线PL1电连接，另一端可以延伸至显示区域右侧的周边区域BB内与第一电源线PL1电连接。在本示例中，电源连接线301的两端均与第一电源线PL1电连接。然而，本实施例对此并不限定。例如，电源连接线的一端与第一电源线电连接。在本示例性实施方式中，通过电源连接线连接第一电源线，可以优化第一电源线的电阻电容负载，提升第一电压信号的稳定性，降低第一电源线的跨压，从而降低显示基板的功耗。而且，电源连接线在第二子显示区的设置位置可以参照第三初始信号线在第二子显示区的冗余设计位置，从而确保显示基板的第二显示区的走线排布均一性。在另一些示例中，第一子显示区和第二子显示区均可以排布电源连接线。然而，本实施例对此并不限定。

图6为本公开至少一实施例的第一子显示区的局部平面示意图。在一些示例性实施方式中，如图6所示，第一子显示区可以包括：在第一方向F1上间隔排布的第一电路区101和第二电路区102。第一电路区101设置多列第二像素电路(例如，三列第二像素电路)，第二电路区102设置一列第一像素电路(例如，包括多个有效像素电路，或者包括至少一个有效像素电路和多个无效像素电路，或者包括多个无效像素电路)。图6中以第二电路区102设置的一个有效像素电路和第一电路区101设置的三个第二像素电路为例进行示意。

在一些示例性实施方式中，如图6所示，第一电路区101的第二像素电路可以包括：驱动晶体管23、数据写入晶体管24、阈值补偿晶体管22、第一发光控制晶体管25、第二发光控制晶体管26、第一复位晶体管21、第二复位晶体管以及存储电容28。图6中的第二复位晶体管27为上一行第二像素电路的第二复位晶体管。第二电路区102的有效像素电路可以包括：驱动晶体管13、数据写入晶体管14、阈值补偿晶体管12、第一发光控制晶体管15、第二发光控制晶体管16、第一复位晶体管11、第二复位晶体管以及存储电容18。图6中的第二复位晶体管17为上一行有效像素电路的第二复位晶体管。

图7A为本公开至少一实施例中形成半导体层后的第一子显示区的局部平面示意图。图7B为本公开至少一实施例中形成第一导电层后的第一子显示区的局部平面示意图。图7C为本公开至少一实施例中形成第二导电层后的第一子显示区的局部平面示意图。图7D为本公开至少一实施例中形成第三绝缘层后的第一子显示区的局部平面示意图。

在一些示例性实施方式中，在垂直于显示基板的方向上，第二显示区的电路结构层可以包括：依次设置在衬底基板上的半导体层、第一导电层、第二导电层、第三导电层以及第四导电层。半导体层和第一导电层之间设置第一绝缘层，第一导电层和第二导电层之间设置第二绝缘层，第二导电层和第三导电层之间设置第三绝缘层，第三导电层和第四导电层之间设置第四绝缘层。在一些示例中，第一绝缘层至第四绝缘层可以均为无机绝缘层。第一导电层还可以称为第一栅金属层，第二导电层还可以称为第二栅金属层，第三导电层还可以称为第一源漏金属层，第四导电层还可以称为第二源漏金属层。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图7A所示，第一子显示区的半导体层可以至少包括：第二像素电路的多个晶体管的有源层(例如，第一复位晶体管21的有源层210、阈值补偿晶体管22的有源层220、驱动晶体管23的有源层230、数据写入晶体管24的有源层240、第一发光控制晶体管25的有源层250、第二发光控制晶体管26的有源层260、第二复位晶体管27的有源层270)、有效像素电路的多个晶体管的有源层(例如，第一复位晶体管11的有源层110、阈值补偿晶体管12的有源层120、驱动晶体管13的有源层130、数据写入晶体管14的有源层140、第一发光控制晶体管15的有源层150、第二发光控制晶体管16的有源层160、第二复位晶体管17的有源层170)。

在一些示例性实施方式中，如图7B所示，第一子显示区的第一导电层至少包括：第二像素电路的多个晶体管的栅极和存储电容的第一电极281、有效像素电路的多个晶体管的栅极和存储电容的第一电极181、扫描线GL、发光控制线EML、以及第一复位控制线RST1。扫描线GL、发光控制线EML以及第一复位控制线RST1均沿第一方向F1延伸。其中，第一复位控制线RST1可以与本行的第二像素电路的第一复位晶体管21的栅极、上一行的第二像素电路的第二复位晶体管27的栅极、本行的有效像素电路的第一复位晶体管11的栅极以及上一行的有效像素电路的第二复位晶体管17的栅极为一体结构。扫描线GL可以与本行的第二像素电路的数据写入晶体管24和阈值补偿晶体管22的栅极、以及本行的有效像素电路的数据写入晶体管14和阈值补偿晶体管12的栅极为一体结构。发光控制线EML可以与本行的第二像素电路的第一发光控制晶体管25和第二发光控制晶体管26的栅极、以及本行的有效像素电路的第一发光控制晶体管15和第二发光控制晶体管16的栅极为一体结构。

在一些示例性实施方式中，如图7C所示，第一子显示区的第二导电层至少包括：第二像素电路的存储电容的第二电极282、有效像素电路的存储电容的第二电极182、第一初始信号线INIT1、第二初始信号线INIT2以及第三初始信号线INIT3。第一初始信号线INIT1、第二初始信号线INIT2以及第三初始信号线INIT3均沿第一方向F1延伸。第三初始信号线INIT3在衬底基板的正投影位于第一初始信号线INIT1和第二初始信号线INIT2在衬底基板的正投影之间。

在一些示例性实施方式中，如图7D所示，第一子显示区的第三绝缘层开设有多个过孔，例如包括：第一过孔K1至第二十过孔K20。第一过孔K1至第六过孔K6以及第十一过孔K11至第十六过孔K16内的第三绝缘层、第二绝缘层和第一绝缘层被去掉，暴露出半导体层的表面。第七过孔K7和第十七过孔K17内的第三绝缘层和第二绝缘层被去掉，暴露出第一导电层的表面。第八过孔K8至第十过孔K10以及第十八过孔K18至第二十过孔K20内的第三绝缘层去掉，暴露出第二导电层的表面。

在一些示例性实施方式中，如图6所示，第一子显示区的第三导电层至少包括：第二像素电路的多个晶体管的第一极和第二极(例如，第一复位晶体管21的第一极211、阈值补偿晶体管22的第一极221、数据写入晶体管24的第一极241、第一发光控制晶体管25的第一极251、第二发光控制晶体管26的第二极262、第二复位晶体管27的第一极271)、有效像素电路的多个晶体管的第一极和第二极(例如，第一复位晶体管11的第一极111、阈值补偿晶体管12的第一极121、数据写入晶体管14的第一极141、第一发光控制晶体管15的第一极151、第二发光控制晶体管16的第二极162、第二复位晶体管17的第一极171)。

在一些示例中，有效像素电路的第一复位晶体管11的第一极111通过第一过孔K1与有源层110的第一掺杂区电连接，还通过第九过孔K9与第一初始信号线INIT1电连接。阈值补偿晶体管12的第一极121可以通过第二过孔K2与有源层120的第一掺杂区电连接，还通过第七过孔K7与驱动晶体管13的栅极电连接。数据写入晶体管14的第一极141可以通过第三过孔K3与有源层140的第一掺杂区电连接。第一发光控制晶体管15的第一极151可以通过第四过孔K4与有源层150的第一掺杂区电连接，还可以通过第十过孔K10与存储电容18的第二电极182电连接。第二发光控制晶体管16的第二极162可以通过第五过孔K5与有源层160的第二掺杂区电连接。第二复位晶体管17的第一极171可以通过第六过孔K6与有源层170的第一掺杂区电连接，还可以通过第八过孔K8与第三初始信号线INIT3电连接。

在一些示例中，第二像素电路的第一复位晶体管21的第一极211通过第十一过孔K11与有源层210的第一掺杂区电连接，还通过第十九过孔K19与第一初始信号线INIT1电连接。阈值补偿晶体管22的第一极221可以通过第十二过孔K12与有源层220的第一掺杂区电连接，还通过第十七过孔K17与驱动晶体管23的栅极电连接。数据写入晶体管24的第一极241可以通过第十三过孔K13与有源层240的第一掺杂区电连接。第一发光控制晶体管25的第一极251可以通过第十四过孔K14与有源层250的第一掺杂区电连接，还可以通过第二十过孔K20与存储电容28的第二电极282电连接。第二发光控制晶体管26的第二极262可以通过第十五过孔K15与有源层260的第二掺杂区电连接。第二复位晶体管27的第一极271可以通过第十六过孔K16与有源层270的第一掺杂区电连接，还可以通过第十八过孔K18与第二初始信号线INIT2电连接。

在一些示例性实施方式中，第一子显示区的第四导电层可以包括：多个连接电极(例如包括第一连接电极和第二连接电极)、多条数据线和第二电源线。有效像素电路的第一发光控制晶体管15的第一极151可以通过第四绝缘层开设的过孔与第二电源线电连接。第二发光控制晶体管16的第二极162可以通过第四绝缘层开设的过孔与第一连接电极电连接，第一连接电极可以通过透明导电线与第一显示区内的第一发光元件的阳极电连接。数据写入晶体管14的第一极141可以通过第四绝缘层开设的过孔与一条数据线电连接。第二像素电路的第一发光控制晶体管25的第一极251可以通过第四绝缘层开设的过孔与第二电源线电连接。数据写入晶体管24的第一极241可以通过第四绝缘层开设的过孔与一条数据线电连接。第二发光控制晶体管26的第二极262可以通过第四绝缘层开设的过孔与第二连接电极电连接，第二连接电极可以与第二发光元件的阳极电连接。

图8为本公开至少一实施例的第二子显示区的局部平面示意图。在一些示例性实施方式中，如图8所示，第二子显示区可以包括：在第一方向F1上间隔排布的第三电路区103和第四电路区104。第三电路区103设置多列第二像素电路(例如，三列第二像素电路)，第四电路区104设置一列第一像素电路(例如，包括多个无效像素电路)。图8中以第四电路区104设置的一个无效像素电路和第三电路区103设置的三个第二像素电路为例进行示意。

在一些示例性实施方式中，如图8所示，第四电路区104的无效像素电路可以包括：驱动晶体管33、数据写入晶体管34、阈值补偿晶体管32、第一发光控制晶体管35、第二发光控制晶体管36、第一复位晶体管31、第二复位晶体管以及存储电容38。图8中的第二复位晶体管37为上一行无效像素电路的第二复位晶体管。第三电路区103的第二像素电路的结构与第一电路区101的第二像素电路的结构相同，故于此不再赘述。

在一些示例性实施方式中，如图8所示，第四电路区104的无效像素电路的第二复位晶体管37的第一极371可以与第二初始信号线INIT2电连接。第二子显示区不设置第三初始信号线INIT3，可以设置电源连接线301。电源连接线301沿第一方向F1延伸。电源连接线301位于第二导电层，与第一初始信号线INIT1和第二初始信号线INIT2为同层结构。电源连接线301在衬底基板的正投影位于第一初始信号线INIT1和第二初始信号线INIT2在衬底基板的正投影之间。关于第二子显示区的其余膜层结构可以参照第一子显示区的膜层结构，故于此不再赘述。

本示例性实施方式提供的显示基板，通过在电路结构层设置连接第一电源线的多条电源连接线，可以提升第一电压信号的稳定性，降低第一电源线跨压，从而降低显示基板的功耗。

图9为本公开至少一实施例的第二子显示区的另一局部平面示意图。图10A为本公开至少一实施例中形成半导体层后的第二子显示区的局部平面示意图。图10B为本公开至少一实施例中形成第一导电层后的第二子显示区的局部平面示意图。图10C为本公开至少一实施例中形成第二导电层后的第二子显示区的局部平面示意图。图10D为本公开至少一实施例中形成第三绝缘层后的第二子显示区的局部平面示意图。图10E为本公开至少一实施例中形成第三导电层后的第二子显示区的局部平面示意图。图10F为本公开至少一实施例中形成第四绝缘层后的第二子显示区的局部平面示意图。图9至图10F中以第四电路区104设置的两行一列无效像素电路和第三电路区103设置的两行三列第二像素电路为例进行示意。

在一些示例性实施方式中，如图10A所示，第二子显示区的半导体层至少包括：第二像素电路的多个晶体管的有源层(例如，第一复位晶体管21的有源层210、阈值补偿晶体管22的有源层220、驱动晶体管23的有源层230、数据写入晶体管24的有源层240、第一发光控制晶体管25的有源层250、第二发光控制晶体管26的有源层260、第二复位晶体管27的有源层270)、无效像素电路的多个晶体管的有源层(例如，第一复位晶体管31的有源层310、阈值补偿晶体管32的有源层320、驱动晶体管33的有源层330、数据写入晶体管34的有源层340、第一发光控制晶体管35的有源层350、第二发光控制晶体管36的有源层360、第二复位晶体管37的有源层370)。

在一些示例性实施方式中，如图10B所示，第二子显示区的第一导电层至少包括：第二像素电路的多个晶体管的栅极和存储电容的第一电极281、无效像素电路的多个晶体管的栅极和存储电容的第一电极381、多条扫描线(例如，扫描线GL(i)和GL(i+1))、多条发光控制线(例如，EML(i)和EML(i+1))、以及第一复位控制线(例如，RST1(i)和RST1(i+1))。第一复位控制线RST1(i+1)与本行的第二像素电路的第一复位晶体管的栅极、上一行第二像素电路的第二复位晶体管的栅极、本行的无效像素电路的第一复位晶体管的栅极以及上一行的无效像素电路的第二复位晶体管的栅极为一体结构。扫描线GL(i)可以与本行的第二像素电路的数据写入晶体管和阈值补偿晶体管的栅极、以及本行的无效像素电路的数据写入晶体管34和阈值补偿晶体管32的栅极为一体结构。发光控制线EML(i)可以与本行的第二像素电路的第一发光控制晶体管25和第二发光控制晶体管26的栅极、以及本行的无效像素电路的第一发光控制晶体管35和第二发光控制晶体管36的栅极为一体结构。

在一些示例性实施方式中，如图10C所示，第二子显示区的第二导电层至少包括：第二像素电路的存储电容的第二电极282、无效像素电路的存储电容的第二电极382、多条第一初始信号线(例如，INIT1(i)和INIT1(i+1))、第二初始信号线(例如，INIT2(i)和INIT2(i+1))以及电源连接线301。第一初始信号线、第二初始信号线以及电源连接线301均沿第一方向F1延伸。第二初始信号线在衬底基板的正投影位于第一初始信号线和电源连接线301在衬底基板的正投影之间。

在一些示例性实施方式中，如图10D所示，第二子显示区的第三绝缘层开设有多个过孔，例如包括：第二十一过孔K21至第三十过孔K30。第二十一过孔K21至第二十六过孔K26内的第三绝缘层、第二绝缘层和第一绝缘层被去掉，暴露出半导体层的表面。第二十七过孔K27内的第三绝缘层和第二绝缘层被去掉，暴露出第一导电层的表面。第二十八过孔K28至第三十过孔K30内的第三绝缘层被去掉，暴露出第二导电层的表面。

在一些示例性实施方式中，如图10E所示，第二子显示区的第三导电层至少包括：第二像素电路的多个晶体管的第一极和第二极、无效像素电路的多个晶体管的第一极和第二极(例如，第一复位晶体管31的第一极311、阈值补偿晶体管32的第一极321、数据写入晶体管34的第一极341、第一发光控制晶体管35的第一极351、第二发光控制晶体管36的第二极362、第二复位晶体管37的第一极371)。其中，第i行的无效像素电路的第一复位晶体管31的第一极311通过第二十一过孔K21与有源层310的第一掺杂区电连接，还通过第二十九过孔K29与第一初始信号线INIT1(i)电连接。阈值补偿晶体管32的第一极321可以通过第二十二过孔K22与有源层320的第一掺杂区电连接，还通过第二十七过孔K27与驱动晶体管33的栅极电连接。数据写入晶体管34的第一极341可以通过第二十三过孔K23与有源层340的第一掺杂区电连接。第一发光控制晶体管35的第一极351可以通过第二十四过孔K24与有源层350的第一掺杂区电连接，还可以通过第三十过孔K30与存储电容38的第二电极382电连接。第二发光控制晶体管36的第二极362可以通过第二十五过孔K25与有源层360的第二掺杂区电连接。第二复位晶体管37的第一极371可以通过第二十六过孔K26与有源层370的第一掺杂区电连接，还可以通过第二十八过孔K28与第二初始信号线INIT2(i+1)电连接。

在一些示例性实施方式中，如图10E所示，无效像素电路的第一发光控制晶体管35的第一极351与同一行相邻的第二像素电路的第一发光控制晶体管25的第一极251可以为一体结构。例如，无效像素电路的第一发光控制晶体管35的第一极351与同一行左侧相邻的第二像素电路的第一发光控制晶体管25的第一极251为一体结构，或者，可以与同一行右侧相邻的第二像素电路的第一发光控制晶体管25的第一极251为一体结构。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图10F所示，第二子显示区的第四绝缘层可以包括多个过孔，例如第三十一过孔K31至第三十五过孔K35。第三十一过孔K31至第三十五过孔K35内的第四绝缘层被去掉，暴露出第三导电层的表面。

在一些示例性实施方式中，如图9所示，第二子显示区的第四导电层可以包括：多个连接电极(例如，第二连接电极402和第三连接电极403)、多条数据线(例如，数据线DL(j)至DL(j+7))、多条第二电源线(例如，第二电源线PL2(j)至PL2(j+5))。其中，第三连接电极403可以通过第三十一过孔K31与无效像素电路的第二发光控制晶体管36的第二极362。第二连接电极402可以通过第三十三过孔K33与第二像素电路的第二发光控制晶体管的第二极262电连接。无效像素电路的数据写入晶体管34的第一极341可以通过第三十四过孔K34与数据线(例如数据线DL(j+2))电连接。第二像素电路的数据写入晶体管24的第一极可以通过第三十五过孔K35与数据线(例如，数据线DL(j+3))电连接。第二电源线PL2(j+3)可以通过第三十二过孔K32与第二像素电路的第一发光控制晶体管25的第一极251电连接。在本示例中，无效像素电路没有直接与第二电源线电连接，而是通过相邻第二像素电路与第二电源线电连接。如此一来，可以减小第二电源线的电阻，从而减小第二电源线的负载。

在一些示例性实施方式中，如图9至图10F所示，无效像素电路的驱动晶体管33的栅极与存储电容38的第一电极381为一体结构，存储电容38的第二电极382通过第一发光控制晶体管35的第一极351和相邻第二像素电路与第二电源线电连接。无效像素电路的存储电容38的第二电极382在衬底基板的正投影面积可以小于或等于第二像素电路的存储电容28的第二电极282在衬底基板的正投影面积。无效像素电路的存储电容38的第一电极381在衬底基板的正投影面积与第二像素电路的存储电容28的第一电极281在衬底基板的正投影面积可以大致相同。无效像素电路的存储电容38的第二电极382和第一电极381在衬底基板的正投影的交叠面积，与第二像素电路的存储电容28的第二电极282和第一电极281在衬底基板的正投影的交叠面积可以大致相同。

下面参照图9至图10F对显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在衬底基板上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。

在一些示例性实施方式中，显示基板的制备过程可以包括如下操作。

(1)、形成半导体层。

在一些示例性实施方式中，形成半导体层可以包括：在衬底基板上沉积半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，在第二显示区形成半导体层，如图10A所示。一个像素电路的七个晶体管的有源层可以为相互连接的一体结构。

在一些示例性实施方式中，半导体层的材料例如可以包括多晶硅。有源层可以包括至少一个沟道区和多个掺杂区。沟道区可以不掺杂杂质，并具有半导体特性。多个掺杂区可以在沟道区的两侧，并且掺杂有杂质，并因此具有导电性。杂质可以根据晶体管的类型而变化。在一些示例中，有源层的掺杂区可以被解释为晶体管的源电极或漏电极。晶体管之间的有源层的部分可以被解释为掺杂有杂质的布线，可以用于电连接晶体管。

在一些示例性实施方式中，衬底基板可以为刚性基板，例如玻璃基板。然而，本实施例对此并不限定。例如衬底基板可以为柔性基板。

(2)、形成第一导电层。

在一些示例性实施方式中，在形成前述结构的衬底基板上，依次沉积第一绝缘薄膜和第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成覆盖半导体层的第一绝缘层，以及设置在第一绝缘层上的第一导电层。如图10B所示。

(3)、形成第二导电层。

在一些示例性实施方式中，在形成前述结构的衬底基板上，依次沉积第二绝缘薄膜和第二导电薄膜，通过图案化工艺对第二导电薄膜进行图案化，形成覆盖第一导电层的第二绝缘层，以及设置在第二绝缘层上的第二导电层，如图10C所示。

(4)、形成第三绝缘层。

在一些示例性实施方式中，在形成前述图案的衬底基板上沉积第三绝缘薄膜，通过图案化工艺对第三绝缘薄膜进行图案化，形成第三绝缘层，如图10D所示。

(5)、形成第三导电层。

在一些示例性实施方式中，在形成前述图案的衬底基板上沉积第三导电薄膜，通过图案化工艺对第三导电薄膜进行图案化，在第三绝缘层上形成第三导电层，如图10E所示。

(6)、形成第四绝缘层。

在一些示例性实施方式中，在形成前述图案的衬底基板上沉积第四绝缘薄膜，通过图案化工艺对第四绝缘薄膜进行图案化，形成第四绝缘层，如图10F所示。

(7)、形成第四导电层。

在一些示例性实施方式中，在形成前述图案的衬底基板上沉积第四导电薄膜，通过图案化工艺对第四导电薄膜进行图案化，在第四绝缘层上形成第四导电层，如图9所示。

至此，制备完成第二显示区A2的电路结构层。第一显示区A1可以包括衬底基板以及叠设在衬底基板的第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层。

(8)、依次形成第一平坦层、透明导电层、第二平坦层、阳极层、像素定义层、有机发光层以及阴极层。

在一些示例性实施方式中，在形成前述图案的衬底基板上涂覆第一平坦薄膜，通过图案化工艺对第一平坦薄膜进行图案化，形成第一平坦层。第一平坦层可以开设有多个第一转接孔和多个第二转接孔。第一转接孔内的第一平坦层被去掉，可以暴露出有效像素电路的第一连接电极，第二转接孔内的第一平坦层被去掉，可以暴露出第二像素电路的第二连接电极。随后，在形成前述图案的衬底基板上沉积透明导电薄膜，通过图案化工艺对透明导电薄膜进行图案化，形成透明导电层。透明导电层可以包括电连接有效像素电路和第一发光元件的透明导电线。随后，在形成前述图案的衬底基板上涂覆第二平坦薄膜，通过图案化工艺对第二平坦薄膜进行图案化，形成第二平坦层。随后，在形成前述图案的衬底基板上沉积阳极薄膜，通过图案化工艺对阳极薄膜进行图案化，形成阳极层。随后，在形成前述图案的衬底基底上涂覆像素定义薄膜，通过掩膜、曝光和显影工艺形成像素定义层。像素定义层形成有暴露出阳极层的多个像素开口。随后，在前述形成的像素开口内形成有机发光层，有机发光层与阳极连接。随后，沉积阴极薄膜，通过图案化工艺对阴极薄膜进行图案化，形成阴极层，阴极层分别与有机发光层和第二电源线电连接。在一些示例中，在阴极层上形成封装层，封装层可以包括无机材料/有机材料/无机材料的叠层结构。

在一些示例性实施方式中，第一导电层、第二导电层、第三导电层和第四导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。第一绝缘层和第二绝缘层可以称之为栅绝缘(GI)层，第三绝缘层和第四绝缘层可以称之为层间绝缘(ILD)层。第一平坦层和第二平坦层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等有机材料。像素定义层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等有机材料。阳极层可以采用金属等反射材料，阴极层可以采用透明导电材料。然而，本实施例对此并不限定。

本实施例的显示基板的结构及其制备过程仅仅是一种示例性说明。在一些示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺。

本示例性实施例的制备工艺可以利用目前成熟的制备设备即可实现，可以很好地与已有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。

图11为本公开至少一实施例中形成半导体层后的第二子显示区的另一局部平面示意图。在一些示例性实施方式中，如图11所示，第二显示区的无效像素电路的第一复位晶体管的有源层310、阈值补偿晶体管的有源层320、数据写入晶体管的有源层340和驱动晶体管的有源层330可以为一体结构。第二发光控制晶体管的有源层360和第二复位晶体管的有源层370可以为一体结构。第一发光控制晶体管的有源层350与驱动晶体管的有源层330断开，第二发光控制晶体管的有源层360和驱动晶体管的有源层330断开。驱动晶体管的有源330、第一发光控制晶体管的有源层350和第二发光控制晶体管的有源层360相互独立。如此一来，可以减小驱动晶体管的开启和关闭时对负载电容充放电的功耗。

在一些示例性实施方式中，如图11所示，第二显示区的第二像素电路的七个晶体管的有源层310至370可以为一体结构。第二显示区的有效像素电路的七个晶体管的有源层可以为一体结构。

关于本实施例的显示基板的其余膜层结构可以参照前述实施例的说明，故于此不再赘述。

图12为本公开至少一实施例的第二子显示区的另一局部平面示意图。在一些示例性实施方式中，如图12所示，无效像素电路的驱动晶体管33的栅极与存储电容38的第一电极381为一体结构，存储电容38的第二电极382通过第一发光控制晶体管35的第一极351和相邻第二像素电路与第二电源线电连接。无效像素电路的存储电容38的第二电极382在衬底基板的正投影面积小于第二像素电路的存储电容28的第二电极282在衬底基板的正投影面积。无效像素电路的存储电容38的第一电极381在衬底基板的正投影面积与第二像素电路的存储电容28的第一电极281在衬底基板的正投影面积大致相同。无效像素电路的存储电容38的第二电极382和第一电极381在衬底基板的正投影的交叠面积，小于第二像素电路的存储电容28的第二电极282和第一电极281在衬底基板的正投影的交叠面积。本示例性实施方式中，通过减小无效像素电路的存储电容的第二电极的面积，可以减小无效像素电路的存储电容的第一电极和第二电极的交叠面积，从而减小第二电源线的电阻和电容。

关于本实施例的显示基板的其余膜层结构可以参照前述实施例的说明，故于此不再赘述。

图13为本公开至少一实施例的显示基板的第二电源线的发热示意图。图13(a)为图6所示实施例的显示基板的第二电源线的发热示意图，图13(b)为图9所示实施例的显示基板的第二电源线的发热示意图，图13(c)为图12所示实施例的显示基板的第二电源线的发热示意图。图6所示实施例的显示基板设置有无效像素电路连接的第二电源线，显示基板的第二电源线的电容可以约为2.648pf，电阻约为841欧姆。图9所示实施例的显示基板未设置与无效像素电路连接的第二电源线，显示基板的第二电源线的电容可以约为2.557pf，电阻约为633欧姆。图12所示实施例的显示基板未设置与无效像素电路连接的第二电源线，并减小了无效像素电路的存储电容的第二电极和第一电极的交叠面积，显示基板的第二电源线的电容可以约为2.296pf，电阻约为644欧姆。如图13所示，三个实施例的显示基板的第二电源线的发热情况大致相同。本示例性实施方式中，通过删除无效像素电路连接的第二电源线，或者，减小无效像素电路的存储电容的第二电极和第一电极的交叠面积，可以减小第二电源线的电阻和电容，而且不会增加第二电源线的发热，从而可以降低显示基板的功耗。

本公开实施例还提供一种显示基板的制备方法，包括：在衬底基板的周边区域形成第一电源线，在衬底基板的显示区域的第二显示区形成电路结构层；第二显示区至少部分围绕第一显示区。其中，电路结构层包括：多条电源连接线以及至少一条第二电源线。第二电源线提供的第二电压信号大于第一电源线提供的第一电压信号。多条电源连接线沿第一方向延伸，并与第一电源线电连接。

关于本实施例的显示基板的制备方法可以参照前述实施例的说明，故于此不再赘述。

本公开至少一实施例还提供一种显示装置，包括如上所述的显示基板。

图14为本公开至少一实施例的显示装置的示意图。如图14所示，本实施例提供一种显示装置，包括：显示基板91以及位于远离显示基板91的显示结构层的出光侧的感光传感器92。感光传感器92在显示基板91上的正投影与第一显示区A1存在交叠。

在一些示例性实施方式中，显示基板91可以为柔性OLED显示基板、QLED显示基板、Micro-LED显示基板、或者Mini-LED显示基板。显示装置可以为：OLED显示器、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本公开实施例并不以此为限。

本公开中的附图只涉及本公开涉及到的结构，其他结构可参考通常设计。在不冲突的情况下，本公开的实施例即实施例中的特征可以相互组合以得到新的实施例。

本领域的普通技术人员应当理解，可以对本公开的技术方案进行修改或者等同替换，而不脱离本公开技术方案的精神和范围，均应涵盖在本公开的权利要求的范围当中。

Claims (18)

1.一种显示基板，其特征在于，包括：

衬底基板，包括：显示区域以及位于所述显示区域外围的周边区域；所述显示区域包括：第一显示区以及至少部分围绕所述第一显示区的第二显示区；

第一电源线，位于所述周边区域；

电路结构层，位于所述第二显示区，包括多条电源连接线以及至少一条第二电源线；所述第二电源线提供的第二电压信号大于所述第一电源线提供的第一电压信号；

所述多条电源连接线沿第一方向延伸，并与所述第一电源线电连接。

2.根据权利要求1所述的显示基板，其特征在于，所述多条电源连接线沿所述第一方向的延伸线与所述第一显示区没有交叠。

3.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括：

多个第一发光元件，位于所述第一显示区；

多个第二发光元件，位于所述第二显示区；

所述电路结构层还包括多个第一像素电路和多个第二像素电路，所述多个第一像素电路包括多个有效像素电路和多个无效像素电路；所述第二显示区的至少一个有效像素电路与所述第一显示区的至少一个第一发光元件电连接，所述第二显示区的至少一个第二像素电路与至少一个第二发光元件电连接。

4.根据权利要求3所述的显示基板，其特征在于，所述第二显示区的至少一个有效像素电路在所述衬底基板的正投影与所述第一显示区的至少一个第一发光元件在所述衬底基板的正投影不交叠；

所述第二显示区的至少一个第二像素电路在所述衬底基板的正投影与至少一个第二发光元件在所述衬底基板的正投影至少部分交叠。

5.根据权利要求4所述的显示基板，其特征在于，所述电路结构层还包括：沿所述第一方向延伸的多条第二初始信号线以及沿所述第一方向延伸的多条第三初始信号线；

至少一条第二初始信号线与沿所述第一方向排布的多个第二像素电路电连接，或者，与沿所述第一方向排布的多个第二像素电路和多个无效像素电路电连接；所述第二初始信号线配置为通过所述第二像素电路给所述第二发光元件提供阳极复位信号；

至少一条第三初始信号线与沿所述第一方向排布的多个有效像素电路电连接；所述第三初始信号线配置为通过所述有效像素电路给所述第一发光元件提供阳极复位信号。

6.根据权利要求5所述的显示基板，其特征在于，所述电路结构层还包括：沿所述第一方向延伸的多条第一初始信号线；

至少一条第一初始信号线与沿所述第一方向排布的多个第一像素电路和多个第二像素电路电连接，所述第一初始信号线配置为给所述第一像素电路和所述第二像素电路的驱动晶体管的栅极提供第一复位信号。

7.根据权利要求6所述的显示基板，其特征在于，所述第一初始信号线、所述第二初始信号线、所述第三初始信号线以及所述电源连接线为同层结构。

8.根据权利要求7所述的显示基板，其特征在于，所述第二电源线沿第二方向延伸，且位于所述电源连接线远离所述衬底基板的一侧，所述第二方向与所述第一方向交叉。

9.根据权利要求6所述的显示基板，其特征在于，所述第二显示区包括：至少一个第一子显示区和至少一个第二子显示区，所述第一子显示区在所述第一方向与所述第一显示区相邻；

所述多个有效像素电路和多条第三初始信号线位于所述第一子显示区；

所述多条电源连接线位于所述第二子显示区。

10.根据权利要求9所述的显示基板，其特征在于，在所述第一子显示区，所述第三初始信号线在所述衬底基板的正投影位于所述第一初始信号线和所述第二初始信号线在所述衬底基板的正投影之间；

在所述第二子显示区，所述电源连接线在所述衬底基板的正投影位于所述第一初始信号线和所述第二初始信号线在所述衬底基板的正投影之间。

11.根据权利要求3至10中任一项所述的显示基板，其特征在于，所述第二显示区内的第二像素电路和有效像素电路直接与所述第二电源线电连接，至少一个无效像素电路通过相邻的第二像素电路与所述第二电源线电连接。

12.根据权利要求11所述的显示基板，其特征在于，所述多个第一像素电路和多个第二像素电路中的至少一个像素电路包括：第一发光控制晶体管；

所述第二像素电路的第一发光控制晶体管的第一极与所述第二电源线电连接；

所述无效像素电路的第一发光控制晶体管的第一极与相邻的第二像素电路的第一发光控制晶体管的第一极电连接。

13.根据权利要求12所述的显示基板，其特征在于，所述无效像素电路的第一发光控制晶体管的第一极与相邻的第二像素电路的第一发光控制晶体管的第一极为一体结构。

14.根据权利要求3至10中任一项所述的显示基板，其特征在于，所述多个第一像素电路和多个第二像素电路中的至少一个像素电路包括：存储电容；

所述有效像素电路或第二像素电路的存储电容的第一电极和第二电极在所述衬底基板的正投影的交叠面积，大于所述无效像素电路的存储电容的第一电极和第二电极在所述衬底基板的正投影的交叠面积。

15.根据权利要求14所述的显示基板，其特征在于，所述存储电容的第一电极与驱动晶体管的栅极为一体结构，所述存储电容的第二电极与所述第二电源线电连接。

16.根据权利要求3至10中任一项所述的显示基板，其特征在于，所述无效像素电路至少包括：驱动晶体管、第一发光控制晶体管和第二发光控制晶体管；

所述第一发光控制晶体管的栅极与发光控制线电连接，所述第一发光控制晶体管的第一极与所述第二电源线电连接，所述第一发光控制晶体管的第二极与所述驱动晶体管的第一极电连接；

所述第二发光控制晶体管的栅极与所述发光控制线电连接，所述第二发光控制晶体管的第一极与所述驱动晶体管的第二极电连接；

所述无效像素电路的第一发光控制晶体管、第二发光控制晶体管和驱动晶体管的有源层相互独立。

17.一种显示装置，其特征在于，包括如权利要求1至16中任一项所述的显示基板。

18.一种显示基板的制备方法，其特征在于，包括：

在衬底基板的周边区域形成第一电源线，在衬底基板的显示区域的第二显示区形成电路结构层；所述第二显示区至少部分围绕第一显示区；

其中，所述电路结构层包括：多条电源连接线以及至少一条第二电源线；所述第二电源线提供的第二电压信号大于所述第一电源线提供的第一电压信号；所述多条电源连接线沿第一方向延伸，并与所述第一电源线电连接。

Images