CN117293142A - 显示基板及显示装置 - Google Patents

显示基板及显示装置 Download PDF

Info

Publication number
CN117293142A
CN117293142A CN202210672807.4A CN202210672807A CN117293142A CN 117293142 A CN117293142 A CN 117293142A CN 202210672807 A CN202210672807 A CN 202210672807A CN 117293142 A CN117293142 A CN 117293142A
Authority
CN
China
Prior art keywords
compensation
data
substrate
display
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210672807.4A
Other languages
English (en)
Inventor
王彬艳
刘聪
邱远游
蒋志亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210672807.4A priority Critical patent/CN117293142A/zh
Priority to PCT/CN2023/094828 priority patent/WO2023241296A1/zh
Publication of CN117293142A publication Critical patent/CN117293142A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示基板，包括：显示区域。显示区域包括：衬底以及设置在衬底上的多个像素电路、多条数据线和多个数据补偿单元。多条数据线中的至少一条数据线与沿第一方向排布的多个像素电路电连接，还与至少一个数据补偿单元电连接。

Description

显示基板及显示装置
技术领域
本文涉及但不限于显示技术领域，尤指一种显示基板及显示装置。
背景技术
有机发光二极管(OLED，Organic Light Emitting Diode)和量子点发光二极管(QLED，Quantum-dot Light Emitting Diode)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开实施例提供一种显示基板及显示装置。
一方面，本实施例提供一种显示基板，包括：显示区域。所述显示区域包括：衬底以及设置在所述衬底上的多个像素电路、多条数据线和多个数据补偿单元。所述多条数据线中的至少一条数据线与沿第一方向排布的多个像素电路电连接，还与至少一个数据补偿单元电连接。
在一些示例性实施方式中，所述显示区域的多个像素电路排布为多行和多列，沿所述第一方向排布的多个像素电路为一列像素电路，沿第二方向排布的多个像素电路为一行像素电路；所述第一方向与所述第二方向交叉。所述多个数据补偿单元在所述第一方向上排布在多行像素电路之间。
在一些示例性实施方式中，沿所述第一方向排布的至少两个相邻数据补偿单元之间设置有至少一行像素电路。
在一些示例性实施方式中，所述至少一条数据线与沿所述第一方向排布的多个数据补偿单元电连接。
在一些示例性实施方式中，沿第二方向排布的多个数据补偿单元为一行数据补偿单元；所述至少一条数据线与至少一行数据补偿单元中的多个数据补偿单元电连接；所述第二方向与所述第一方向交叉。
在一些示例性实施方式中，所述显示区域为圆形区域。
在一些示例性实施方式中，所述显示区域包括：第一显示区和第二显示区，所述第一显示区位于所述第二显示区的至少一侧。所述显示区域的多个像素电路包括：位于所述第一显示区的多个第一像素电路和多个第二像素电路；所述第一显示区还包括：多个第一发光元件；所述第二显示区还包括：多个第二发光元件。所述多个第一像素电路中的至少一个第一像素电路与所述多个第一发光元件中的至少一个第一发光元件电连接，所述多个第二像素电路中的至少一个第二像素电路与所述多个第二发光元件中的至少一个第二发光元件电连接。
在一些示例性实施方式中，所述至少一个第二像素电路的驱动晶体管的有源层沿所述第一方向的长度，小于所述至少一个第一像素电路的驱动晶体管的有源层沿所述第一方向的长度。
在一些示例性实施方式中，所述数据补偿单元包括：第一补偿极板和第二补偿极板，所述第一补偿极板在所述衬底的正投影与所述第二补偿极板在所述衬底的正投影存在交叠；所述第一补偿极板与所述数据线电连接，所述第二补偿极板与第一信号线电连接。
在一些示例性实施方式中，所述第一信号线包括第一电源线。
在一些示例性实施方式中，在垂直于显示基板的方向上，所述显示区域包括：衬底、以及设置在所述衬底上的半导体层、第一导电层、第二导电层、第三导电层和第四导电层。所述半导体层至少包括：所述多个像素电路的晶体管的有源层。所述第一导电层至少包括：所述多个像素电路的晶体管的栅极、所述多个像素电路的存储电容的第一电容极板。所述第二导电层至少包括：所述多个像素电路的存储电容的第二电容极板。所述第三导电层至少包括：多个连接电极。所述第四导电层至少包括：所述多条数据线。所述数据补偿单元的第一补偿极板和第二补偿极板位于所述第一导电层至第四导电层中的不同的导电层。
在一些示例性实施方式中，所述第一补偿极板位于所述第一导电层，所述第二补偿极板位于所述第二导电层；或者，所述第一补偿极板位于所述第二导电层，所述第一补偿极板位于所述第一导电层。
在一些示例性实施方式中，所述第一补偿极板位于所述第二补偿极板靠近所述衬底的一侧。所述数据补偿单元还包括：与所述第一补偿极板电连接的第三补偿极板；所述第三补偿极板在所述衬底的正投影与所述第二补偿极板在所述衬底的正投影存在交叠，所述第三补偿极板位于所述第二补偿极板远离所述衬底的一侧。
在一些示例性实施方式中，所述第一补偿极板位于所述第二补偿极板远离所述衬底的一侧。所述数据补偿单元还包括：与所述第二补偿极板电连接的第四补偿极板；所述第四补偿极板在所述衬底的正投影与所述第一补偿极板在所述衬底的正投影存在交叠，所述第四补偿极板位于所述第一补偿极板远离所述衬底的一侧。
另一方面，本实施例提供一种显示装置，包括如上所述的显示基板。
在一些示例性实施方式中，显示装置还包括：位于所述显示基板的非显示面一侧的传感器，所述传感器在所述显示基板的正投影与所述显示基板的第二显示区存在交叠。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中一个或多个部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。
图1为本公开至少一实施例的一种显示基板的示意图；
图2为本公开至少一实施例的另一种显示基板的示意图；
图3为图2所示的显示基板的局部示意图；
图4A为本公开至少一实施例的数据线与数据补偿单元的一种连接示意图；
图4B为本公开至少一实施例的数据线与数据补偿单元的另一种连接示意图；
图4C为本公开至少一实施例的数据线与数据补偿单元的另一种连接示意图；
图5为本公开至少一实施例的像素电路的等效电路图；
图6为本公开至少一实施例的第一显示区的局部俯视示意图；
图7A为图6中沿P-P’方向的局部剖面示意图；
图7B为图6中沿Q-Q’方向的局部剖面示意图；
图8为图6中形成半导体层后的第一显示区的示意图；
图9A为图6中形成第一导电层后的第一显示区的示意图；
图9B为图9A中的第一导电层的示意图；
图10A为图6中形成第二导电层后的第一显示区的示意图；
图10B为图10A中的第二导电层的示意图；
图11为图6中形成第三绝缘层后的第一显示区的示意图；
图12A为图6中形成第三导电层后的第一显示区的示意图；
图12B为图12A中的第三导电层的示意图；
图13为图6中形成第四绝缘层后的第一显示区的示意图；
图14为图6中的第四导电层的示意图；
图15A为本公开至少一实施例的第一显示区的另一局部俯视示意图；
图15B为图15A中形成第四导电层后的第一显示区的示意图；
图16为本公开至少一实施例的第一显示区的另一局部结构示意图；
图17为图16中沿R-R’方向的局部剖面图；
图18为图16中形成第一导电层后的第一显示区的示意图；
图19为图16中形成第二导电层后的第一显示区的示意图；
图20为图16中形成第三绝缘层后的第一显示区的示意图；
图21A为图16中形成第三导电层后的第一显示区的示意图；
图21B为图21A中第三导电层的示意图；
图22为图16中形成第四绝缘层后的第一显示区的示意图；
图23为本公开至少一实施例的显示装置的示意图。
具体实施方式
下面将结合附图对本公开的实施例进行详细说明。实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为其他形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在附图中，有时为了明确起见，夸大表示了一个或多个构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中一个或多个部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。本公开中的“多个”表示两个及以上的数量。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述的构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开中的含义。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的传输，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有多种功能的元件等。
在本说明书中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏电极端子、漏区域或漏电极)与源极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏极、沟道区域以及源极。在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，第一极可以为漏极、第二极可以为源极，或者第一极可以为源极、第二极可以为漏极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源极”及“漏极”的功能有时互相调换。因此，在本说明书中，“源极”和“漏极”可以互相调换。另外，栅极还可以称为控制极。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，圆形、椭圆形、三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似圆形、近似椭圆形、近似三角形、近似矩形、近似梯形、近似五边形或近似六边形等，可以存在公差导致的一些小变形，例如可以存在导角、弧边以及变形等。
本公开中的“光透过率”指的是光线透过介质的能力，是透过透明或半透明体的光通量与其入射光通量的百分率。
本公开中的“约”、“大致”，是指不严格限定界限，允许工艺和测量误差范围内的情况。在本公开中，“大致相同”是指数值相差10％以内的情况。
在本公开中，A沿着B方向延伸是指，A可以包括主体部分和与主体部分连接的次要部分，主体部分是线、线段或条形状体，主体部分沿着B方向伸展，且主体部分沿着B方向伸展的长度大于次要部分沿着其它方向伸展的长度。本公开中所说的“A沿着B方向延伸”均是指“A的主体部分沿着B方向延伸”。
本公开实施例提供一种显示基板，包括：显示区域。显示区域包括衬底以及设置在衬底上的多个像素电路、多条数据线和多个数据补偿单元。多条数据线中的至少一条数据线与沿第一方向排布的多个像素电路电连接，还与至少一个数据补偿单元电连接。
本实施例提供的显示基板，通过将数据线与数据补偿单元电连接，可以对数据线进行负载补偿，从而保证显示区域的显示一致性。而且，将数据补偿单元设置在显示区域，可以避免占用显示基板的边框区域，从而有利于实现窄边框。
在一些示例性实施方式中，显示区域的多个像素电路可以排布为多行和多列。沿第一方向排布的多个像素电路可以为一列像素电路，沿第二方向排布的多个像素电路可以为一行像素电路。第一方向与第二方向可以交叉。例如，第一方向可以垂直于第二方向。多个数据补偿单元在第一方向上可以排布在多个像素电路之间。例如，沿第一方向排布的多个数据补偿单元可以为一列数据补偿单元。一列数据补偿单元中的至少两个相邻数据补偿单元之间可以设置有至少一行像素电路，例如，可以设置有一行像素电路或者设置有多行像素电路。一列数据补偿单元中任两个相邻数据补偿单元之间设置的像素电路的行数可以相同，或者，可以不同。然而，本实施例对此并不限定。
在一些示例性实施方式中，至少一条数据线与沿第一方向排布的多个数据补偿单元电连接。例如，至少一条数据线可以与沿第一方向排布的至少两个相邻数据补偿单元电连接。例如，至少一条数据线可以通过补偿连接电极与数据补偿单元电连接。然而，本实施例对此并不限定。
在一些示例性实施方式中，沿第二方向排布的多个数据补偿单元可以称为一行数据补偿单元。至少一条数据线可以与至少一行数据补偿单元中的多个数据补偿单元电连接。例如，一条数据线可以与一行数据补偿单元中的多个数据补偿单元电连接，或者，一条数据线可以与多行数据补偿单元中的多个数据补偿单元电连接。在一行数据补偿单元中与同一条数据线电连接的多条数据补偿单元可以相邻，且可以通过补偿连接电极电连接。
在一些示例性实施方式中，显示区域可以为圆形区域。然而，本实施例对此并不限定。例如，显示区域可以为椭圆形、五边形、六边形或其他非规则形状。
在一些示例性实施方式中，显示区域可以包括：第一显示区和第二显示区。第一显示区可以位于第二显示区的至少一侧。显示区域的多个像素电路可以包括：位于第一显示区的多个第一像素电路和多个第二像素电路。第一显示区还可以包括：多个第一发光元件，第二显示区还可以包括：多个第二发光元件。多个第一像素电路中的至少一个第一像素电路与多个第一发光元件中的至少一个第一发光元件电连接，多个第二像素电路中的至少一个第二像素电路与多个第二发光元件中的至少一个第二发光元件电连接。至少一个第一像素电路可以被配置为驱动至少一个第一发光元件发光，至少一个第二像素电路可以被配置为驱动至少一个第二发光元件发光。本示例的显示基板可以应用于具有屏下传感器的显示装置。
在一些示例性实施方式中，第二像素电路的驱动晶体管的有源层沿第一方向的长度可以小于第一像素电路的驱动晶体管的有源层沿第一方向的长度。本示例通过减小第二像素电路的驱动晶体管的有源层的长度，可以使得驱动晶体管的阈值电压发生正偏，在驱动晶体管的栅源电压差不变的情况下，可以增加第二像素电路提供的驱动电流，从而减小第一显示区和第二显示区之间的亮度差异。而且，通过减小第二像素电路的驱动晶体管的有源层的长度，可以获得空余空间，从而给数据补偿单元提供排布空间。
在一些示例性实施方式中，数据补偿单元可以包括：第一补偿极板和第二补偿极板。第一补偿极板在衬底的正投影与第二补偿极板在衬底的正投影可以存在交叠。第一补偿极板可以与数据线电连接，第二补偿极板可以与第一信号线电连接。例如，第一信号线可以包括第一电源线。第一电源线可以被配置为传输高电位的第一电压信号。然而，本实施例对此并不限定。例如，第一信号线可以为其他传输直流信号的走线。
在一些示例性实施方式中，在垂直于显示基板的方向上，显示区域可以包括：衬底、以及设置在衬底上的半导体层、第一导电层、第二导电层、第三导电层和第四导电层。例如，半导体层、第一导电层、第二导电层、第三导电层和第四导电层可以依次设置在衬底上。其中，半导体层可以包括：多个像素电路的晶体管的有源层。第一导电层至少可以包括：多个像素电路的晶体管的栅极、多个像素电路的存储电容的第一电容极板。第二导电层至少可以包括：多个像素电路的存储电容的第二电容极板。第三导电层至少可以包括：多个连接电极。第四导电层可以包括：多条数据线。数据补偿单元的第一补偿极板和第二补偿极板可以位于第一导电层、第二导电层、第三导电层和第四导电层中的不同的导电层。例如，数据补偿单元的第一补偿极板可以位于第一导电层，第二补偿极板可以位于第二导电层；或者，第一补偿极板可以位于第二导电层，第二补偿极板可以位于第一导电层。然而，本实施例对此并不限定。
下面通过一些示例对本实施例的方案进行举例说明。
图1为本公开至少一实施例的显示基板的示意图。在一些示例中，如图1所示，显示基板可以包括：显示区域AA和围绕在显示区域AA外围的周边区域BB。例如，显示区域AA可以为圆形。然而，本实施例对此并不限定。例如，显示区域AA可以为椭圆形、半圆形、五边形、六边形等其他形状。
在一些示例中，显示区域AA可以设置有多个子像素。至少一个子像素可以包括像素电路和发光元件。像素电路可以被配置为驱动所连接的发光元件。例如，像素电路可以被配置为提供驱动电流以驱动发光元件发光。像素电路可以包括多个晶体管和至少一个电容，例如，像素电路可以为3T1C(即3个晶体管和1个电容)结构、7T1C(即7个晶体管和1个电容)结构、5T1C(即5个晶体管和1个电容)结构、8T1C(即8个晶体管和1个电容)结构或者8T2C(即8个晶体管和2个电容)结构等。
在一些示例中，发光元件可以是发光二极管(LED，Light Emitting Diode)、有机发光二极管(OLED，Organic Light Emitting Diode)、量子点发光二极管(QLED，QuantumDot Light Emitting Diodes)、微LED(包括：mini-LED或micro-LED)等中的任一者。例如，发光元件可以为OLED，发光元件在其对应的像素电路的驱动下可以发出红光、绿光、蓝光、或者白光等。发光元件发光的颜色可以根据需要而定。在一些示例中，发光元件可以包括：阳极、阴极以及位于阳极和阴极之间的有机发光层。发光元件的阳极可以与对应的像素电路电连接。然而，本实施例对此并不限定。
在一些示例中，显示区域的一个像素单元可以包括三个子像素，三个子像素可以分别为红色子像素、绿色子像素和蓝色子像素。然而，本实施例对此并不限定。在一些示例中，一个像素单元可以包括四个子像素，四个子像素可以分别为红色子像素、绿色子像素、蓝色子像素和白色子像素。
在一些示例中，发光元件的形状可以是矩形、菱形、五边形或六边形。一个像素单元包括三个子像素时，三个子像素的发光元件可以采用水平并列、竖直并列或品字方式排列。一个像素单元包括四个子像素时，四个子像素的发光元件可以采用水平并列、竖直并列或正方形方式排列。然而，本实施例对此并不限定。
在一些示例中，如图1所示，显示区域AA可以包括：多个像素电路10、多条数据线DL以及多个数据补偿单元20。多条数据线DL可以沿第一方向Y延伸，并沿第二方向X依次排布。多个像素电路10在显示区域AA可以规则排布，例如可以排布为多行和多列。沿第一方向Y排布的多个像素电路可以称为一列像素电路，沿第二方向X排布的多个像素电路可以称为一行像素电路。其中，第一方向Y和第二方向X交叉，例如第一方向Y可以垂直于第二方向X。
在一些示例中，如图1所示，多个数据补偿单元20在显示区域AA可以规则排布，例如可以排布为多行和多列。沿第一方向Y排布的多个数据补偿单元20可以称为一列数据补偿单元，沿第二方向X排布的多个数据补偿单元20可以称为一行数据补偿单元。
在一些示例中，如图1所示，在第一方向Y上，数据补偿单元20和像素电路10可以间隔排布。一列数据补偿单元20和一列像素电路10可以对齐，在第一方向Y上，一行数据补偿单元20和一行像素电路10可以间隔排布。即，相邻两行像素电路10之间可以排布一行数据补偿单元20。然而，本实施例对此并不限定。例如，相邻的至少两行数据补偿单元20之间可以排布至少两行像素电路10。又如，相邻的至少两行数据补偿单元20之间排布的像素电路的行数可以相同。又如，第m行数据补偿单元和第m+1行数据补偿单元之间可以排布K1行像素电路，第m行数据补偿单元与第m-1行数据补偿单元之间可以排布K2行像素电路，其中，K1可以不等于K2，K1和K2均为整数，m为整数。
在另一些示例中，数据补偿单元和像素电路在第二方向X上可以间隔排布。例如，在第二方向X上，一列像素电路和一列数据补偿单元可以间隔排布。在另一些示例中，可以在第一方向Y和第二方向X上均间隔排布数据补偿单元和像素电路。例如，在第一方向Y上，一行像素电路和一行数据补偿单元可以间隔排布，在第二方向X上，一列像素电路和一列数据补偿单元可以间隔排布。然而，本实施例对此并不限定。
在一些示例中，如图1所示，显示区域AA的一条数据线DL可以与沿第一方向Y排布的多个像素电路10电连接，数据线DL可以配置为给所述多个像素电路提供数据信号。至少一条数据线DL可以与至少一个数据补偿单元20电连接。由于多条数据线DL各自电连接的像素电路的数目存在不同，使得多条数据线DL的负载不同，通过给至少一条数据线连接数据补偿单元进行负载补偿，可以使得多条数据线的负载大致相同。例如，显示区域AA可以为圆形或椭圆形。显示区域AA在第二方向X可以被划分为中间区域和左右两侧区域，中间区域内的数据线可以无需连接数据补偿单元，左右两侧区域内的数据线可以各自与一定数目的数据补偿单元电连接。在本示例中，由于显示区域AA在第二方向X上的中间区域的像素电路的数目多于左右两侧区域的像素电路的数目，因此，中间区域的数据线的负载不同于左右两侧区域的数据线的负载，通过设置左右两侧区域内的数据线与至少一个数据补偿单元电连接，可以对左右两侧区域内的数据线进行负载补偿，从而使得显示区域内的多条数据线的负载大致相同，以确保显示区域的显示效果。
在一些示例中，至少一条数据线DL可以与沿第二方向X排布的多个数据补偿单元20电连接。其中，沿第二方向X排布的多个数据补偿单元20可以通过补偿连接电极电连接。在另一些示例中，至少一条数据线DL可以与沿第一方向Y排布的多个数据补偿单元电连接。例如，至少一条数据线DL可以与沿第一方向Y排布的多个数据补偿单元直接电连接。在另一些示例中，至少一条数据线DL既可以与沿第一方向Y排布的多个数据补偿单元电连接，还可以与沿第二方向X排布的多个数据补偿单元电连接。本实施例对于数据线电连接的数据补偿单元的数目和方式并不限定，只要满足对数据线的补偿需求即可。
图2为本公开至少一实施例的另一显示基板的示意图。在一些示例中，如图2所示，本示例的显示基板的显示区域AA可以包括：第一显示区A1和第二显示区A2。第一显示区A1可以至少部分围绕第二显示区A2。例如，第一显示区A1可以围绕在第二显示区A2的四周。在一些示例中，显示区域AA可以为圆形或椭圆形，第二显示区A2可以为圆形或椭圆形。然而，本实施例对此并不限定。例如，第二显示区A2可以为矩形、半圆形、五边形等其他形状。
在一些示例中，如图2所示，第二显示区A2可以为透光显示区，还可以称为屏下摄像头(FDC，Full Display With Camera)区域；第一显示区A1还可以为正常显示区。例如，感光传感器(如，摄像头等硬件)在显示基板上的正投影可以位于显示基板的第二显示区A2内。在一些示例中，如图2所示，第二显示区A2可以为圆形，感光传感器在显示基板上的正投影的尺寸可以小于或等于第二显示区A2的尺寸。然而，本实施例对此并不限定。在另一些示例中，第二显示区A2可以为矩形，感光传感器在显示基板上的正投影的尺寸可以小于或等于第二显示区A2的内切圆的尺寸。
在一些示例中，如图2所示，第二显示区A2可以位于显示区域AA的顶部正中间位置。第一显示区A1可以围绕在第二显示区A2的四周。然而，本实施例对此并不限定。例如，第二显示区A2可以位于显示区域AA的左上角或者右上角等其他位置。例如，第一显示区A1可以围绕在第二显示区A2的至少一侧。
图3为图2所示的显示基板的局部示意图。在一些示例中，如图3所示，显示基板的第一显示区A1可以包括：过渡区域A1a和非过渡区域A1b。过渡区域A1a可以位于第二显示区A2外的至少一侧(例如，一侧；又如，两侧，即包括左右两侧；又如，四周，即包括上下两侧和左右两侧)。
在一些示例中，如图2和图3所示，第二显示区A2可以包括阵列排布的多个第二发光元件14。过渡区域A1a可以包括阵列排布的多个第一像素电路11和多个第二像素电路12，还可以包括：多个第一发光元件13。过渡区域A1a内的至少一个第一像素电路11可以与至少一个第一发光元件13电连接，被配置为驱动第一发光元件13发光。第一发光元件13在衬底的正投影与所电连接的第一像素电路11在衬底的正投影可以至少部分交叠。至少一个第二像素电路12可以通过导电线(例如，透明导电线)16与第二显示区A2内设置的至少一个第二发光元件14电连接，被配置为驱动第二发光元件14发光。例如，导电线16的一端可以与第二像素电路12电连接，另一端可以与第二发光元件14电连接，导电线16可以从过渡区域A1a延伸至第二显示区A2。第二像素电路12在衬底的正投影与所电连接的第二发光元件14在衬底的正投影可以没有交叠。在本示例中，第二显示区A2中的每个第二发光元件14均可以通过至少一条导电线16与过渡区域A1a内的第二像素电路12电连接。通过将驱动第二发光元件14的第二像素电路12设置在过渡区域A1a，可以减少像素电路对光线的遮挡，从而增加第二显示区A2的光透过率。
在一些示例中，导电线16可以采用透明导电材料，例如，可以采用导电氧化物材料，比如，氧化铟锡(ITO)。然而，本实施例对此并不限定。
在一些示例中，如图2和图3所示，非过渡区域A1b可以包括阵列排布的多个第一像素电路11和多个无效像素电路15，还可以包括多个第一发光元件13。非过渡区域A1b内的至少一个第一像素电路11可以与至少一个第一发光元件13电连接，第一发光元件13在衬底的正投影与所电连接的第一像素电路11在衬底的正投影可以至少部分交叠。
在一些示例中，如图3所示，过渡区域A1a和非过渡区域A1b还可以包括：多个无效像素电路15。通过设置无效像素电路15可以利于提高多个膜层的部件在刻蚀工艺中的均一性。例如，无效像素电路15与其所在行或所在列的第一像素电路11和第二像素电路12的结构可以大致相同，只是其不与任何发光元件电连接。
在一些示例中，由于第一显示区A1不仅设置有与第一发光元件13电连接的第一像素电路11，还设置有与第二发光元件14电连接的第二像素电路12，因此，第一显示区A1的像素电路的数目可以大于第一发光元件13的数目。在一些示例中，如图3所示，可以通过减小第一像素电路11在第二方向X上的尺寸来获得设置新增像素电路(包括第二像素电路和无效像素电路)的区域。例如，像素电路在第二方向X上的尺寸可以小于第一发光元件在第二方向X上的尺寸。在本示例中，如图3所示，可以将原来的每a列像素电路通过沿第二方向X压缩，从而新增一列像素电路的排布空间，且压缩前的a列像素电路和压缩后的a+1列像素电路所占用的空间可以是相同。其中，a可以为大于1的整数。在本示例中，a可以等于4。然而，本实施例对此并不限定。例如，a可以等于2或3。
在另一些示例中，可以将原来的b行像素电路通过沿第一方向Y压缩，从而新增一行像素电路的排布空间，且压缩前的b行像素电路和压缩后的b+1行像素电路所占用的空间是相同。其中，b可以为大于1的整数。或者，可以通过减小像素电路在第一方向X和第二方向Y上的尺寸来获得设置新增像素电路的区域。
在本公开实施例中，一行发光元件可以指与该行发光元件相连的像素电路均与同一条栅线(例如，扫描线)相连。同一行像素电路可以与同一条栅线相连。然而，本实施例对此并不限定。
在一些示例中，如图2所示，第一显示区AA还可以包括多条数据线(例如包括数据线DLa和DLb)。数据线DLa可以沿第一方向Y延伸，并与沿第一方向Y排布的多个像素电路(例如包括多个第一像素电路，或者可以包括多个第一像素电路和多个无效像素电路)电连接。数据线DLa无需绕线设计。数据线DLb可以通过绕线设计绕过第二显示区A2。例如，数据线DLb可以包括沿第一方向Y延伸的三条子数据线、以及两条数据连接线。第一条子数据线可以与第二显示区A2下侧的第一显示区A1内沿第一方向Y排布的多个像素电路(例如，包括多个第一像素电路)电连接；第二条子数据线可以与沿第二显示区A2左侧或右侧的第一显示区A1内沿第一方向Y排布的多个像素电路(例如，包括多个第二像素电路，或者可以包括多个第二像素电路和多个无效像素电路)电连接；第三条子数据线可以与第二显示区A2上侧的第一显示区A1内沿第一方向Y排布的多个像素电路(例如，包括多个第一像素电路)电连接。第一条子数据线和第二条子数据线可以通过一条数据连接线电连接，第二条子数据线和第三条子数据线可以通过另一条数据连接线电连接。例如，数据连接线可以沿第二方向X延伸。与第一条子数据线所连接的第一像素电路电连接的第一发光元件和与第二条子数据线所连接的第二像素电路电连接的第二发光元件可以位于同一列。
在一些示例中，第一显示区A1设置绕过第二显示区A2的数据线，此类数据线由于采用绕线设计，会增加数据线的电容，从而增加数据线负载，使得存在绕线设计的数据线和没有绕线设计的数据线的数据负载差别较大。本示例可以通过将没有绕线设计的数据线与数据补偿单元电连接来补偿数据负载，使得显示区域内的多条数据线的负载大致相同，从而可以改善数据信号的一致性，提高显示基板的显示效果。
在一些示例中，数据补偿单元可以在第一显示区A1排布为多行和多列。一行数据补偿单元可以设置在相邻行像素电路之间。例如，可以沿第一方向Y对第一显示区的像素电路进行压缩来获得设置数据补偿单元的空间。
假设显示区域的分辨率为384×384，单个像素电路所在区域的数据电容约为20fF，显示区域的第一显示区内满像素电路列的数据电容可以约为384×20＝7680fF。第一显示区内采用绕线设计的数据线的绕线部分的数据电容约为1500fF，则采用绕线设计的数据线的最大数据电容可以约为7680+1500＝9180fF。以显示区域在第二方向的边缘像素电路列包括20个像素电路为例，边缘像素电路列所电连接的数据线的数据电容约为20×20＝400fF。可见，边缘像素电路列所电连接的数据线与存在绕线设计的数据线的数据电容之间的差距约为9180-400＝8780fF。以一个数据补偿单元的电容约为65fF为例，边缘像素电路列所电连接的数据线所需电连接的数据补偿单元的数目可以约为8780/65＝135个。在显示基板没有采用FDC设计时，边缘像素电路列所电连接的数据线所需电连接的数据补偿单元的数目可以约为(7680-400)/65＝112个。由于第二方向上最多排布384个像素电路，因此通过对像素电路进行纵向压缩，可以有足够空间沿第一方向排布满足补偿需求数量的数据补偿单元。而且，不同数据线所需补偿的数据电容不同，数据线所电连接的数据补偿单元的数目可以根据数据线所需补偿的数据电容的需求来确定。
图4A为本公开至少一实施例的数据线与数据补偿单元的一种连接示意图。在一些示例中，如图4A所示，至少一条数据线DLa可以与一行数据补偿单元中的多个数据补偿单元20电连接。例如，一行数据补偿单元中，与同一条数据线DLa电连接的多个数据补偿单元20可以通过补偿连接电极21电连接。
图4B为本公开至少一实施例的数据线与数据补偿单元的另一种连接示意图。在一些示例中，如图4B所示，至少一条数据线DLa可以与多行(例如两行)数据补偿单元中的多个数据补偿单元20电连接。例如，数据线DLa可以与一行数据补偿单元20内的N个数据补偿单元20电连接，还可以与另一行数据补偿单元20内的M个数据补偿单元20电连接。N和M可以均为大于或等于1的整数。例如，N可以等于M，或者，N和M可以不同。同一行数据补偿单元20内与同一条数据线DLa电连接的相邻数据补偿单元20可以通过补偿连接电极21电连接。
在一些示例中，第一显示区A1在第一方向Y可以具有第一中线，一条数据线DLa电连接的两行数据补偿单元20可以关于该第一中线大致对称。然而，本实施例对此并不限定。
图4C为本公开至少一实施例的数据线与数据补偿单元的另一种连接示意图。在一些示例中，如图4C所示，至少一条数据线DLa可以与多行数据补偿单元中的多个数据补偿单元20电连接。一行数据补偿单元内的相邻数据补偿单元20可以与不同的数据线DLa电连接。例如，至少一条数据线DLa可以与沿第二方向Y排布的多个相邻的数据补偿单元20电连接，并还可以与其中至少一个数据补偿单元20所在行内的多个相邻数据补偿单元电连接。同一行数据补偿单元中，与同一条数据线DLa电连接的相邻数据补偿单元20可以通过补偿连接电极21电连接。
在一些示例中，多条数据线DLa电连接的数据补偿单元的行数可以相同，或者可以部分相同，或者可以不同。然而，本实施例对此并不限定。
在另一些示例中，一列数据补偿单元内的至少两个相邻数据补偿单元之间间隔的像素电路行数可以相同或不同。例如，一列数据补偿单元内的至少两个相邻数据补偿单元之间可以间隔一行像素电路、或者可以间隔两个像素电路。本实施例对于数据补偿单元在显示区域内的排布方式并不限定，只要满足显示区域的均一性即可。
图5为本公开至少一实施例的像素电路的等效电路图。本示例性实施例的像素电路以7T1C结构为例进行说明。然而，本实施例对此并不限定。
在一些示例性实施方式中，如图5所示，本示例的像素电路可以包括七个晶体管(即第一晶体管T1至第七晶体管T7)和一个存储电容Cst。发光元件EL可以包括阳极、阴极和设置在阳极和阴极之间的有机发光层。
在一些示例性实施方式中，像素电路的七个晶体管可以是P型晶体管，或者可以是N型晶体管。像素电路中采用相同类型的晶体管可以简化工艺流程，减少显示基板的工艺难度，提高产品的良率。在一些可能的实现方式中，像素电路的七个晶体管可以包括P型晶体管和N型晶体管。
在一些示例性实施方式中，像素电路的七个晶体管可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(LTPS，Low Temperature Poly-Silicon)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(LTPS+Oxide)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。
在一些示例性实施方式中，如图5所示，显示基板可以包括：第一扫描线GL、数据线DL、第一电源线VDD、第二电源线VSS、发光控制线EML、第一初始信号线INIT1、第二初始信号线INIT2、第二扫描线RST1和第三扫描线RST2。在一些示例中，第一电源线VDD可以配置为向像素电路提供恒定的第一电压信号，第二电源线VSS可以配置为向像素电路提供恒定的第二电压信号，并且第一电压信号可以大于第二电压信号。第一扫描线GL可以配置为向像素电路提供扫描信号SCAN，数据线DL可以配置为向像素电路提供数据信号DATA，发光控制线EML可以配置为向像素电路提供发光控制信号EM，第二扫描线RST1可以配置为向像素电路提供第一复位控制信号RESET1，第三扫描线RST2可以配置为向像素电路提供第二复位控制信号RESET2。在一些示例中，第n行像素电路电连接的第二扫描线RST1可以与第n-1行像素电路的第一扫描线GL电连接，以被输入扫描信号SCAN(n-1)，即第一复位控制信号RESET1(n)与扫描信号SCAN(n-1)可以相同。第n行像素电路的第三扫描线RST2可以与第n行像素电路的第一扫描线GL电连接，以被输入扫描信号SCAN(n)，即第二复位控制信号RESET2(n)与扫描信号SCAN(n)可以相同。其中，n为大于0的整数。如此，可以减少显示基板的信号线，实现显示基板的窄边框设计。然而，本实施例对此并不限定。
在一些示例性实施方式中，第一初始信号线INIT1可以配置为向像素电路提供第一初始信号，第二初始信号线INIT2可以配置为向像素电路提供第二初始信号。例如，第一初始信号可以不同于第二初始信号。第一初始信号和第二初始信号可以为恒压信号，其大小例如可以介于第一电压信号VDD和第二电压信号VSS之间，但不限于此。在另一些示例中，第一初始信号与第二初始信号可以相同，可以仅设置第一初始信号线来提供第一初始信号。
在一些示例性实施方式中，如图5所示，第三晶体管T3的栅极与第一节点N1电连接，第三晶体管T3的第一极与第二节点N2电连接，第三晶体管T3的第二极与第三节点N3电连接。第三晶体管T3还可以称为驱动晶体管。第四晶体管T4的栅极与第一扫描线GL电连接，第四晶体管T4的第一极与数据线DL电连接，第四晶体管T4的第二极与第三晶体管T3的第一极电连接。第四晶体管还可以称为数据写入晶体管。第二晶体管T2的栅极与第一扫描线GL电连接，第二晶体管T2的第一极与第三晶体管T3的栅极电连接，第二晶体管T2的第二极与第三晶体管T3的第二极电连接。第二晶体管还可以称为阈值补偿晶体管。第五晶体管T5的栅极与发光控制线EML电连接，第五晶体管T5的第一极与第一电源线VDD电连接，第五晶体管T5的第二极与第三晶体管T3的第一极电连接。第六晶体管T6的栅极与发光控制线EML电连接，第六晶体管T6的第一极与第三晶体管T3的第二极电连接，第六晶体管T6的第二极与发光元件EL的阳极电连接。第五晶体管T5和第六晶体管T6还可以称为发光控制晶体管。第一晶体管T1与第三晶体管T3的栅极电连接，并配置为对第三晶体管T3的栅极进行复位，第七晶体管T7与发光元件EL的阳极电连接，并配置为对发光元件EL的阳极进行复位。第一晶体管T1的栅极与第二扫描线RST1电连接，第一晶体管T1的第一极与第一初始信号线INIT1电连接，第一晶体管T1的第二极与第三晶体管T3的栅极电连接。第七晶体管T7的栅极与第三扫描线RST2电连接，第七晶体管T7的第一极与第二初始信号线INIT2电连接，第七晶体管T7的第二极与发光元件EL的阳极电连接。第一晶体管T1和第七晶体管T7还可以称为复位控制晶体管。存储电容Cst的第一电容极板与第三晶体管T3的栅极电连接，存储电容Cst的第二电容极板与第一电源线VDD电连接。
在本示例中，第一节点N1为存储电容Cst、第一晶体管T1、第三晶体管T3和第二晶体管T2的连接点，第二节点N2为第五晶体管T5、第四晶体管T4和第三晶体管T3的连接点，第三节点N3为第三晶体管T3、第二晶体管T2和第六晶体管T6的连接点，第四节点N4为第六晶体管T6、第七晶体管T7和发光元件EL的连接点。
下面对像素电路的工作过程进行说明。以图5所示的像素电路包括的多个晶体管均为P型晶体管为例进行说明。
在一些示例性实施方式中，在一帧显示时间段，像素电路的工作过程可以包括：第一阶段、第二阶段和第三阶段。
第一阶段，称为复位阶段。第二扫描线RST1提供的第一复位控制信号RESET1为低电平信号，使第一晶体管T1导通，第一初始信号线INIT1提供的第一初始信号被提供至第一节点N1，对第一节点N1进行初始化，清除存储电容Cst中原有数据电压。第一扫描线GL提供的扫描信号SCAN为高电平信号，发光控制线EML提供的发光控制信号EM为高电平信号，使第四晶体管T4、第二晶体管T2、第五晶体管T5、第六晶体管T6以及第七晶体管T7断开。此阶段发光元件EL不发光。
第二阶段，称为数据写入阶段或者阈值补偿阶段。第一扫描线GL提供的扫描信号SCAN为低电平信号，第二扫描线RST1提供的第一复位控制信号RESET1和发光控制线EML提供的发光控制信号EM均为高电平信号，数据线DL输出数据信号DATA。此阶段由于存储电容Cst的第一电容极板为低电平，因此，第三晶体管T3导通。扫描信号SCAN为低电平信号，使第二晶体管T2、第四晶体管T4和第七晶体管T7导通。第二晶体管T2和第四晶体管T4导通，使得数据线DL输出的数据电压Vdata经过第二节点N2、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第一节点N1，并将数据线DL输出的数据电压Vdata与第三晶体管T3的阈值电压之差充入存储电容Cst，存储电容Cst的第一电容极板(即第一节点N1)的电压为Vdata-|Vth|，其中，Vdata为数据线DL输出的数据电压，Vth为第三晶体管T3的阈值电压。第七晶体管T7导通，使得第二初始信号线INIT2提供的第二初始信号提供至发光元件EL的阳极，对发光元件EL的阳极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保发光元件EL不发光。第二扫描线RST1提供的第一复位控制信号RESET1为高电平信号，使第一晶体管T1断开。发光控制信号线EML提供的发光控制信号EM为高电平信号，使第五晶体管T5和第六晶体管T6断开。
第三阶段，称为发光阶段。发光控制线EML提供的发光控制信号EM为低电平信号，第一扫描线GL提供的扫描信号SCAN和第二扫描线RST1提供的第一复位控制信号RESET1为高电平信号。发光控制线EML提供的发光控制信号EM为低电平信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的第一电压信号通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向发光元件EL的阳极提供驱动电压，驱动发光元件EL发光。
在像素电路驱动过程中，流过第三晶体管T3的驱动电流由其栅极和第一极之间的电压差决定。由于第一节点N1的电压为Vdata-|Vth|，因而第三晶体管T3的驱动电流为：
I＝K×(Vgs-Vth)2＝K×[(Vdd-Vdata+|Vth|)-Vth]2＝K×[Vdd-Vdata]2。
其中，I为流过第三晶体管T3的驱动电流，也就是驱动发光元件EL的驱动电流，K为常数，Vgs为第三晶体管T3的栅极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vdata为数据线DL输出的数据电压，Vdd为第一电源线VDD输出的第一电压信号。
由上式中可以看到流经发光元件EL的电流与第三晶体管T3的阈值电压无关。因此，本实施例的像素电路可以较好地补偿第三晶体管T3的阈值电压。
下面以沿第一方向压缩像素电路得到数据补偿单元的排布空间为例进行说明。在一些示例中，第一显示区可以包括：第一电路区A11和第二电路区A12。第一电路区A11可以包括多个像素电路，第二电路区A12可以包括一行数据补偿单元。在第一方向Y上，第一电路区A11和第二电路区A12可以间隔排布。
图6为本公开至少一实施例的第一显示区的局部俯视示意图。图7A为图6中沿P-P’方向的局部剖面示意图。图7B为图6中沿Q-Q’方向的局部剖面示意图。在图6中以第一电路区A11的五列像素电路(例如包括：第k-2列像素电路至第k+2列像素电路，k为整数)和一行数据补偿单元中的五个数据补偿单元为例进行示意。
在一些示例中，如图7A和图7B所示，在垂直于显示基板的方向上，第一显示区A1的显示基板可以包括：衬底100、以及依次设置在衬底100上的半导体层20、第一导电层21、第二导电层22、第三导电层23以及第四导电层24。在一些示例中，第一导电层21还可以称为第一栅金属层，第二导电层22还可以称为第二栅金属层，第三导电层23还可以称为第一源漏金属层，第四导电层24还可以称为第二源漏金属层。
在一些示例中，在第四导电层24远离衬底100一侧可以依次设置透明导电层、发光结构层和封装结构层。透明导电层可以包括连接第一显示区的第二像素电路和第二显示区的第二发光元件的导电线。发光结构层可以至少包括：依次设置的阳极层、像素定义层、有机发光层和阴极层。阳极层可以与像素电路电连接，有机发光层可以与阳极层连接，阴极层可以与有机发光层连接，有机发光层在阳极层和阴极层驱动下出射相应颜色的光线。封装结构层可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料，第二封装层可以设置在第一封装层和第三封装层之间，形成无机材料/有机材料/无机材料叠层结构，可以保证外界水汽无法进入发光结构层。在一些可能的实现方式中，显示基板还可以包括其它膜层，如触控结构层、彩色滤光层等，本公开在此不做限定。
在一些示例中，如图7A和图7B所示，半导体层20和第一导电层21之间可以设置第一绝缘层101，第一导电层21和第二导电层22之间可以设置第二绝缘层102，第二导电层22和第三导电层23之间可以设置第三绝缘层103，第三导电层23和第四导电层24之间可以设置第四绝缘层104。在一些示例中，第一绝缘层101至第四绝缘层104可以均为无机绝缘层，或者，第一绝缘层101至第三绝缘层103可以均为无机绝缘层，第四绝缘层104可以为有机绝缘层。然而，本实施例对此并不限定。
下面参照图6至图15B对显示基板的结构和制备过程进行示例性说明。本公开实施例所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在衬底基板上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。
本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”是指，B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。
在一些示例性实施方式中，显示基板的制备过程可以包括如下操作。
(1)、提供衬底。在一些示例中，衬底100可以为刚性基底或者柔性基底。例如，刚性基底可以为但不限于玻璃、石英中的一种或多种，柔性基底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。在一些示例中，柔性基底可以包括叠设的第一柔性材料层、第一无机材料层、第二柔性材料层和第二无机材料层，第一柔性材料层和第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料，第一无机材料层和第二无机材料层的材料可以采用硅氮化物(SiNx)或硅氧化物(SiOx)等，用于提高衬底的抗水氧能力。
(2)、形成半导体层。在一些示例中，在衬底100上沉积半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成设置在衬底100上的半导体层20。在一些示例中，半导体层20的材料可以采用非晶硅(a-Si)、多晶硅(p-Si)、六噻吩或聚噻吩等材料。
图8为图6中形成半导体层后的第一显示区的示意图。在一些示例中，如图8所示，第一显示区的第一电路区A11的半导体层20可以至少包括：多个像素电路的第一晶体管T1的第一有源层310至第七晶体管T7的第七有源层370。一个像素电路的第一晶体管T1的第一有源层310至第七晶体管T7的第七有源层370可以为相互连接的一体结构。
在一些示例中，以一个像素电路为例进行说明。如图8所示，像素电路的第一有源层310、第二有源层320和第四有源层340可以位于像素电路的第三有源层330的第一方向Y的一侧，第五有源层350、第六有源层360和第七有源层370可以位于像素电路的第三有源层330的第一方向Y的另一侧。
在一些示例中，如图8所示，像素电路的第一有源层310的形状可以为U字型，第二有源层320、第五有源层350和第六有源层360的形状可以大致为L字型，第三有源层330的形状可以为5字型，第四有源层340和第七有源层370的形状可以均为I字型。然而，本实施例对此并不限定。
在一些示例中，如图8所示，像素电路的第一晶体管31的第一有源层310至第七晶体管37的第七有源层370可以各自包括：第一区、第二区以及位于第一区和第二区之间的沟道区。第一有源层310的第一区310-1、第四有源层340的第一区340-1、第五有源层350的第一区350-1、第六有源层360的第二区360-2和第七有源层370的第一区370-1可以单独设置。第一有源层310的第二区310-2可以同时作为第二有源层320的第一区320-1。第二有源层320的第二区320-2可以同时作为第三有源层330的第二区330-2和第六有源层360的第一区360-1。第三有源层330的第一区330-1可以同时作为第四有源层340的第二区340-2和第五有源层350的第二区350-2。
在一些示例中，如图8所示，像素电路的第三晶体管(即驱动晶体管)T3的第三有源层330沿第一方向Y的长度L可以约为20微米至35微米，例如可以约为25微米。在本示例中，多个像素电路的驱动晶体管的有源层沿第一方向的长度可以大致相同。通过减少像素电路的驱动晶体管的第三有源层的长度，可以压缩出设置数据补偿单元的空间。然而，本实施例对此并不限定。在另一些示例中，第一显示区的第一像素电路的驱动晶体管的有源层沿第一方向的长度可以大于第二像素电路的驱动晶体管的有源层沿第一方向的长度。随着第二像素电路的驱动晶体管的有源层的长度减小，驱动晶体管的阈值电压Vth会发生正偏，在驱动晶体管的栅极和第一极的电压差不变的情况下，可以使得驱动电流增加。如此一来，可以改善第二像素电路连接的数据线的数据负载过大导致显示差异的情况，可以减小第二显示区与第一显示区的亮度差异。而且，通过减少第二像素电路的驱动晶体管的有源层的长度，还可以给数据补偿单元的排布提供空余空间。
在一些示例中，如图8所示，一个第一电路区A11的像素电路的第七晶体管的第七有源层370可以经过第二电路区A12延伸至另一个第一电路区A11。在第二电路区A12内的第七晶体管的第七有源层370可以沿第二方向X将第二电路区A12划分为多个区间。数据补偿单元可以设置在所述区间内。例如，一个区间设置一个数据补偿单元。
(3)、形成第一导电层。在一些示例中，在形成前述图案的衬底100上，依次沉积第一绝缘薄膜和第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成第一绝缘层101和设置在第一绝缘层101上的第一导电层21。在一些示例中，第一导电层21还可以称为第一栅金属层。
图9A为图6中形成第一导电层后的第一显示区的示意图。图9B为图9A中的第一导电层的示意图。在一些示例中，如图9A和图9B所示，第一显示区的第一电路区A12的第一导电层21可以至少包括：第一扫描线GL、第二扫描线RST1、第三扫描线RST2、发光控制线EML、以及像素电路的存储电容的第一电容极板381。
在一些示例中，如图9A所示，像素电路的存储电容的第一电容极板381可以同时作为像素电路的第三晶体管T3的栅极。第一电容极板381在衬底的正投影可以为矩形，例如圆角矩形。在第一电路区A11内，第一扫描线GL、第二扫描线RST1、第三扫描线RST2和发光控制线EML可以沿第二方向X延伸，且第二扫描线RST1、第一扫描线GL、发光控制线EML和第三扫描线RST2可以沿第一方向Y依次排布。本行像素电路电连接的第三扫描线RST2即为下一行像素电路电连接的第一扫描线RST1。
在一些示例中，如图9A所示，第二扫描线RST1与第一有源层310的交叠区域可以作为第一晶体管T1的栅极。第一扫描线GL与第二有源层320的交叠区域可以作为第二晶体管T2的栅极。第一扫描线GL与第四有源层340的交叠区域可以作为第四晶体管T4的栅极。发光控制线EML与第五有源层350的交叠区域可以作为第五晶体管T5的栅极。发光控制线EML与第六有源层360的交叠区域可以作为第六晶体管T6的栅极。第三扫描线RST2与第七有源层370的交叠区域可以作为第七晶体管T7的栅极。在本示例中，第一晶体管T1和第二晶体管T2可以为双栅晶体管。然而，本实施例对此并不限定。
在一些示例中，如图9A和图9B所示，第二电路区A12的第一导电层21可以至少包括：多个数据补偿单元的第一补偿极板201。第一补偿极板201在衬底100的正投影可以大致为矩形。
(4)、形成第二导电层。在一些示例中，在形成前述图案的衬底100上，依次沉积第二绝缘薄膜和第二导电薄膜，通过图案化工艺对第二导电薄膜进行图案化，形成覆盖第一导电层21的第二绝缘层102和设置在第二绝缘层102上的第二导电层22。在一些示例中，第二导电层22还可以称为第二栅金属层。
图10A为图6中形成第二导电层后的第一显示区的示意图。图10B为图10A中的第二导电层的示意图。在一些示例中，如图10A和图10B所示，第一显示区的第一电路区A11的第二导电层22可以至少包括：第一初始信号线INIT1、第二初始信号线INIT2、存储电容的第二电容极板382。
在一些示例中，如图10A和图10B所示，像素电路的存储电容的第二电容极板382在衬底的正投影可以与第一电容极板381在衬底的正投影存在交叠。第二电容极板382可以具有第一开口，第一电容极板381在衬底的正投影可以覆盖第一开口在衬底的正投影。沿第二方向X排布的多个像素电路的存储电容的第二电容极板382可以为相互连接的一体结构。
在一些示例中，如图10A和图10B所示，第一电路区A11的第一初始信号线INIT1和第二初始信号线INIT2可以沿第二方向X延伸。第二初始信号线INIT2可以位于第一初始信号线INIT1远离存储电容的第二电容极板382的一侧。第一初始信号线INIT1可以包括主体部和凸出部，凸出部可以沿第一方向Y从主体部向外延伸出，凸出部在衬底的正投影可以覆盖第二晶体管的第二有源层320的未被栅极覆盖的沟道区，从而保护第二晶体管，避免其余膜层对第二晶体管产生影响。
在一些示例中，如图10A和图10B所示，第二电路区A12的第二导电层22可以包括：多个数据补偿单元的第二补偿极板202。第二补偿极板202在衬底的正投影与对应的第一补偿极板201在衬底的正投影可以存在交叠。
(5)、形成第三绝缘层。在一些示例中，在形成前述图案的衬底100上，沉积第三绝缘薄膜，通过图案化工艺对第三绝缘薄膜进行图案化，形成第三绝缘层103。
图11为图6中形成第三绝缘层后的第一显示区的示意图。在一些示例中，如图11所示，第一电路区的第三绝缘层103可以开设有多个过孔，例如可以包括：第一过孔V1至第十过孔V10。其中，第一过孔V1至第六过孔V6内的第三绝缘层103、第二绝缘层102和第一绝缘层101可以被去掉，暴露出半导体层20的表面。第七过孔V7内的第三绝缘层103和第二绝缘层102可以被去掉，暴露出第一导电层21的表面。第八过孔V8至第十过孔V10内的第三绝缘层103可以被去掉，暴露出第二导电层22的表面。
在一些示例中，如图11所示，第二电路区A12的第三绝缘层103可以开设有多个过孔，例如可以包括第十一过孔V11和第十二过孔V12。其中，第十一过孔V11内的第三绝缘层103和第二绝缘层102可以被去掉，暴露出第一补偿极板201的表面。第十二过孔V12内的第三绝缘层103可以被去掉，暴露出第二补偿极板202的表面。
(6)、形成第三导电层。在一些示例中，在形成前述图案的衬底100上，沉积第三导电薄膜，通过图案化工艺对第三导电薄膜进行图案化，形成第三导电层23。在一些示例中，第三导电层23还可以称为第一源漏金属层。
图12A为图6中形成第三导电层后的第一显示区的示意图。图12B为图12A中的第三导电层的示意图。在一些示例中，如图12A和图12B所示，第一显示区的第一电路区A11的第三导电层23可以至少包括：多个连接电极(例如，第一连接电极231至第六连接电极236)。
在一些示例中，如图11和图12A所示，第一连接电极231可以通过第一过孔V1与第一晶体管的第一有源层310的第一区310-1电连接，还可以通过第八过孔V8与第一初始信号线INIT1电连接。第二连接电极232可以通过第二过孔V2与第二晶体管的第二有源层320的第一区320-1电连接，还可以通过第七过孔V7与第三晶体管的栅极电连接。第三连接电极233可以通过第三过孔V3与第四晶体管的第四有源层340的第一区340-1电连接。第四连接电极234可以通过第四过孔V4与第五晶体管的第五有源层350的第一区350-1电连接，还可以通过第九过孔V9与存储电容的第二电容极板382电连接。第五连接电极235可以通过第五过孔V5与第六晶体管的第六有源层360的第二区360-2电连接。第六连接电极236可以通过第六过孔V6与第七晶体管的第七有源层370的第一区370-1电连接，还可以通过第十过孔V10与第二初始信号线INIT2电连接。
在一些示例中，如图12A和图12B所示，第二电路区A12的第三导电层23可以包括：第七连接电极237、第三补偿极板203、以及补偿连接电极238。相邻的第三补偿极板203可以通过补偿连接电极238电连接。电连接的第三补偿极板203和补偿连接电极238可以为一体结构。第三补偿极板203在衬底的正投影与第二补偿极板202在衬底的正投影可以存在交叠。第三补偿极板203可以具有凹陷部，第七连接电极237可以位于该凹陷部内。第七连接电极237可以通过第十二过孔V12与第二补偿极板202电连接。第三补偿极板203可以通过第十一过孔V11与第一补偿极板201电连接。
(7)、形成第四绝缘层。在一些示例中，在形成前述图案的衬底100上，沉积第四绝缘薄膜，通过图案化工艺对第四绝缘薄膜进行图案化，形成第四绝缘层104。
图13为图6中形成第四绝缘层后的第一显示区的示意图。在一些示例中，如图13所示，第一电路区A11的第四绝缘层104可以开设有多个过孔，例如可以包括第二十一过孔V21至第二十三过孔V23。第二十一过孔V21内的第四绝缘层104被去掉，暴露出第三连接电极233的表面。第二十二过孔V22内的第四绝缘层104被去掉，暴露出第四连接电极234的表面。第二十三过孔V23内的第四绝缘层104被去掉，暴露出第五连接电极235的表面。
在一些示例中，如图13所示，第二电路区A12的第四绝缘层104可以开设有多个过孔，例如可以包括第二十四过孔V24和第二十五过孔V25。第二十四过孔V24内的第四绝缘层104被去掉，暴露出第七连接电极237的表面。第二十五过孔V25内的第四绝缘层104被去掉，暴露出第八连接电极238的表面。
(8)、形成第四导电层。在一些示例中，在形成前述图案的衬底100上，沉积第四导电薄膜，通过图案化工艺对第四导电薄膜进行图案化，形成第四导电层24。在一些示例中，第四导电层24还可以称为第二源漏金属层。
图14为图6中的第四导电层的示意图。在一些示例中，如图6和图14所示，第一显示区的第四导电层24可以包括：多条数据线241、多条第一电源线242、以及多个阳极连接电极243。数据线241和第一电源线242可以沿第一方向X延伸，可以从一个第一电路区A11延伸至第二电路区A12再延伸至另一第一电路区A11。在第二方向X上，数据线241和第一电源线242可以间隔排布。阳极连接电极243可以位于第一电路区A11。阳极连接电极243可以通过第二十三过孔V23与第五连接电极235电连接，从而实现与像素电路的第六晶体管的第六有源层的第二区电连接。
在一些示例中，如图6和图13所示，在第一电路区A11内，数据线241可以通过第二十一过孔V21与第三连接电极233电连接，从而实现与像素电路的第四晶体管的第四有源层的第一区电连接。第一电源线242可以通过第二十二过孔V22与第四连接电极234电连接，从而实现与像素电路的第五晶体管的第五有源层的第一区和存储电容的第二电容极板电连接。
在一些示例中，如图6和图13所示，在第二电路区A12内，第一电源线242可以通过第二十四过孔V24与第七连接电极237电连接，从而实现与第二补偿极板202电连接。数据线241可以通过第二十五过孔V25与第八连接电极238电连接，从而实现与第三补偿极板203和第一补偿极板201的电连接。
在本示例中，沿第二方向X排布的多个(例如五个)数据补偿单元的第三补偿极板203可以通过第八连接电极238电连接，并通过其中一个第八连接电极238与一条数据线241(例如，第k+2列像素电路电连接的数据线)电连接。第三补偿极板203和第一补偿极板201电连接，可以作为数据补偿单元的一个电容电极，与数据线电连接；第二补偿极板202作为数据补偿单元的另一个电容电极，与第一电源线电连接。通过设置三层极板叠设的电容结构的数据补偿单元，有利于排布数据补偿单元。在一些示例中，单个数据补偿单元的电容值可以约为65fF至100fF。然而，本实施例对此并不限定。
图15A为本公开至少一实施例的第一显示区的另一局部俯视示意图。图15B为图15A中形成第四导电层后的第一显示区的示意图。图15A和图15B示意了相邻数据补偿单元断开的情况。在一些示例中，如图15A和图15B所示，相邻数据补偿单元的第三补偿极板203没有通过第八连接电极238电连接，即可实现相邻数据补偿单元不与同一条数据线电连接。例如，第i+2列像素电路的相邻像素电路之间设置的数据补偿单元可以与左侧相邻的数据补偿单元断开。在本示例中，没有与数据线电连接的数据补偿单元可以为虚设结构，以确保显示基板的膜层结构均一性。
在一些示例中，在形成第四导电层后，第二显示区可以包括：衬底以及依次设置在衬底上的第一绝缘层101、第二绝缘层102、第三绝缘层103和第四绝缘层104。
(9)、依次形成第五绝缘层、透明导电层、阳极层、像素定义层、有机发光层、阴极层和封装结构层。
在一些示例中，在形成前述图案的衬底100上，涂覆第五绝缘薄膜，通过图案化工艺对第五绝缘薄膜进行图案化，形成第五绝缘层。第五绝缘层可以开设有暴露出阳极连接电极243的过孔。随后，形成至少一个透明导电层，透明导电层可以包括多条导电线。例如，形成多个透明导电层，相邻透明导电层之间可以设置有机绝缘层。随后，形成第六绝缘层。随后，在形成前述图案的衬底上沉积阳极薄膜，通过图案化工艺对阳极薄膜进行图案化，形成阳极层。例如，阳极层可以包括：位于第一显示区的第一发光元件的阳极以及位于第二显示区的第二发光元件的阳极。第一发光元件的阳极可以通过透明导电层的连接电极与第一像素电路的阳极连接电极电连接。第二发光元件的阳极可以通过透明导电层的导电线与第二像素电路的阳极连接电极电连接。
在一些示例中，在形成前述图案的衬底上涂覆像素定义薄膜，通过掩膜、曝光和显影工艺形成像素定义层(PDL，Pixel Define Layer)。像素定义层可以开设多个像素开口，像素开口可以暴露出阳极的至少部分。在前述形成的多个像素开口内可以分别形成有机发光层，有机发光层与对应的阳极连接。随后，沉积阴极薄膜，通过图案化工艺对阴极薄膜进行图案化，形成阴极层，阴极层可以分别与有机发光层和第二电源线电连接。随后，在阴极层上形成封装层，封装层可以包括无机材料/有机材料/无机材料的叠层结构。
在一些示例性实施方式中，第一导电层21至第四导电层24可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。透明导电层可以采用透明导电材料，例如氧化铟锡(ITO)等材料。第一绝缘层101至第三绝缘层103可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。第四绝缘层104、第五绝缘层至第六绝缘层可以称为平坦层，可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等有机材料。像素定义层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等有机材料。阳极层可以采用金属等反射材料，阴极层可以采用透明导电材料。然而，本实施例对此并不限定。
本实施例的显示基板的结构及其制备过程仅仅是一种示例性说明。在一些示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺。例如，可以无需设置第三补偿极板，通过第八连接电极电连接第一补偿极板和数据线。又如，可以无需设置第三补偿极板，且第一补偿极板可以设置在第三导电层，并通过第八连接电极与数据线电连接。然而，本实施例对此并不限定。
本示例性实施例的制备工艺可以利用目前成熟的制备设备即可实现，可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。
图16为本公开至少一实施例的第一显示区的另一局部结构示意图。图17为图16中沿R-R’方向的局部剖面图。在一些示例中，如图16和图17所示，在垂直于显示基板的方向上，第一显示区A1的显示基板可以包括：衬底100、以及依次设置在衬底100上的半导体层20、第一导电层21、第二导电层22、第三导电层23以及第四导电层24。半导体层20和第一导电层21之间可以设置第一绝缘层101，第一导电层21和第二导电层22之间可以设置第二绝缘层102，第二导电层22和第三导电层23之间可以设置第三绝缘层103，第三导电层23和第四导电层24之间可以设置第四绝缘层104。
图18为图16中形成第一导电层后的第一显示区的示意图。图19为图16中形成第二导电层后的第一显示区的示意图。在一些示例中，如图18和图19所示，第二电路区A12的第一导电层21可以包括：数据补偿单元的第二补偿极板202。第二电路区A12的第二导电层22可以包括：数据补偿单元的第一补偿极板201。第一补偿极板201在衬底的正投影与第二补偿极板202在衬底的正投影可以存在交叠。
图20为图16中形成第三绝缘层后的第一显示区的示意图。在一些示例中，如图20所示，第二电路区A12的第三绝缘层103开设有多个过孔，例如可以包括：第三十一过孔V31至第三十三过孔V33。第三十一过孔V31内的第三绝缘层103和第二绝缘层102被去掉，暴露出位于第一导电层的第二补偿极板202的表面。第三十二过孔V32和第三十三过孔V33内的第三绝缘层103被去掉，暴露出位于第二导电层的第一补偿极板201的表面。第三十三过孔V33和第三十二过孔V32可以沿第二方向X排布。第三十三过孔V33在衬底的正投影可以位于第一补偿极板201在第二方向X的一个端部，第三十二过孔V32在衬底的正投影可以位于第一补偿极板201在第二方向X的另一个端部。
图21A为图16中形成第三导电层后的第一显示区的示意图。图21B为图21A中第三导电层的示意图。在一些示例中，如图21A和图21B所示，第二电路区A12的第三导电层23可以包括：第四补偿极板204以及第九连接电极239。第四补偿极板204在衬底的正投影可以为T字型。第四补偿极板204可以通过第三十一过孔V31与第二补偿极板202电连接。第九连接电极239可以沿第二方向X延伸。第九连接电极239的一端可以通过第三十三过孔V33与一个第一补偿极板201电连接，另一端可以通过第三十二过孔V32与另一个第一补偿极板201电连接。
图22为图16中形成第四绝缘层后的第一显示区的示意图。在一些示例中，如图22所示，第二电路区A12的第四绝缘层可以开设多个过孔，例如可以包括第三十四过孔V34和第三十五过孔V35。第三十四过孔V34内的第四绝缘层被去掉，暴露出位于第三导电层的第四补偿极板204的表面。第三十五过孔V35内的第四绝缘层被去掉，暴露出位于第三导电层的第九连接电极239的表面。
在一些示例中，如图16和图22所示，在第二电路区A12内，第一电源线242可以通过第三十四过孔V34与第四补偿极板204电连接，从而实现与第二补偿极板202的电连接。数据线241可以通过第三十五过孔V35与第九连接电极239电连接，从而实现与第二补偿极板202的电连接。
在本示例中，数据补偿单元可以采用三层极板叠设的电容结构。其中，第一补偿极板201可以作为数据补偿单元的一个电容电极，与数据线电连接；第二补偿极板202和第四补偿极板204电连接，可以作为数据补偿单元的另一个电容电极，并与第一电源线电连接。在一些示例中，单个数据补偿单元的电容值可以约为50fF至85fF。然而，本实施例对此并不限定。
在本示例中，沿第二方向X排布的多个数据补偿单元的第二补偿极板202可以通过第九连接电极230电连接，并通过其中一个第九连接电极239与一条数据线241电连接。当相邻数据补偿单元无需电连接，则相邻数据补偿单元的第四补偿极板204无需通过第九连接电极电连接，例如，可以不设置第九连接电极，或者可以设置第九连接电极，但是第九连接电极没有通过过孔与第四补偿极板电连接。
关于本实施例的显示基板的其余结构和制备过程可以如前述实施例的描述，故于此不再赘述。
在一些示例中，显示基板的显示区域的多个数据补偿单元的膜层结构和尺寸可以均相同，使得多个数据补偿单元的电容值可以大致相同。然而，本实施例对此并不限定。例如，显示区域的多个数据补偿单元中至少部分的数据补偿单元的膜层结构可以不同(比如，一部分数据补偿单元的膜层结构可以如图6所示，另一部分数据补偿单元的膜层结构可以如图16所示)，或者多个数据补偿单元的极板尺寸可以不同，从而得到电容值不同的多个数据补偿单元。
在另一些示例中，数据补偿单元的第一补偿极板可以设置在第三导电层或第四导电层；或者，第二补偿极板可以设置在第三导电层或者第四导电层。第一补偿极板和第二补偿极板可以位于第一导电层至第四导电层中的不同导电层。只要满足第一补偿极板和第二补偿极板位于不同的导电层，并不限定第一补偿极板和第二补偿极板位于哪个导电层。
本公开至少一实施例还提供一种显示装置，包括如上所述的显示基板。
在一些示例性实施方式中，显示装置还可以包括：位于所述显示基板的非显示面一侧的传感器，所述传感器在所述显示基板的正投影与所述显示基板的第二显示区存在交叠。
图23为本公开至少一实施例的显示装置的示意图。如图23所示，本实施例提供一种显示装置，包括：显示基板91以及位于远离显示基板91的发光结构层的出光侧的感光传感器92。感光传感器92位于显示基板91的非显示面一侧。感光传感器92在显示基板91上的正投影与第二显示区A2存在交叠。
在一些示例性实施方式中，显示基板91可以为柔性OLED显示基板、QLED显示基板、Micro-LED显示基板、或者Mini-LED显示基板。显示装置可以为具有图像(包括静态图像或动态图像，其中，动态图像可以是视频)显示功能的产品。例如，显示装置可以是：显示器、电视机、广告牌、数码相框、具有显示功能的激光打印机、电话、手机、画屏、个人数字助理(PDA，Personal Digital Assistant)、数码相机、便携式摄录机、取景器、导航仪、车辆、大面积墙壁、信息查询设备(比如电子政务、银行、医院、电力等部门的业务查询设备)、监视器等中的任一种产品。又如，显示装置还可以是微显示器，包含微显示器的VR设备或AR设备等中的任一种产品。
本公开中的附图只涉及本公开涉及到的结构，其他结构可参考通常设计。在不冲突的情况下，本公开的实施例即实施例中的特征可以相互组合以得到新的实施例。本领域的普通技术人员应当理解，可以对本公开的技术方案进行修改或者等同替换，而不脱离本公开技术方案的精神和范围，均应涵盖在本公开的权利要求的范围当中。

Claims (16)

1.一种显示基板，其特征在于，包括：显示区域；
所述显示区域包括：衬底以及设置在所述衬底上的多个像素电路、多条数据线和多个数据补偿单元；
所述多条数据线中的至少一条数据线与沿第一方向排布的多个像素电路电连接，还与至少一个数据补偿单元电连接。
2.根据权利要求1所述的显示基板，其特征在于，所述显示区域的多个像素电路排布为多行和多列，沿所述第一方向排布的多个像素电路为一列像素电路，沿第二方向排布的多个像素电路为一行像素电路；所述第一方向与所述第二方向交叉；
所述多个数据补偿单元在所述第一方向上排布在多行像素电路之间。
3.根据权利要求2所述的显示基板，其特征在于，沿所述第一方向排布的至少两个相邻数据补偿单元之间设置有至少一行像素电路。
4.根据权利要求1至3中任一项所述的显示基板，其特征在于，所述至少一条数据线与沿所述第一方向排布的多个数据补偿单元电连接。
5.根据权利要求1至3中任一项所述的显示基板，其特征在于，沿第二方向排布的多个数据补偿单元为一行数据补偿单元；所述至少一条数据线与至少一行数据补偿单元中的多个数据补偿单元电连接；所述第二方向与所述第一方向交叉。
6.根据权利要求1所述的显示基板，其特征在于，所述显示区域为圆形区域。
7.根据权利要求1所述的显示基板，其特征在于，所述显示区域包括：第一显示区和第二显示区，所述第一显示区位于所述第二显示区的至少一侧；
所述显示区域的多个像素电路包括：位于所述第一显示区的多个第一像素电路和多个第二像素电路；所述第一显示区还包括：多个第一发光元件；所述第二显示区还包括：多个第二发光元件；
所述多个第一像素电路中的至少一个第一像素电路与所述多个第一发光元件中的至少一个第一发光元件电连接，所述多个第二像素电路中的至少一个第二像素电路与所述多个第二发光元件中的至少一个第二发光元件电连接。
8.根据权利要求7所述的显示基板，其特征在于，所述至少一个第二像素电路的驱动晶体管的有源层沿所述第一方向的长度，小于所述至少一个第一像素电路的驱动晶体管的有源层沿所述第一方向的长度。
9.根据权利要求1所述的显示基板，其特征在于，所述数据补偿单元包括：第一补偿极板和第二补偿极板，所述第一补偿极板在所述衬底的正投影与所述第二补偿极板在所述衬底的正投影存在交叠；所述第一补偿极板与所述数据线电连接，所述第二补偿极板与第一信号线电连接。
10.根据权利要求9所述的显示基板，其特征在于，所述第一信号线包括第一电源线。
11.根据权利要求9或10所述的显示基板，其特征在于，在垂直于显示基板的方向上，所述显示区域包括：衬底、以及设置在所述衬底上的半导体层、第一导电层、第二导电层、第三导电层和第四导电层；
所述半导体层至少包括：所述多个像素电路的晶体管的有源层；
所述第一导电层至少包括：所述多个像素电路的晶体管的栅极、所述多个像素电路的存储电容的第一电容极板；
所述第二导电层至少包括：所述多个像素电路的存储电容的第二电容极板；
所述第三导电层至少包括：多个连接电极；
所述第四导电层至少包括：所述多条数据线；
所述数据补偿单元的第一补偿极板和第二补偿极板位于所述第一导电层至第四导电层中的不同的导电层。
12.根据权利要求11所述的显示基板，其特征在于，所述第一补偿极板位于所述第一导电层，所述第二补偿极板位于所述第二导电层；或者，所述第一补偿极板位于所述第二导电层，所述第一补偿极板位于所述第一导电层。
13.根据权利要求9或10所述的显示基板，其特征在于，所述第一补偿极板位于所述第二补偿极板靠近所述衬底的一侧；
所述数据补偿单元还包括：与所述第一补偿极板电连接的第三补偿极板；所述第三补偿极板在所述衬底的正投影与所述第二补偿极板在所述衬底的正投影存在交叠，所述第三补偿极板位于所述第二补偿极板远离所述衬底的一侧。
14.根据权利要求9或10所述的显示基板，其特征在于，所述第一补偿极板位于所述第二补偿极板远离所述衬底的一侧；
所述数据补偿单元还包括：与所述第二补偿极板电连接的第四补偿极板；所述第四补偿极板在所述衬底的正投影与所述第一补偿极板在所述衬底的正投影存在交叠，所述第四补偿极板位于所述第一补偿极板远离所述衬底的一侧。
15.一种显示装置，其特征在于，包括如权利要求1至14中任一项所述的显示基板。
16.根据权利要求15所述的显示装置，其特征在于，所述显示装置还包括：位于所述显示基板的非显示面一侧的传感器，所述传感器在所述显示基板的正投影与所述显示基板的第二显示区存在交叠。
CN202210672807.4A 2022-06-14 2022-06-14 显示基板及显示装置 Pending CN117293142A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210672807.4A CN117293142A (zh) 2022-06-14 2022-06-14 显示基板及显示装置
PCT/CN2023/094828 WO2023241296A1 (zh) 2022-06-14 2023-05-17 显示基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210672807.4A CN117293142A (zh) 2022-06-14 2022-06-14 显示基板及显示装置

Publications (1)

Publication Number Publication Date
CN117293142A true CN117293142A (zh) 2023-12-26

Family

ID=89192203

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210672807.4A Pending CN117293142A (zh) 2022-06-14 2022-06-14 显示基板及显示装置

Country Status (2)

Country Link
CN (1) CN117293142A (zh)
WO (1) WO2023241296A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102005052B1 (ko) * 2012-12-03 2019-07-31 삼성디스플레이 주식회사 오차 보상부 및 이를 이용한 유기전계발광 표시장치
JP6724399B2 (ja) * 2016-02-10 2020-07-15 セイコーエプソン株式会社 電気光学装置および電子機器
CN114823810A (zh) * 2019-01-15 2022-07-29 武汉天马微电子有限公司 显示面板以及显示装置
CN113763874B (zh) * 2021-09-16 2023-09-26 京东方科技集团股份有限公司 显示基板及显示装置
CN114613822A (zh) * 2022-03-08 2022-06-10 京东方科技集团股份有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
WO2023241296A1 (zh) 2023-12-21

Similar Documents

Publication Publication Date Title
US20230021680A1 (en) Display substrate and method for manufacturing same, and display apparatus
US20220376024A1 (en) Display Substrate and Manufacturing Method Therefor, and Display Apparatus
CN114373774A (zh) 显示基板及其制备方法、显示装置
WO2021237725A9 (zh) 显示基板和显示装置
WO2023246338A1 (zh) 显示基板及显示装置
CN114122025A (zh) 显示基板及其制备方法、显示装置
WO2023231740A1 (zh) 显示基板及显示装置
CN115377165A (zh) 显示基板及显示装置
CN115715121A (zh) 显示面板及其制备方法、显示装置
CN218998740U (zh) 显示面板及显示装置
CN117293142A (zh) 显示基板及显示装置
CN217903120U (zh) 显示基板及显示装置
CN220342749U (zh) 显示基板及显示装置
WO2023184163A1 (zh) 显示基板及显示装置
US20240203343A1 (en) Display Substrate and Display Apparatus
CN116546855A (zh) 显示基板及显示装置
WO2023066104A1 (zh) 显示基板及显示装置
US20240038163A1 (en) Display Substrate and Preparation Method thereof, and Display Apparatus
WO2023201537A1 (zh) 显示基板及显示装置
CN116741786A (zh) 显示基板及显示装置
US20240172480A1 (en) Display Substrate, Manufacturing Method Thereof, and Display Apparatus
US20240164156A1 (en) Display Substrate, Preparation Method thereof, and Display Apparatus
EP4336987A1 (en) Display substrate and manufacturing method therefor, and display device
CN117413633A (zh) 显示基板及显示装置
CN116998250A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination