CN217903120U - 显示基板及显示装置 - Google Patents

Abstract

一种显示基板，包括：衬底以及设置在衬底上的电路结构层。衬底包括显示区域以及位于显示区域外围的周边区域。显示区域包括：第一显示区和第二显示区，第一显示区至少部分围绕第二显示区。电路结构层包括：多个像素电路、多条初始信号线、以及至少一条静电传导线。多条初始信号线与多个像素电路电连接并沿第一方向延伸，静电传导线沿第二方向延伸。多个像素电路位于第一显示区，多条初始信号线至少位于第一显示区。静电传导线与至少两条初始信号线电连接。

Description

显示基板及显示装置

技术领域

本文涉及但不限于显示技术领域，尤指一种显示基板及显示装置。

背景技术

有机发光二极管(OLED，Organic Light Emitting Diode)和量子点发光二极管(QLED，Quantum-dot Light Emitting Diode)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。屏下摄像头技术是为了提高显示装置的屏占比所提出的一种全新的技术。

实用新型内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本实用新型实施例提供一种显示基板及显示装置。

一方面，本实施例提供一种显示基板，包括：衬底以及位于衬底上的电路结构层。衬底包括显示区域以及位于所述显示区域外围的周边区域；所述显示区域包括：第一显示区和第二显示区，所述第一显示区至少部分围绕所述第二显示区。电路结构层包括：多个像素电路、多条初始信号线、以及至少一条静电传导线。所述多条初始信号线与所述多个像素电路电连接并沿第一方向延伸，所述至少一条静电传导线沿第二方向延伸，所述第一方向和第二方向交叉。所述多个像素电路位于所述第一显示区，所述多条初始信号线至少位于所述第一显示区；所述至少一条静电传导线与至少两条初始信号线电连接。

在一些示例性实施方式中，沿所述第一方向排布的多个像素电路为一行像素电路。所述电路结构层还包括：多条第一信号线，所述多条第一信号线沿所述第一方向延伸并与所述一行像素电路电连接。所述至少一条静电传导线在所述衬底的正投影与所述多条第一信号线在所述衬底的正投影存在交叠。

在一些示例性实施方式中，所述至少一条静电传导线位于所述多条第一信号线靠近所述衬底的一侧，所述多条第一信号线位于所述多条初始信号线靠近所述衬底的一侧。

在一些示例性实施方式中，在垂直于显示基板的方向上，所述第一显示区的电路结构层至少包括：依次设置在所述衬底上的半导体层、第一导电层和第二导电层；所述半导体层包括所述多个像素电路的晶体管的有源层；所述第一导电层包括所述多个像素电路的晶体管的栅极、以及所述多个像素电路的存储电容的第一电容极板；所述第二导电层包括：所述多个像素电路的存储电容的第二电容极板。所述至少一条静电传导线位于所述半导体层，所述至少两条第一信号线位于所述第一导电层，所述多条初始信号线位于所述第二导电层。

在一些示例性实施方式中，所述多条初始信号线包括：至少一条第一初始信号线和至少一条第二初始信号线。所述至少一条静电传导线包括：至少一条第一静电传导线。与同一行像素电路电连接的第一初始信号线和第二初始信号线与同一条第一静电传导线电连接。

在一些示例性实施方式中，所述第一静电传导线位于所述第一初始信号线和第二初始信号线靠近所述衬底的一侧。所述第一静电传导线的一端通过第一连接电极与所述第一初始信号线电连接，另一端通过第二连接电极与所述第二初始信号线电连接；所述第一连接电极和所述第二连接电极为同层结构，且位于所述第一初始信号线和第二初始信号线远离所述衬底的一侧。

在一些示例性实施方式中，所述第一静电传导线在所述衬底的正投影与两条第一信号线在所述衬底的正投影存在交叠，所述两条第一信号线包括：与同一行像素电路电连接的第一扫描线和发光控制线。

在一些示例性实施方式中，所述多条初始信号线包括：多条第一初始信号线和多条第二初始信号线。所述至少一条静电传导线包括：第二静电传导线和第三静电传导线。所述第二静电传导线与所述多条第一初始信号线电连接，所述第三静电传导线与所述多条第二初始信号线电连接。

在一些示例性实施方式中，所述第二静电传导线和所述第三静电传导线为同层结构，且位于所述第一初始信号线和第二初始信号线靠近所述衬底的一侧。所述第二静电传导线通过第三连接电极与所述第一初始信号线电连接，所述第三静电传导线通过第四连接电极与所述第二初始信号线电连接；所述第三连接电极和第四连接电极为同层结构，且位于所述第一初始信号线和第二初始信号线远离所述衬底的一侧。

在一些示例性实施方式中，连接在相邻两条第一初始信号线之间的第二静电传导线在所述衬底的正投影与三条第一信号线在所述衬底的正投影存在交叠。连接在相邻两条第二初始信号线之间的第三静电传导线在所述衬底的正投影与三条第一信号线在所述衬底的正投影存在交叠。

在一些示例性实施方式中，所述至少一条静电传导线位于所述多条初始信号线远离所述衬底的一侧。

在一些示例性实施方式中，所述至少一条静电传导线位于所述周边区域。

在一些示例性实施方式中，所述显示基板还包括：发光结构层，位于所述电路结构层远离所述衬底的一侧；所述发光结构层包括：位于所述第一显示区的多个第一发光元件以及位于所述第二显示区的多个第二发光元件；所述多个像素电路包括：多个第一像素电路和多个第二像素电路；所述多个第一像素电路中的至少一个第一像素电路与所述多个第一发光元件中的至少一个第一发光元件电连接，所述多个第二像素电路中的至少一个第二像素电路与所述多个第二发光元件中的至少一个第二发光元件电连接。

在一些示例性实施方式中，所述发光结构层包括：阳极层，所述第二显示区的阳极层包括：第二发光元件的阳极；所述第二发光元件的阳极具有底部和从所述底部向远离所述衬底一侧延伸的侧壁。

在一些示例性实施方式中，所述显示基板还包括：位于所述发光结构层和电路结构层之间的至少一个第一有机绝缘层，所述第二显示区的第一有机绝缘层具有至少一个第一阳极凹槽。所述第二发光元件的阳极在所述衬底的正投影覆盖所述第一有机绝缘层的第一阳极凹槽在所述衬底的正投影。所述发光结构层还包括：位于所述阳极层远离所述衬底一侧的像素定义层，所述像素定义层开设有暴露出所述第二发光元件的阳极的表面的像素开口。所述第一有机绝缘层的第一阳极凹槽在所述衬底的正投影覆盖所述像素开口在所述衬底的正投影。

在一些示例性实施方式中，所述发光结构层还包括：像素定义层，至少部分所述阳极层位于所述像素定义层远离所述衬底的一侧；所述像素定义层开设有像素开口，所述第二发光元件的阳极在所述衬底的正投影覆盖所述像素开口在所述衬底的正投影。

在一些示例性实施方式中，所述显示基板还包括：位于所述阳极层靠近所述衬底一侧并与所述阳极层接触的一个第一有机绝缘层，所述第一有机绝缘层在所述第二显示区具有至少一个环形槽。所述第二发光元件的阳极在所述衬底的正投影覆盖所述第一有机绝缘层的环形槽在所述衬底的正投影。

在一些示例性实施方式中，所述第一有机绝缘层还具有位于所述环形槽内的多个辅助孔，所述第二发光元件的阳极在所述衬底的正投影覆盖所述环形槽内的多个辅助孔在所述衬底的正投影。

另一方面，本实施例提供一种显示装置，包括如上所述的显示基板。

在一些示例性实施方式中，显示装置还包括：位于所述显示基板的非显示面一侧的传感器，所述传感器在所述显示基板的正投影与所述显示基板的第二显示区存在交叠。

在阅读并理解了附图和详细描述后，可以明白其他方面。

附图说明

附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中一个或多个部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。

图1为本公开至少一实施例的显示基板的示意图；

图2为本公开至少一实施例的像素电路的等效电路图；

图3为图2所示的像素电路的工作时序图；

图4为本公开至少一实施例的显示基板的局部示意图；

图5为图1中区域CC的电路结构层的局部放大示意图；

图6A为图5中沿Q-Q’方向的局部剖面示意图；

图6B为图5中沿R-R’方向的局部剖面示意图；

图7A为图5中形成半导体层后的电路结构层的示意图；

图7B为图5中形成第一导电层后的电路结构层的示意图；

图7C为图5中形成第二导电层后的电路结构层的示意图；

图7D为图5中形成第三绝缘层后的电路结构层的示意图；

图7E为图5中形成第三导电层后的电路结构层的示意图；

图7F为图7E中第三导电层的示意图；

图7G为图5中形成第五绝缘层后的电路结构层的示意图；

图8A为图1中区域CC的电路结构层的另一局部放大示意图；

图8B为图8A中形成半导体层后的电路结构层的示意图；

图8C为图8A中形成第一导电层后的电路结构层的示意图；

图8D为图8A中形成第二导电层后的电路结构层的示意图；

图8E为图8A中形成第三绝缘层后的电路结构层的示意图；

图8F为图8A中形成第三导电层后的电路结构层的示意图；

图9A为图1中区域CC的电路结构层的另一局部放大示意图；

图9B为图9A中形成第三导电层后的电路结构层的示意图；

图9C为图9B中第三导电层的示意图；

图10为本公开至少一实施例的显示基板的局部剖面示意图；

图11A为本公开至少一实施例的显示基板的局部俯视示意图；

图11B为图11A中形成第九绝缘层后的显示基板的示意图；

图11C为图11A中形成阳极层后的显示基板的示意图；

图12为图11A中沿P-P’方向的局部剖面示意图；

图13为本公开至少一实施例的第二显示区的另一局部剖面示意图；

图14A为本公开至少一实施例的显示基板的局部俯视示意图；

图14B为图14A中形成第九绝缘层后的显示基板的示意图；

图14C为图14A中形成阳极层后的显示基板的示意图；

图15为本公开至少一实施例的显示装置的示意图。

具体实施方式

下面将结合附图对本公开的实施例进行详细说明。实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为其他形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。

在附图中，有时为了明确起见，夸大表示了一个或多个构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中一个或多个部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。

本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。本公开中的“多个”表示两个及以上的数量。

在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述的构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。

在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开中的含义。

在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的传输，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有多种功能的元件等。

在本说明书中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏电极端子、漏区域或漏电极)与源极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏极、沟道区域以及源极。在本说明书中，沟道区域是指电流主要流过的区域。

在本说明书中，第一极可以为漏极、第二极可以为源极，或者第一极可以为源极、第二极可以为漏极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源极”及“漏极”的功能有时互相调换。因此，在本说明书中，“源极”和“漏极”可以互相调换。另外，栅极还可以称为控制极。

在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。

在本说明书中，三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。

本公开中的“光透过率”指的是光线透过介质的能力，是透过透明或半透明体的光通量与其入射光通量的百分率。

本公开中的“约”、“大致”，是指不严格限定界限，允许工艺和测量误差范围内的情况。在本公开中，“大致相同”是指数值相差10％以内的情况。

在本公开中，A沿着B方向延伸是指，A可以包括主体部分和与主体部分连接的次要部分，主体部分是线、线段或条形状体，主体部分沿着B方向伸展，且主体部分沿着B方向伸展的长度大于次要部分沿着其它方向伸展的长度。以下描述中所说的“A沿着B方向延伸”均是指“A的主体部分沿着B方向延伸”。

在显示基板的像素电路的工艺制程中会产生静电，静电容易在长导线中聚集，导致在显示区域存在产生静电释放(ESD，Electro-Static Discharge)风险。采用屏下摄像头技术的显示基板由于空间受限没有在显示区域设置有效的静电导出线路，导致在采用屏下摄像头技术的显示基板的像素电路的生产工艺制程中存在严重的ESD问题，会导致良率损失较大。

本实施例提供一种显示基板，包括：衬底以及位于衬底上的电路结构层。衬底包括显示区域以及位于显示区域外围的周边区域。显示区域包括：第一显示区和第二显示区，第一显示区至少部分围绕第二显示区。电路结构层包括：多个像素电路、多条初始信号线、以及至少一条静电传导线。多条初始信号线与多个像素电路电连接并沿第一方向延伸，至少一条静电传导线沿第二方向延伸。多个像素电路位于第一显示区，多条初始信号线至少位于第一显示区。至少一条静电传导线与至少两条初始信号线电连接。

本实施例提供的显示基板，通过设置静电传导线连接至少两条初始信号线，可以通过初始信号线和静电传导线形成静电消耗回路，消耗工艺制备过程中产生的静电，从而有效降低显示区域的ESD风险。

在一些示例性实施方式中，至少一条静电传导线可以位于周边区域。本示例通过将静电传导线设置在周边区域可以不占用显示区域的布线空间。然而，本实施例对此并不限定。在另一些示例中，至少一条静电传导线可以位于第一显示区，例如可以靠近周边区域。

在一些示例性实施方式中，显示基板还可以包括位于电路结构层远离衬底的一侧的发光结构层。发光结构层可以包括：位于第一显示区的多个第一发光元件以及位于第二显示区的多个第二发光元件。多个像素电路包括：多个第一像素电路和多个第二像素电路。多个第一像素电路中的至少一个第一像素电路与多个第一发光元件中的至少一个第一发光元件电连接，多个第二像素电路中的至少一个第二像素电路与多个第二发光元件中的至少一个第二发光元件电连接。

在一些示例性实施方式中，沿第一方向排布的多个像素电路为一行像素电路。电路结构层还可以包括：多条第一信号线，多条第一信号线可以沿第一方向延伸并与一行像素电路电连接。至少一条静电传导线在衬底的正投影与多条第一信号线在衬底的正投影可以存在交叠。例如，多条第一信号线可以从第一显示区延伸至周边区域，并在周边区域与静电传导线交叠。例如，至少一条静电传导线在衬底的正投影可以与两条或三条第一信号线在衬底的正投影存在交叠。然而，本实施例对此并不限定。

在一些示例性实施方式中，至少一条静电传导线可以位于多条第一信号线靠近衬底的一侧，多条第一信号线可以位于多条初始信号线靠近衬底的一侧。在一些示例中，在垂直于显示基板的方向上，第一显示区的电路结构层至少可以包括：依次设置在衬底上的半导体层、第一导电层和第二导电层。半导体层可以包括多个像素电路的晶体管的有源层；第一导电层可以包括多个像素电路的晶体管的栅极、以及多个像素电路的存储电容的第一电容极板；第二导电层可以包括：多个像素电路的存储电容的第二电容极板。至少一条静电传导线可以位于半导体层，至少两条第一信号线可以位于第一导电层，多条初始信号线可以位于第二导电层。

在一些示例性实施方式中，多条初始信号线可以包括：至少一条第一初始信号线和至少一条第二初始信号线。至少一条静电传导线可以包括：至少一条第一静电传导线。与同一行像素电路电连接的第一初始信号线和第二初始信号线可以与同一条第一静电传导线电连接。在一些示例中，第一静电传导线在衬底的正投影与两条第一信号线在衬底的正投影存在交叠，所述两条第一信号线可以包括：与同一行像素电路电连接的第一扫描线和发光控制线。在本示例中，第一静电传导线可以电连接相邻的第一初始信号线和第二初始信号线，并与两条第一信号线交叠形成两个静电传导控制晶体管。在制备过程中，在所述两条第一信号线存在静电时，两个静电传导控制晶体管导通，连通第一初始信号线和第二初始信号线，形成静电消耗回路，使得静电在回路中进行消耗，避免烧伤晶体管。

在一些示例性实施方式中，多条初始信号线可以包括：多条第一初始信号线和多条第二初始信号线。至少一条静电传导线可以包括：第二静电传导线和第三静电传导线。第二静电传导线可以与多条第一初始信号线电连接，第三静电传导线可以与多条第二初始信号线电连接。在一些示例中，连接在相邻两条第一初始信号线之间的第二静电传导线在衬底的正投影与三条第一信号线在衬底的正投影可以存在交叠；连接在相邻两条第二初始信号线之间的第三静电传导线在衬底的正投影与三条第一信号线在衬底的正投影可以存在交叠。在本示例中，传输相同初始信号的初始信号线可以由同一条静电传导线电连接。例如，静电传导线可以与相邻的传输相同信号的初始信号线电连接，并与三条第一信号线交叠形成三个静电传导控制晶体管。在制备过程中，在三条第一信号线存在静电时，三个静电传导控制晶体管均导通，可以连通相邻的传输相同信号的初始信号线，形成静电消耗回路，使得静电在回路中进行消耗，避免烧伤晶体管。

在一些示例性实施方式中，至少一条静电传导线可以位于多条初始信号线远离衬底的一侧。在本示例中，静电传导线可以与多条初始信号线电连接，在初始信号线的尖端形成回路来消耗静电，避免静电聚集。

下面通过一些示例对本实施例的方案进行举例说明。

图1为本公开至少一实施例的显示基板的示意图。在一些示例中，如图1所示，显示基板可以包括：显示区域AA和围绕在显示区域AA外围的周边区域BB。显示基板的显示区域AA可以包括：第一显示区A1和第二显示区A2。第一显示区A1至少部分围绕第二显示区A2。在本示例中，第一显示区A1可以围绕在第二显示区A2的四周。

在一些示例中，如图1所示，第二显示区A2可以为透光显示区，还可以称为屏下摄像头(FDC，Full Display With Camera)区域；第一显示区A1可以为正常显示区。例如，感光传感器(如，摄像头等硬件)在显示基板上的正投影可以位于显示基板的第二显示区A2内。在一些示例中，如图1所示，第二显示区A2可以为圆形，感光传感器在显示基板上的正投影的尺寸可以小于或等于第二显示区A2的尺寸。然而，本实施例对此并不限定。在另一些示例中，第二显示区A2可以为矩形，感光传感器在显示基板上的正投影的尺寸可以小于或等于第二显示区A2的内切圆的尺寸。

在一些示例中，如图1所示，第二显示区A2可以位于显示区域AA的顶部正中间位置。第一显示区A1可以围绕在第二显示区A2的四周。然而，本实施例对此并不限定。例如，第二显示区A2可以位于显示区域AA的左上角或者右上角等其他位置。例如，第一显示区A1可以围绕在第二显示区A2的至少一侧。

在一些示例中，如图1所示，显示区域AA可以为矩形，例如圆角矩形。第二显示区A2可以为圆形或椭圆形。然而，本实施例对此并不限定。例如，第二显示区A2可以为矩形、半圆形、五边形等其他形状。

在一些示例中，显示区域AA可以设置有多个子像素。至少一个子像素可以包括像素电路和发光元件。像素电路配置为驱动所连接的发光元件。例如，像素电路被配置为提供驱动电流以驱动发光元件发光。像素电路可以包括多个晶体管和至少一个电容，例如，像素电路可以为3T1C(即3个晶体管和1个电容)结构、7T1C(即7个晶体管和1个电容)结构、5T1C(即5个晶体管和1个电容)结构、8T1C(即8个晶体管和1个电容)结构或者8T2C(即8个晶体管和2个电容)结构等。

在一些示例中，发光元件可以是发光二极管(LED，Light Emitting Diode)、有机发光二极管(OLED，Organic Light Emitting Diode)、量子点发光二极管(QLED，QuantumDot Light Emitting Diodes)、微LED(包括：mini-LED或micro-LED)等中的任一者。例如，发光元件可以为OLED，发光元件在其对应的像素电路的驱动下可以发出红光、绿光、蓝光、或者白光等。发光元件发光的颜色可根据需要而定。在一些示例中，发光元件可以包括：阳极、阴极以及位于阳极和阴极之间的有机发光层。发光元件的阳极可以与对应的像素电路电连接。然而，本实施例对此并不限定。

在一些示例中，显示区域的一个像素单元可以包括三个子像素，三个子像素可以分别为红色子像素、绿色子像素和蓝色子像素。然而，本实施例对此并不限定。在一些示例中，一个像素单元可以包括四个子像素，四个子像素可以分别为红色子像素、绿色子像素、蓝色子像素和白色子像素。

在一些示例中，发光元件的形状可以是矩形、菱形、五边形或六边形。一个像素单元包括三个子像素时，三个子像素的发光元件可以采用水平并列、竖直并列或品字方式排列。一个像素单元包括四个子像素时，四个子像素的发光元件可以采用水平并列、竖直并列或正方形方式排列。然而，本实施例对此并不限定。

图2为本公开至少一实施例的像素电路的等效电路图。本示例性实施例的像素电路以7T1C结构为例进行说明。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图2所示，本示例的像素电路可以包括七个晶体管(即第一晶体管T1至第七晶体管T7)和一个存储电容Cst。发光元件EL可以包括阳极、阴极和设置在阳极和阴极之间的有机发光层。

在一些示例性实施方式中，像素电路的七个晶体管可以是P型晶体管，或者可以是N型晶体管。像素电路中采用相同类型的晶体管可以简化工艺流程，减少显示基板的工艺难度，提高产品的良率。在一些可能的实现方式中，像素电路的七个晶体管可以包括P型晶体管和N型晶体管。

在一些示例性实施方式中，像素电路的七个晶体管可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(LTPS，Low Temperature Poly-Silicon)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(LTPS+Oxide)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。

在一些示例性实施方式中，如图2所示，显示基板可以包括：第一扫描线GL、数据线DL、第一电源线VDD、第二电源线VSS、发光控制线EML、第一初始信号线INIT1、第二初始信号线INIT2、第二扫描线RST1和第三扫描线RST2。在一些示例中，第一电源线VDD可以配置为向像素电路提供恒定的第一电压信号，第二电源线VSS可以配置为向像素电路提供恒定的第二电压信号，并且第一电压信号可以大于第二电压信号。第一扫描线GL可以配置为向像素电路提供扫描信号SCAN，数据线DL可以配置为向像素电路提供数据信号DATA，发光控制线EML可以配置为向像素电路提供发光控制信号EM，第二扫描线RST1可以配置为向像素电路提供第一复位控制信号RESET1，第三扫描线RST2可以配置为向像素电路提供第二复位控制信号RESET2。在一些示例中，第n行像素电路电连接的第二扫描线RST1可以与第n-1行像素电路的第一扫描线GL电连接，以被输入扫描信号SCAN(n-1)，即第一复位控制信号RESET1(n)与扫描信号SCAN(n-1)可以相同。第n行像素电路的第三扫描线RST2可以与第n行像素电路的第一扫描线GL电连接，以被输入扫描信号SCAN(n)，即第二复位控制信号RESET2(n)与扫描信号SCAN(n)可以相同。其中，n为大于0的整数。如此，可以减少显示基板的信号线，实现显示基板的窄边框设计。然而，本实施例对此并不限定。

在一些示例性实施方式中，第一初始信号线INIT1可以配置为向像素电路提供第一初始信号，第二初始信号线INIT2可以配置为向像素电路提供第二初始信号。例如，第一初始信号可以不同于第二初始信号。第一初始信号和第二初始信号可以为恒压信号，其大小例如可以介于第一电压信号和第二电压信号之间，但不限于此。在另一些示例中，第一初始信号与第二初始信号可以相同，可以仅设置第一初始信号线来提供第一初始信号。

在一些示例性实施方式中，如图2所示，第三晶体管T3的栅极与第一节点N1电连接，第三晶体管T3的第一极与第二节点N2电连接，第三晶体管T3的第二极与第三节点N3电连接。第三晶体管T3还可以称为驱动晶体管。第四晶体管T4的栅极与第一扫描线GL电连接，第四晶体管T4的第一极与数据线DL电连接，第四晶体管T4的第二极与第三晶体管T3的第一极电连接。第四晶体管T4还可以称为数据写入晶体管。第二晶体管T2的栅极与第一扫描线GL电连接，第二晶体管T2的第一极与第三晶体管T3的栅极电连接，第二晶体管T2的第二极与第三晶体管T3的第二极电连接。第二晶体管T2还可以称为阈值补偿晶体管。第五晶体管T5的栅极与发光控制线EML电连接，第五晶体管T5的第一极与第一电源线VDD电连接，第五晶体管T5的第二极与第三晶体管T3的第一极电连接。第六晶体管T6的栅极与发光控制线EML电连接，第六晶体管T6的第一极与第三晶体管T3的第二极电连接，第六晶体管T6的第二极与发光元件EL的阳极电连接。第五晶体管T5和第六晶体管T6还可以称为发光控制晶体管。第一晶体管T1与第三晶体管T3的栅极电连接，并配置为对第三晶体管T3的栅极进行复位，第七晶体管T7与发光元件EL的阳极电连接，并配置为对发光元件EL的阳极进行复位。第一晶体管T1的栅极与第二扫描线RST1电连接，第一晶体管T1的第一极与第一初始信号线INIT1电连接，第一晶体管T1的第二极与第三晶体管T3的栅极电连接。第七晶体管T7的栅极与第三扫描线RST2电连接，第七晶体管T7的第一极与第二初始信号线INIT2电连接，第七晶体管T7的第二极与发光元件EL的阳极电连接。第一晶体管T1和第七晶体管T7还可以称为复位控制晶体管。存储电容Cst的第一电容极板与第三晶体管T3的栅极电连接，存储电容Cst的第二电容极板与第一电源线VDD电连接。

在本示例中，第一节点N1为存储电容Cst、第一晶体管T1、第三晶体管T3和第二晶体管T2的连接点，第二节点N2为第五晶体管T5、第四晶体管T4和第三晶体管T3的连接点，第三节点N3为第三晶体管T3、第二晶体管T2和第六晶体管T6的连接点，第四节点N4为第六晶体管T6、第七晶体管T7和发光元件EL的连接点。

图3为图2所示的像素电路的工作时序图。下面参照图3以图2所示的像素电路包括的多个晶体管均为P型晶体管为例进行说明。其中，第三扫描线RST2提供的第二复位控制信号与第一扫描线GL提供的扫描信号可以相同。

在一些示例性实施方式中，在一帧显示时间段，像素电路的工作过程可以包括：第一阶段S1、第二阶段S2和第三阶段S3。

第一阶段S1，称为复位阶段。第二扫描线RST1提供的第一复位控制信号RESET1为低电平信号，使第一晶体管T1导通，第一初始信号线INIT1提供的第一初始信号被提供至第一节点N1，对第一节点N1进行初始化，清除存储电容Cst中原有数据电压。第一扫描线GL提供的扫描信号SCAN为高电平信号，发光控制线EML提供的发光控制信号EM为高电平信号，使第四晶体管T4、第二晶体管T2、第五晶体管T5、第六晶体管T6以及第七晶体管T7断开。此阶段发光元件EL不发光。

第二阶段S2，称为数据写入阶段或者阈值补偿阶段。第一扫描线GL提供的扫描信号SCAN为低电平信号，第二扫描线RST1提供的第一复位控制信号RESET1和发光控制线EML提供的发光控制信号EM均为高电平信号，数据线DL输出数据信号。此阶段由于存储电容Cst的第一电容极板为低电平，因此，第三晶体管T3导通。扫描信号SCAN为低电平信号，使第二晶体管T2、第四晶体管T4和第七晶体管T7导通。第二晶体管T2和第四晶体管T4导通，使得数据线DL输出的数据电压Vdata经过第二节点N2、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第一节点N1，并将数据线DL输出的数据电压Vdata与第三晶体管T3的阈值电压之差充入存储电容Cst，存储电容Cst的第一电容极板(即第一节点N1)的电压为Vdata-|Vth|，其中，Vdata为数据线DL输出的数据电压，Vth为第三晶体管T3的阈值电压。第七晶体管T7导通，使得第二初始信号线INIT2提供的第二初始信号提供至发光元件EL的阳极，对发光元件EL的阳极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保发光元件EL不发光。第二扫描线RST1提供的第一复位控制信号RESET1为高电平信号，使第一晶体管T1断开。发光控制信号线EML提供的发光控制信号EM为高电平信号，使第五晶体管T5和第六晶体管T6断开。

第三阶段S3，称为发光阶段。发光控制线EML提供的发光控制信号EM为低电平信号，第一扫描线GL提供的扫描信号SCAN和第二扫描线RST1提供的第一复位控制信号RESET1为高电平信号。发光控制线EML提供的发光控制信号EM为低电平信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的第一电压信号通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向发光元件EL的阳极提供驱动电压，驱动发光元件EL发光。

在像素电路的驱动过程中，流过第三晶体管T3的驱动电流由其栅极和第一极之间的电压差决定。由于第一节点N1的电压为Vdata-|Vth|，因而第三晶体管T3的驱动电流为：

I＝K×(Vgs-Vth)²＝K×[(Vdd-Vdata+|Vth|)-Vth]²＝K×[Vdd-Vdata]²。

其中，I为流过第三晶体管T3的驱动电流，也就是驱动发光元件EL的驱动电流，K为常数，Vgs为第三晶体管T3的栅极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vdata为数据线DL输出的数据电压，Vdd为第一电源线VDD输出的第一电压信号。

由上式中可以看到流经发光元件EL的电流与第三晶体管T3的阈值电压无关。因此，本实施例的像素电路可以较好地补偿第三晶体管T3的阈值电压。

图4为本公开至少一实施例的显示基板的局部示意图。在一些示例中，如图4所示，显示基板的第一显示区A1可以包括：过渡区域A1a和非过渡区域A1b。过渡区域A1a可以位于第二显示区A2外的至少一侧(例如，一侧；又如，四周，即包括上下两侧和左右两侧)。

在一些示例中，第二显示区A2可以包括阵列排布的多个第二发光元件14。过渡区域A1a可以包括阵列排布的多个第一像素电路11和多个第二像素电路12，还可以包括：多个第一发光元件。过渡区域A1a内的至少一个第一像素电路11可以与至少一个第一发光元件电连接，被配置为驱动第一发光元件发光。第一发光元件在衬底的正投影与所电连接的第一像素电路11在衬底的正投影可以至少部分交叠。至少一个第二像素电路12可以通过导电线L(例如，透明导电线)与第二显示区A2内设置的至少一个第二发光元件14电连接，被配置为驱动第二发光元件14发光。例如，导电线L的一端可以与第二像素电路12电连接，另一端可以与第二发光元件14电连接，导电线L可以从过渡区域A1a延伸至第二显示区A2。第二像素电路12在衬底的正投影与所电连接的第二发光元件14在衬底的正投影可以没有交叠。在本示例中，第二显示区A2中的每个第二发光元件14均可以通过至少一条导电线L与过渡区域A1a内的第二像素电路12电连接。通过将驱动第二发光元件14的第二像素电路12设置在过渡区域A1a，可以减少像素电路对光线的遮挡，从而增加第二显示区A2的光透过率。

在一些示例中，导电线L可以采用透明导电材料，例如，可以采用导电氧化物材料，比如，氧化铟锡(ITO)。然而，本实施例对此并不限定。

在一些示例中，如图4所示，非过渡区域A1b可以包括阵列排布的多个第一像素电路11和多个无效像素电路15，还可以包括多个第一发光元件。非过渡区域A1b内的至少一个第一像素电路11可以与至少一个第一发光元件电连接，第一发光元件在衬底的正投影与所电连接的第一像素电路11在衬底的正投影可以至少部分交叠。

在一些示例中，如图4所示，过渡区域A1a和非过渡区域A1b还可以包括：多个无效像素电路15。通过设置无效像素电路可以利于提高多个膜层的部件在刻蚀工艺中的均一性。例如，无效像素电路与其所在行或所在列的第一像素电路和第二像素电路的结构可以大致相同，只是其不与任何发光元件电连接。

在一些示例中，由于第一显示区A1不仅设置有与第一发光元件电连接的第一像素电路，还设置有与第二发光元件电连接的第二像素电路，因此，第一显示区A1的像素电路的数目可以大于第一发光元件的数目。在一些示例中，如图4所示，可以通过减小第一像素电路11在第一方向D1上的尺寸来获得设置新增像素电路(包括第二像素电路和无效像素电路)的区域。例如，像素电路在第一方向D1上的尺寸可以小于第一发光元件在第一方向D1上的尺寸。在本示例中，如图4所示，可以将原来的每a列像素电路通过沿第一方向D1压缩，从而新增一列像素电路的排布空间，且压缩前的a列像素电路和压缩后的a+1列像素电路所占用的空间可以是相同。其中，a可以为大于1的整数。在一些示例中，a可以等于4。然而，本实施例对此并不限定。例如，a可以等于2或3。

在另一些示例中，可以将原来的b行像素电路通过沿第二方向D2压缩，从而新增一行像素电路的排布空间，且压缩前的b行像素电路和压缩后的b+1行像素电路所占用的空间是相同。其中，b可以为大于1的整数。或者，可以通过减小第一像素电路在第一方向D1和第二方向D2上的尺寸来获得设置新增像素电路的区域。

在本公开实施例中，一行发光元件可以指与该行发光元件相连的像素电路均与同一条栅线(例如，扫描线)相连。一行像素电路可以指沿第一方向依次排布的多个像素电路，一行像素电路可以均与同一条栅线相连。然而，本实施例对此并不限定。

在一些示例中，如图1所示，周边区域BB可以包括：沿第一方向D1位于显示区域AA相对两侧的左边框区和右边框区，以及沿第二方向D2位于显示区域AA相对两侧的上边框区和下边框区。左边框区和右边框区内的结构可以大致相同，下述示例中以左边框区内的结构为例进行说明。

在一些示例中，下边框区可以包括：沿着远离显示区域AA的方向依次设置的扇出区、弯折区、驱动芯片区和绑定引脚区。扇出区连接到显示区域AA，可以包括多条数据引出线，多条数据引出线被配置为以扇出走线方式连接显示区域AA的数据线。弯折区可以连接到扇出区，可以包括设置有凹槽的复合绝缘层，被配置为使驱动芯片区和绑定引脚区弯折到显示区域AA的背面。驱动芯片区可以设置集成电路(IC，Integrated Circuit)，集成电路可以被配置为与多条数据扇出线连接。绑定引脚区可以包括绑定焊盘(Bonding Pad)，绑定焊盘可以被配置为与外部的柔性线路板(FPC，Flexible Printed Circuit)绑定连接。

在一些示例中，左边框区可以包括沿着远离显示区域AA的方向依次设置的电路区、电源线区、裂缝坝区和切割区。电路区可以连接到显示区域AA，可以至少包括栅极驱动电路、第一初始周边走线和第二初始周边走线。第一初始周边走线可以配置为传输第一初始信号，第二初始周边走线可以配置为传输第二初始信号。栅极驱动电路可以位于第二初始周边走线远离显示区域AA的一侧，第一初始周边走线可以位于第二初始周边走线靠近显示区域AA的一侧。第一初始周边走线和第二初始周边走线可以从左边框区延伸至下边框区，例如可以与绑定引脚区的绑定焊盘电连接，以分别接收第一初始信号和第二初始信号。栅极驱动电路可以与显示区域AA中的像素电路所连接的扫描线和发光控制线电连接。电源线区可以连接到电路区，可以至少包括边框电源引线，边框电源引线可以沿着平行于显示区域边缘的方向延伸，与显示区域AA中的发光元件的阴极电连接。裂缝坝区可以连接到电源线区，可以至少包括在复合绝缘层上设置的多个裂缝。切割区可以连接到裂缝坝区，可以至少包括在复合绝缘层上设置的切割槽，切割槽被配置为在显示基板的所有膜层制备完成后，切割设备分别沿着切割槽进行切割。

在一些示例中，第一初始周边走线和第二初始周边走线可以均为双层走线，第一初始周边走线可以包括叠设且相互电连接的第一初始子走线和第三初始子走线，第二初始周边走线可以包括叠设且相互电连接的第二初始子走线和第四初始子走线。然而，本实施例对此并不限定。例如，第一初始周边走线和第二初始周边走线可以为单层走线。

图5为图1中区域CC的电路结构层的局部放大示意图。图6A为图5中沿Q-Q’方向的局部剖面示意图。图6B为图5中沿R-R’方向的局部剖面示意图。

在一些示例中，如图5所示，第一显示区A1在第一方向D1上可以包括间隔排布的第一电路区A11和第二电路区A12。第一电路区A11可以设置多列第一像素电路(例如，三列第一像素电路)，第二电路区A12可以设置一列无效像素电路(例如，包括多个无效像素电路)或者可以设置包括无效像素电路和第二像素电路的一列像素电路。在下述示例中以第一显示区A1的第一电路区A11的第一像素电路为例进行示意和说明，而且下述示例中省略了周边区域的栅极驱动电路的膜层结构和制备过程。

在一些示例中，如图5、图6A和图6B所示，在垂直于显示基板的方向上，第一显示区A1的显示基板的电路结构层可以包括：依次设置在衬底100上的半导体层20、第一导电层21、第二导电层22、第三导电层23以及第四导电层24。半导体层20和第一导电层21之间可以设置第一绝缘层101，第一导电层21和第二导电层22之间可以设置第二绝缘层102，第二导电层22和第三导电层23之间可以设置第三绝缘层103，第三导电层23和第四导电层24之间可以设置第四绝缘层104和第五绝缘层105。在一些示例中，第一绝缘层101至第四绝缘层104可以均为无机绝缘层，第五绝缘层105可以为有机绝缘层。第一导电层21还可以称为第一栅金属层，第二导电层22还可以称为第二栅金属层，第三导电层23还可以称为第一源漏金属层，第四导电层24还可以称为第二源漏金属层。然而，本实施例对此并不限定。在另一些示例中，第三导电层23和第四导电层24之间可以仅设置第五绝缘层。

下面参照图5至图7G对显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在衬底基板上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。

在一些示例性实施方式中，显示基板的制备过程可以包括如下操作。

(1)、提供衬底。在一些示例中，衬底100可以为刚性基底或者柔性基底。例如，刚性基底可以为但不限于玻璃、石英中的一种或多种；柔性基底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。在一些示例中，柔性基底可以包括叠设的第一柔性材料层、第一无机材料层、第二柔性材料层和第二无机材料层，第一柔性材料层和第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料，第一无机材料层和第二无机材料层的材料可以采用硅氮化物(SiNx)或硅氧化物(SiOx)等，用于提高衬底的抗水氧能力。

(2)、形成半导体层。在一些示例中，在衬底100上沉积半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，第一显示区A1和周边区域BB形成半导体层20。在一些示例中，半导体层20的材料可以采用非晶硅(a-Si)、多晶硅(p-Si)、六噻吩或聚噻吩等材料。

图7A为图5中形成半导体层后的电路结构层的示意图。在一些示例中，如图7A所示，第一显示区A1的半导体层20可以至少包括：多个像素电路的多个晶体管的有源层(例如包括：第一像素电路的第一晶体管的第一有源层310、第二晶体管的第二有源层320、第三晶体管的第三有源层330、第四晶体管的第四有源层340、第五晶体管的第五有源层350、第六晶体管的第六有源层360和第七晶体管的第七有源层370)。一个第一像素电路的第一晶体管的第一有源层310至第七晶体管的第七有源层370可以为相互连接的一体结构。

在一些示例中，如图7A所示，第一像素电路的第一有源层310、第二有源层320和第四有源层340可以位于第一像素电路的第三有源层330的第二方向D2的一侧，第五有源层350、第六有源层360和第七有源层370可以位于第一像素电路的第三有源层330的第二方向D2的另一侧。

在一些示例中，如图7A所示，第一像素电路的第一有源层310的形状可以大致为倒U字型，第二有源层320、第五有源层350和第六有源层360的形状可以大致为L字型，第三有源层330的形状可以大致为n字型，第四有源层340和第七有源层370的形状可以大致为I字型。然而，本实施例对此并不限定。

在一些示例中，如图7A所示，第一像素电路的第一晶体管31的第一有源层310至第七晶体管37的第七有源层370可以各自包括：第一区、第二区以及位于第一区和第二区之间的沟道区。在一些示例中，有源层的第一区和第二区可以被解释为晶体管的源电极或漏电极。晶体管之间的有源层的部分可以被解释为掺杂有杂质的布线，可以用于电连接晶体管。沟道区可以不掺杂杂质，并具有半导体特性。位于沟道区两侧的第一区和第二区可以掺杂有杂质，并因此具有导电性。杂质可以根据晶体管的类型而变化。然而，本实施例对此并不限定。

在一些示例中，如图7A所示，第四有源层340的第一区340-1、第五有源层350的第一区350-1和第七有源层370的第一区370-1可以单独设置。第一有源层310的第二区310-2可以同时作为第二有源层320的第一区320-1。第二有源层320的第二区320-2可以同时作为第三有源层330的第二区330-2和第六有源层360的第一区360-1。第三有源层330的第一区330-1可以同时作为第四有源层340的第二区340-2和第五有源层350的第二区350-2。第六有源层360的第二区360-2可以同时作为第七有源层370的第二区370-2。

在一些示例中，如图7A所示，周边区域BB的半导体层20可以至少包括：多条第一静电传导线201。多条第一静电传导线201可以沿第二方向D2延伸，且沿第二方向D2依次排布。多条第一静电传导线201在第一方向D1上可以与第一显示区A1的像素电路相邻。

(3)、形成第一导电层。在一些示例中，在形成前述结构的衬底100上，依次沉积第一绝缘薄膜和第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成覆盖半导体层20的第一绝缘层101，以及设置在第一绝缘层101上的第一导电层21。

图7B为图5中形成第一导电层后的电路结构层的示意图。在一些示例中，如图7B所示，第一显示区A1的第一导电层21可以至少包括：多个像素电路的多个晶体管的栅极和存储电容的第一电容极板(例如，第一像素电路的多个晶体管的栅极和存储电容的第一电容极板381)、第一扫描线(例如，GL(n-1)、GL(n)以及GL(n+1))、发光控制线(例如，EML(n-1)和EML(n))、第二扫描线(例如，RST1(n-1)、RST1(n)以及RST1(n+1))。其中，n为正整数。第一扫描线、第二扫描线和发光控制线可以均为主体部分沿第一方向D1延伸的线形状。第一扫描线、第二扫描线和发光控制线的端部可以延伸至周边区域BB内。一行像素电路所电连接的第一扫描线可以位于该行像素电路所电连接的第二扫描线和发光控制线之间。在本示例中，一行像素电路电连接的第三扫描线即为下一行像素电路电连接的第二扫描线。

在一些示例中，如图7B所示，以第n行第一像素电路为例，第二扫描线RST1(n)与本行的第一像素电路的第一晶体管T1的第一有源层310的交叠区域可以作为第一晶体管T1的栅极。第一扫描线GL(n)与本行的第一像素电路的第二晶体管T2的第二有源层320的交叠区域可以作为第二晶体管T2的栅极。第一扫描线GL(n)与本行的第一像素电路的第四晶体管T4的第四有源层340的交叠区域可以作为第四晶体管T4的栅极。发光控制线EML(n)与本行的第一像素电路的第五晶体管T5的第五有源层350的交叠区域可以作为第五晶体管T5的栅极。发光控制线EML(n)与本行的第一像素电路的第六晶体管T6的第六有源层360的交叠区域可以作为第六晶体管T6的栅极。第二扫描线RST1(n+1)与本行的第一像素电路的第七晶体管T7的第七有源层370的交叠区域可以作为第七晶体管T7的栅极。

在一些示例中，如图7B所示，第一像素电路的存储电容的第一电容极板381的形状可以为矩形，矩形的角部可以设置倒角。第一电容极板381在衬底的正投影与第一像素电路的第三晶体管T3的第三有源层330在衬底的正投影存在交叠。第一像素电路的第一电容极板381可以同时作为存储电容的一个极板和第三晶体管T3的栅极。

在一些示例中，形成第一导电层21后，可以利用第一导电层21作为遮挡，对半导体层20进行导体化处理，被第一导电层21遮挡区域的半导体层20可以形成晶体管的沟道区域，未被第一导电层21遮挡区域的半导体层20可以被导体化，例如像素电路的七个晶体管的有源层的第一区和第二区均被导电化。

在一些示例中，如图7B所示，周边区域BB的第一导电层21可以至少包括：多个第一初始转接电极211和多个第二初始转接电极212。第一初始转接电极211和第二初始转接电极212在第二方向D2上可以间隔排布，且在第二方向D2上可以对齐设置。

在一些示例中，如图7B所示，第一扫描线和发光控制线的端部可以延伸至周边区域BB，第一静电传导线201在衬底的正投影与一条第一扫描线和一条发光控制线在衬底的正投影存在交叠。第一静电传导线201与一条第一扫描线(例如，GL(n))在衬底的正投影的交叠区域可以作为第一静电传导控制晶体管M1的沟道区，该条第一扫描线的与第一静电传导线201的交叠区域可以作为第一静电传导控制晶体管M1的栅极。第一静电传导线201与一条发光控制线(例如，EML(n))在衬底的正投影的交叠区域可以作为第二静电传导控制晶体管M2的沟道区，该条发光控制线的与第一静电传导线201在衬底的正投影的交叠区域可以作为第二静电传导控制晶体管M2的栅极。第一静电传导控制晶体管M1在第一方向D1上可以与第一显示区A1的像素电路的第二晶体管T2相邻，第二静电传导控制晶体管M2在第一方向D1上可以与第一显示区A1的像素电路的第六晶体管T6相邻。

(4)、形成第二导电层。在一些示例中，在形成前述结构的衬底100上，依次沉积第二绝缘薄膜和第二导电薄膜，通过图案化工艺对第二导电薄膜进行图案化，形成第二绝缘层102，以及设置在第二绝缘层102上的第二导电层22。

图7C为图5中形成第二导电层后的电路结构层的示意图。在一些示例中，如图7C所示，第一显示区A1的第二导电层22可以至少包括：多个像素电路的存储电容的第二电容极板(例如，第一像素电路的第二电容极板382)、多条第一初始信号线INIT1、以及多条第二初始信号线INIT2。第一初始信号线INIT1和第二初始信号线INIT2的形状可以为主体部分沿第一方向D1延伸的线形状。第一初始信号线INIT1在衬底的正投影可以位于发光控制线和第一扫描线在衬底的正投影之间，第二初始信号线INIT2在衬底的正投影可以位于发光控制线和第一扫描线在衬底的正投影之间。第一初始信号线INIT1和第二初始信号线INIT2的端部可以延伸至周边区域BB。第一像素电路的第二电容极板382在衬底的正投影与第一电容极板381在衬底的正投影可以存在交叠。第二电容极板382可以具有镂空结构，镂空结构在衬底的正投影可以位于第一电容极板381在衬底的正投影范围内。在一些示例中，一行像素电路中，相邻像素电路的存储电容的第二电容极板可以相互电连接，例如形成相互连接的一体结构。一体结构的第二电容极板可以复用为电源信号连接线，保证一行像素电路中的多个第二电容极板具有相同的电位，有利于提高显示基板的均一性，避免显示基板的显示不良，保证显示基板的显示效果。

在一些示例中，如图7C所示，周边区域BB的第二导电层22可以至少包括：多条扫描输出线221和多条发光控制输出线222。扫描输出线221可以被配置为连接第一扫描线与对应的栅极驱动电路的扫描信号输出端。发光控制输出线222可以被配置为连接发光控制线与对应的栅极驱动电路的发光控制信号输出端。一条扫描输出线211和一条发光控制输出线222在第二方向D2上相邻。然而，本实施例对此并不限定。例如，扫描输出线和发光控制输出线可以位于第一导电层。

在一些示例中，如图7C所示，第一初始信号线INIT1和第二初始信号线INT2的端部可以延伸至周边区域BB。第一初始信号线INIT1和第二初始信号线INIT2在衬底的正投影与第一静电传导线201在衬底的正投影可以没有交叠。第一静电传导线201沿第二方向D2的两个端部可以分别与第一初始信号线INIT1和第二初始信号线INIT2相邻。

(5)、形成第三绝缘层。在一些示例中，在形成前述图案的衬底100上沉积第三绝缘薄膜，通过图案化工艺对第三绝缘薄膜进行图案化，形成第三绝缘层103。第三绝缘层103可以开设有多个过孔，例如多个过孔可以分别暴露出半导体层20、第一导电层21和第二导电层22的表面。

图7D为图5中形成第三绝缘层后的电路结构层的示意图。在一些示例中，如图7D所示，第一显示区A1的第三绝缘层103可以开设多个过孔，例如可以包括：第一过孔V1至第十过孔V10。第一过孔V1至第六过孔V6内的第三绝缘层103、第二绝缘层102和第一绝缘层101被去掉，暴露出半导体层20的表面。第七过孔V7内的第三绝缘层103和第二绝缘层102被去掉，暴露出第一导电层21的表面。第八过孔V8至第十过孔V10内的第三绝缘层103被去掉，暴露出第二导电层22的表面。

在一些示例中，如图7D所示，周边区域BB的第三绝缘层103可以开设有多个过孔，例如可以包括第十一过孔V11至第二十六过孔V26。第十一过孔V11和第十二过孔V12内的第三绝缘层103、第二绝缘层102和第一绝缘层101被去掉，暴露出位于半导体层20的静电传导线201的表面。第十三过孔V13和第十六过孔V16内的第三绝缘层103和第二绝缘层102被去掉，暴露出位于第一导电层21的第二扫描线的表面。第十四过孔V14内的第三绝缘层103和第二绝缘层102被去掉，暴露出位于第一导电层21的第一扫描线的表面。第十五过孔V15内的第三绝缘层103和第二绝缘层102被去掉，暴露出位于第一导电层21的发光控制线的表面。第十七过孔V17和第十八过孔V18内的第三绝缘层103和第二绝缘层102被去掉，暴露出位于第一导电层21的第一初始转接电极211的表面。第十九过孔V19和第二十过孔V20内的第三绝缘层103和第二绝缘层102被去掉，暴露出位于第一导电层21的第二初始转接电极212的表面。第二十二过孔V22和第二十一过孔V21内的第三绝缘层103被去掉，暴露出位于第二导电层22的第一初始信号线INIT1的表面。第二十四过孔V24和第二十三过孔V23内的第三绝缘层103被去掉，暴露出位于第二导电层22的第二初始信号线INIT2的表面。第二十六过孔V26内的第三绝缘层103被去掉，暴露出位于第二导电层22的扫描输出线221的表面。第二十五过孔V25内的第三绝缘层103被去掉，暴露出位于第二导电层22的发光控制输出线222的表面。

(6)、形成第三导电层。在一些示例中，在形成前述图案的衬底100上沉积第三导电薄膜，通过图案化工艺对第三导电薄膜进行图案化，在第三绝缘层103上形成第三导电层23。

图7E为图5中形成第三导电层后的电路结构层的示意图。图7F为图7E中第三导电层的示意图。在一些示例中，如图7E和图7F所示，第一显示区A1的第三导电层23可以包括：多个像素连接电极(例如包括：第一像素连接电极231至第六像素连接电极236)。如图7D至图7F所示，第一像素连接电极231可以通过第一过孔V1与第一像素电路的第一晶体管T1的第一有源层310的第一区310-1电连接，还可以通过第八过孔V8与第一初始信号线INIT1电连接。第二像素连接电极232可以通过第二过孔V2与第一像素电路的第一晶体管T1的第一有源层310的第二区310-2电连接，还可以通过第七过孔V7与第一电容极板381电连接。第三像素连接电极233可以通过第三过孔V3与第一像素电路的第四晶体管T4的第四有源层340的第一区340-1电连接。第四像素连接电极234可以通过第四过孔V4与第一像素电路的第五晶体管T5的第五有源层350的第一区350-1电连接，还可以通过第九过孔V9与第二电容极板382电连接。第五像素连接电极235可以通过第五过孔V5与第一像素电路的第六晶体管T6的第六有源层360的第二区360-2电连接。第六像素连接电极236可以通过第六过孔V6与第一像素电路的第七晶体管T7的第七有源层370的第一区370-1电连接，还可以通过第十过孔V10与第二初始信号线INIT2电连接。

在一些示例中，如图7E和图7F所示，周边区域BB的第三导电层23可以包括：第一连接电极237、第二连接电极238、多个输出转接电极(例如包括第一输出转接电极251至第九输出转接电极259)、第一初始子走线261和第二初始子走线262。

在一些示例中，如图7D至图7F所示，第一初始子走线261和第二初始子走线262可以沿第二方向D2延伸，在第一方向D1上，第一初始子走线261可以位于第二初始子走线262靠近第一显示区A1的一侧。第一初始子走线261可以通过竖排设置的两个第十八过孔V18与第一初始转接电极211电连接。第二初始子走线262可以通过竖排设置的两个第二十过孔V20与第二初始转接电极212电连接。

在一些示例中，如图7D至图7F所示，第一输出转接电极251可以通过并排设置的两个第十三过孔V13与第二扫描线(例如RST1(n))电连接，还可以与上一行像素电路电连接的第一扫描线(例如，GL(n-1))电连接。第二输出转接电极252可以通过竖排设置的两个第二十二过孔V22与第一初始信号线INIT1电连接。第三输出转接电极253可以通过竖排设置的两个第十四过孔V14与第一扫描线(例如GL(n))电连接，还可以通过并排设置的两个第十六过孔V16与下一行像素电路电连接的第二扫描线(例如RST1(n+1))电连接。第四输出转接电极254可以通过竖排设置的两个第十五过孔V15与发光控制线(例如EML(n))电连接。第五输出转接电极255可以通过竖排设置的两个第二十四过孔V24与第二初始信号线INIT2电连接。第六输出转接电极256可以通过竖排设置的两个第十七过孔V17与第一初始转接电极211电连接。第七输出转接电极257可以通过竖排设置的两个第二十六过孔V26与扫描输出连接线221电连接。第八输出转接电极258可以通过竖排设置的两个第二十五过孔V25与发光控制输出连接线222电连接。第九输出转接电极259可以通过竖排设置的两个第十九过孔V19与第二初始转接电极212电连接。

在本公开中，并排设置表示沿第一方向D1排布，竖排设置表示沿第二方向D2排布。

在一些示例中，如图7D至图7F所示，第一连接电极237可以通过第十一过孔V11与第一静电传导线201的一端电连接，还可以通过第二十一过孔V21与第一初始信号线INIT1电连接。第二连接电极238可以通过第十二过孔V12与第一静电传导线201的另一端电连接，还可以通过第二十三过孔V23与第二初始信号线INIT2电连接。在本示例中，第一静电传导控制晶体管M1的第一极可以与第一初始信号线INIT1电连接，第二极可以与第二静电传导控制晶体管M2的第一极电连接，第二静电传导控制晶体管M2的第二极可以与第二初始信号线INIT2电连接。在第一静电传导控制晶体管M1和第二静电传导控制晶体管M2同时导通时，第一初始信号线INIT1和第二初始信号线INIT2可以连通；在第一静电传导控制晶体管M1和第二静电传导控制晶体管M2中至少一个断开时，第一初始信号线INIT1和第二初始信号线INIT2断开。

在一些实现方式中，在制备第三导电层之前，第一导电层和第二导电层的长导线由于没有转接其他信号走线的途径，容易积累静电。在第一导电层和第二导电层通过第三导电层与晶体管的有源层连接时，由于有源层形成沟道处的阻值存在小电阻到大电阻的变化，静电容易在阻值变化处释放，导致击伤晶体管。在本示例中，通过在周边区域设置第一静电传导线，并与第一扫描线和发光控制线形成第一静电传导控制晶体管M1和第二静电传导控制晶体管M2，来控制形成静电消耗回路。在一些示例中，在第一扫描线和发光控制线没有静电积累时，第一静电传导控制晶体管M1和第二静电传导控制晶体管M2均断开，第一初始信号线INIT1和第二初始信号线INIT2断开。在第一扫描线和发光控制线存在静电积累时，第一静电传导控制晶体管M1和第二静电传导控制晶体管M2导通，第一初始信号线INIT1和第二初始信号线INIT2连通，可以形成静电消耗回路，使得静电不容易聚集在初始信号线的尖端，而是在静电消耗回路中被消耗，从而避免第二导电层的长导线聚集的静电通过第三导电层传导至半导体层烧伤晶体管。

在本示例中，在制备第四导电层之前产生的静电可以通过第一静电传导控制晶体管M1和第二静电传导控制晶体管M2形成的静电消耗回路进行消耗。在制备工艺完成之后的正常显示过程中，根据像素电路的工作时序可知，第一扫描线提供的扫描信号和发光控制线提供的发光控制信号不同时为低电平，因此，第一静电传导控制晶体管M1和第二静电传导控制晶体管M2在正常显示过程中不会同时导通。在正常显示过程中，第一初始信号线INIT1和第二初始信号线INIT2不会连通造成短路，从而可以确保正常显示功能。

(7)、形成第四绝缘层和第五绝缘层。在一些示例中，在形成前述图案的衬底100上沉积第四绝缘薄膜，形成第四绝缘层104；随后，涂覆第五绝缘薄膜，并通过图案化工艺对第五绝缘薄膜进行图案化，形成第五绝缘层105。在一些示例中，可以在第五绝缘层105形成过孔或凹槽之后，再对第四绝缘层104进行刻蚀，形成第四绝缘层104开设的过孔或凹槽，以暴露出第三导电层23的表面。

图7G为图5中形成第五绝缘层后的电路结构层的示意图。在一些示例中，如图7G所示，第一显示区A1的第五绝缘层105可以开设有多个过孔，例如可以包括第三十一过孔V31至第三十三过孔V33。第三十一过孔V31内的第五绝缘层105和第四绝缘层104被去掉，暴露出位于第三导电层23的第三像素连接电极233的表面。第三十二过孔V32内的第五绝缘层105和第四绝缘层104被去掉，暴露出位于第三导电层23的第四像素连接电极234的表面。第三十三过孔V33内的第五绝缘层105和第四绝缘层104被去掉，暴露出位于第三导电层23的第五像素连接电极235的表面。

在一些示例中，如图7G所示，周边区域BB的第五绝缘层105可以开设有多个过孔和多个凹槽，例如可以包括第三十四过孔V34至第四十一过孔V41以及第一凹槽V42和第二凹槽V43。第三十四过孔V34至第四十一过孔V41内的第五绝缘层105和第四绝缘层104被去掉，暴露出位于第三导电层23的输出转接电极的表面。第一凹槽V42内的第五绝缘层105和第四绝缘层104被去掉，暴露出位于第三导电层23的第一初始子走线261的表面。第二凹槽V43内的第五绝缘层105和第四绝缘层104被去掉，暴露出位于第三导电层23的第二初始子走线262的表面。

(8)、形成第四导电层。在一些示例中，在形成前述图案的衬底100上沉积第四导电薄膜，通过图案化工艺对第四导电薄膜进行图案化，形成第四导电层24。

在一些示例中，如图5所示，第一显示区A1的第四导电层24可以包括：多个阳极连接电极(例如第一阳极连接电极241)、多条第一电源线242和多条数据线243。第一电源线242和数据线243可以均沿第二方向D2延伸，且在第一方向D1上可以相邻。第一阳极连接电极241可以通过第三十三过孔V33与第五像素连接电极235电连接，从而实现与第一像素电路的第六晶体管的第二极电连接。数据线243可以通过第三十一过孔V31与第三像素连接电极233电连接，从而实现与第一像素电路的第四晶体管的第一极电连接。第一电源线242可以通过第三十二过孔V32与第四像素连接电极234电连接，从而实现与第一像素电路的第五晶体管的第一极和存储电容的第二电容极板电连接。例如，第一电源线242可以沿第二方向D2延伸至下边框区，并与下边框区设置的周边电源走线电连接，以配置为传输第一电压信号。

在一些示例中，如图5所示，周边区域BB的第四导电层24可以包括：第三初始子走线263、第四初始子走线264、多条输出转接线(例如包括第一输出转接线271至第四输出转接线274)。第三初始子走线263和第四初始子走线264可以沿第二方向D2延伸，在第一方向D1上，第三初始子走线263可以位于第四初始子走线264靠近第一显示区A1的一侧。第三初始子走线263在衬底的正投影与第一初始子走线261在衬底的正投影可以存在交叠。第三初始子走线263可以通过第一凹槽V42与第一初始子走线261电连接。第四初始子走线264在衬底的正投影与第二初始子走线262在衬底的正投影可以存在交叠。第四初始子走线264可以通过第二凹槽V43与第二初始子走线262电连接。在本示例中，第一初始周边走线可以为双层走线，包括第一初始子走线261和第三初始子走线263；第二初始周边走线可以为双层走线，包括第二初始子走线262和第四初始子走线264。

在一些示例中，如图7F、图7G和图5所示，第一输出转接线271可以通过第三十四过孔V34与第二输出转接电极252电连接，还可以通过第三十八过孔V38与第六输出转接电极256电连接，实现第一初始信号线INIT1与第一初始周边走线电连接。第二输出转接线272可以通过第三十五过孔V35与第三输出转接电极253电连接，还可以通过第三十九过孔V39与第七输出转接电极257电连接，从而实现扫描输出线与第一扫描线(例如GL(n))和第二扫描线(例如RST1(n+1))电连接。第三输出转接线273可以通过第三十六过孔V36与第四输出转接电极254电连接，还可以通过第四十过孔V40与第八输出转接电极258电连接，从而实现发光控制输出线与发光控制线(例如，EML(n))电连接。第四输出转接线274可以通过第三十七过孔V37与第五输出转接电极255电连接，还可以通过第四十一过孔V41与第九输出转接电极259电连接，从而实现第二初始信号线INIT2与第二初始周边走线电连接。然而，本实施例对此并不限定。在另一些示例中，第一输出转接线至第四输出转接线可以设置在第三导电层。

至此，制备完成显示基板的电路结构层。此时，第二显示区A2可以包括衬底100以及叠设在衬底100上的第一绝缘层101、第二绝缘层102、第三绝缘层103、第四绝缘层104以及第五绝缘层105。在一些示例中，第一显示区A1的第二电路区A12的第二像素电路和无效像素电路的膜层结构可以与第一像素电路的膜层结构类似，故于此不再赘述。

(9)、依次形成至少一个透明导电层以及发光结构层，发光结构层可以包括：阳极层、像素定义层、有机发光层以及阴极层。

在一些示例性实施方式中，以一个透明导电层为例进行说明。在形成前述图案的衬底上涂覆第一平坦薄膜，通过图案化工艺对第一平坦薄膜进行图案化，形成第一平坦层。在在形成前述图案的衬底上沉积透明导电薄膜，通过图案化工艺对透明导电薄膜进行图案化，形成透明导电层。透明导电层可以包括：电连接第一显示区的第二像素电路和第二显示区的第二发光元件的多条透明导电线。随后，在形成前述图案的衬底基板上涂覆第二平坦薄膜，通过图案化工艺对第二平坦薄膜进行图案化，形成第二平坦层。随后，在形成前述图案的衬底基板上沉积阳极薄膜，通过图案化工艺对阳极薄膜进行图案化，形成阳极层。随后，在形成前述图案的衬底基底上涂覆像素定义薄膜，通过掩膜、曝光和显影工艺形成像素定义层。像素定义层形成有暴露出阳极层的多个像素开口。随后，在前述形成的像素开口内形成有机发光层，有机发光层与阳极连接。随后，沉积阴极薄膜，通过图案化工艺对阴极薄膜进行图案化，形成阴极层，阴极层分别与有机发光层和第二电源线电连接。在一些示例中，在阴极层上形成封装结构层，封装结构层可以包括无机材料/有机材料/无机材料的叠层结构。在另一些示例中，可以设置多个透明导电层(例如，三个透明导电层)，多条透明导电线可以排布在多个透明导电层中。相邻透明导电层之间可以设置至少一个平坦层。

在一些示例性实施方式中，第一导电层21、第二导电层22、第三导电层23和第四导电层24可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。第一绝缘层101、第二绝缘层102、第三绝缘层103和第四绝缘层104可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。第一绝缘层101和第二绝缘层102可以称之为栅绝缘(GI)层，第三绝缘层103可以称之为层间绝缘(ILD)层，第四绝缘层104可以称之为钝化层。第五绝缘层105、第一平坦层和第二平坦层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等有机材料。像素定义层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等有机材料。阳极层可以采用金属等反射材料，阴极层可以采用透明导电材料。然而，本实施例对此并不限定。

本实施例的显示基板的结构及其制备过程仅仅是一种示例性说明。在一些示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺。本示例性实施例的制备工艺可以利用目前成熟的制备设备即可实现，可以很好地与已有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。

本实施例提供的显示基板，在周边区域设置第一静电传导线，且第一静电传导线位于半导体层，无需增加额外制备步骤。第一静电传导线可以与第一扫描线和发光控制线配合来形成静电传导控制晶体管，无需占用显示基板的原有布线空间，可以利用原有走线形成静电消耗回路，只在存在静电时进行静电消耗，从而可以降低显示区域的静电释放不良的发生率，可以提高显示基板的产品良率，而且不会影响显示基板的正常显示。

图8A为图1中区域CC的电路结构层的另一局部放大示意图。图8B为图8A中形成半导体层后的电路结构层的示意图。图8C为图8A中形成第一导电层后的电路结构层的示意图。图8D为图8A中形成第二导电层后的电路结构层的示意图。图8E为图8A中形成第三绝缘层后的电路结构层的示意图。图8F为图8A中形成第三导电层后的电路结构层的示意图。

在一些示例中，如图8A和图8B所示，周边区域BB的半导体层20可以至少包括：第二静电传导线202和第三静电传导线203。第二静电传导线202和第三静电传导线203均沿第二方向D2延伸，在第一方向D1上，第二静电传导线202位于第三静电传导线203远离第一显示区A1的一侧。

在一些示例中，如图8C所示，第一扫描线、第二扫描线和发光控制线的端部可以延伸至周边区域BB。第二静电传导线202在衬底的正投影可以与至少一条第一扫描线、至少一条第二扫描线和至少一条发光控制线在衬底的正投影存在交叠。第三静电传导线203在衬底的正投影可以与至少一条第一扫描线、至少一条第二扫描线和至少一条发光控制线在衬底的正投影存在交叠。第二静电传导线202与一条第二扫描线(例如RST1(n))在衬底的正投影的交叠区域可以作为第三静电传导控制晶体管M3的沟道区，该条第二扫描线的与第二静电传导线202的交叠区域可以作为第三静电传导控制晶体管M3的栅极。第二静电传导线202与一条第一扫描线(例如GL(n))在衬底的正投影的交叠区域可以作为第四静电传导控制晶体管M4的沟道区，该条第一扫描线的与第二静电传导线202的交叠区域可以作为第四静电传导控制晶体管M4的栅极。第二静电传导线202与一条发光控制线(例如EML(n))在衬底的正投影的交叠区域可以作为第五静电传导控制晶体管M5的沟道区，该条发光控制线的与第二静电传导线202的交叠区域可以作为第五静电传导控制晶体管M5的栅极。同理，第三静电传导线203可以与一条第二扫描线(例如RST1(n))交叠形成第六静电传导控制晶体管M6的沟道区；第三静电传导线203可以与一条第一扫描线(例如GL(n))交叠形成第七静电传导控制晶体管M7的沟道区；第三静电传导线203可以与一条发光控制线(例如EML(n))交叠形成第八静电传导控制晶体管M8的沟道区。

在一些示例中，如图8D所示，位于第二导电层的第一初始信号线INIT1和第二初始信号线INIT2可以延伸至周边区域BB。第二静电传导线202在衬底的正投影与第一初始信号线INIT1和第二初始信号线INIT2在衬底的正投影可以存在交叠，第三静电传导线203在衬底的正投影与第一初始信号线INIT1和第二初始信号线INIT2在衬底的正投影可以存在交叠。

在一些示例中，如图8E所示，周边区域BB的第三绝缘层可以开设有多个过孔，例如可以包括第二十七过孔V27至第二十九过孔V29。第二十七过孔V27内的第三绝缘层、第二绝缘层和第一绝缘层被去掉，暴露出位于半导体层20的第三静电传导线203的表面。第二十八过孔V28内的第三绝缘层、第二绝缘层和第一绝缘层被去掉，暴露出位于半导体层20的第二静电传导线202的表面。第二十九过孔V29内的第三绝缘层被去掉，暴露出位于第二导电层22的第一初始信号线INIT1的表面。

在一些示例中，如图8E和图8F所示，周边区域BB的第三导电层可以包括：第三连接电极239和第四连接电极240。第三连接电极239可以通过第二十八过孔V28与第二静电传导线202电连接，还可以通过第二十九过孔V29与第一初始信号线INIT1电连接。在本示例中，至少两条第一初始信号线INIT1可以与第二静电传导线202电连接。相邻两条第一初始信号线INIT1之间连接的第二静电传导线202可以形成三个静电传导控制晶体管(即M3至M5)。在显示基板的制备过程中，在第一扫描线(例如，GL(n))、第二扫描线(例如，RST1(n))和发光控制线(例如，EML(n))积累了相同静电，使得第三静电传导控制晶体管M3至第五静电传导控制晶体管M5同时导通时，可以连通至少两条第二初始信号线，从而形成静电消耗回路以消耗静电。在正常显示过程中，由于第一扫描线、第二扫描线和发光控制线传输的信号存在差异，第三静电传导控制晶体管M3至第五静电传导控制晶体管M5不会同时导通，因此至少两条第一初始信号线不会连通。另外，多条第一初始信号线INIT1传输同种信号，即使相互连通也不会影响显示。

在一些示例中，如图8E和图8F所示，第一显示区A1的第三导电层的第六像素连接电极236可以通过第六过孔V6与第七晶体管的第七有源层的第一区电连接，还可以通过第十过孔V10与第二初始信号线INIT2电连接。第四连接电极240可以通过第二十七过孔V27与第三静电传导线203电连接。第六像素连接电极236和第四连接电极240可以为一体结构。在本示例中，至少两条第二初始信号线INIT2可以与第三静电传导线203电连接。相邻两条第二初始信号线INIT2之间连接的第三静电传导线203形成有三个静电传导控制晶体管(即M6至M8)。在显示基板的制备过程中，在第一扫描线(例如，GL(n))、第二扫描线(例如，RST1(n))和发光控制线(例如，EML(n))积累了相同静电，使得第六静电传导控制晶体管M6至第八静电传导控制晶体管M8同时导通时，可以连通至少两条第二初始信号线，从而形成静电消耗回路以消耗静电。在正常显示过程中，由于第一扫描线、第二扫描线和发光控制线传输的信号存在差异，第六静电传导控制晶体管M6至第八静电传导控制晶体管M8不会同时导通，因此至少两条第二初始信号线不会连通。另外，多条第二初始信号线INIT2传输同种信号，即使相互连通也不会影响显示。

关于本实施例的显示基板的其余膜层结构可以参照前述实施例的说明，故于此不再赘述。

图9A为图1中区域CC的电路结构层的另一局部放大示意图。图9B为图9A中形成第三导电层后的电路结构层的示意图。图9C为图9B中第三导电层的示意图。

在一些示例中，如图9A至图9C所示，周边区域BB的第三导电层可以包括：第四静电传导线204和第五静电传导线205。第四静电传导线204和第五静电传导线205可以沿第二方向D2延伸，第五静电传导线205在第一方向D1上可以位于第四静电传导线204靠近第一显示区A1的一侧。一条第四静电传导线204可以连接相邻第二输出转接电极252，从而实现电连接相邻第一初始信号线INIT1。多条第四静电传导线204与多个第二输出转接电极252可以为一体结构。一条第五静电传导线205可以电连接相邻第六像素连接电极236，从而实现相邻第二初始信号线INIT2的电连接。多条第五静电传导线205与多个第六像素连接电极236可以为一体结构。

在本示例中，通过第四静电传导线204可以电连接至少两条第一初始信号线INIT1，形成静电消耗回路；通过第五静电传导线205可以电连接至少两条第二初始信号线INIT2，形成静电消耗回路。如此一来，第一初始信号线和第二初始信号线积累的静电不会在走线尖端聚集，可以通过静电消耗回路进行消耗，从而消耗工艺制备过程中产生的静电，有效降低显示区域的ESD风险。

关于本实施例的显示基板的其余膜层结构可以参照前述实施例的说明，故于此不再赘述。

在另一些示例中，上述实施例可以相互组合。例如，显示基板的周边区域可以至少设置第一静电传导线至第五静电传导线中的至少两种。比如，显示基板的左边框区可以设置第一静电传导线，右边框区可以设置第二静电传导线和第三静电传导线；或者，左边框区可以设置第二静电传导线和第三静电传导线，右边框区可以设置第四静电传导线和第五静电传导线。然而，本实施例对此并不限定。

图10为本公开至少一实施例的显示基板的局部剖面示意图。在一些示例中，如图10所示，在垂直于显示基板的方向上，第一显示区A1可以包括：衬底100、以及依次设置在衬底100上的电路结构层200、三个透明导电层(例如，第一透明导电层31、第二透明导电层32和第三透明导电层33)、发光结构层400和封装结构层500。电路结构层200可以包括依次设置在衬底100上的半导体层20、第一绝缘层101、第一导电层21、第二绝缘层102、第二导电层22、第三绝缘层103、第三导电层23、第四绝缘层104、第五绝缘层105以及第四导电层24。第一透明导电层31和电路结构层200之间设置有第六绝缘层106，第一透明导电层31和第二透明导电层32之间设置有第七绝缘层107，第二透明导电层32和第三透明导电层33之间设置有第八绝缘层108。第三透明导电层33和发光结构层400之间设置有第九绝缘层109。第二显示区A2可以包括：衬底100、以及依次设置在衬底100上的第一绝缘层101至第六绝缘层106、第一透明导电层31、第七绝缘层107、第二透明导电层32、第八绝缘层108、第三透明导电层33、第九绝缘层109、发光结构层400和封装结构层500。在一些示例中，第一绝缘层101至第四绝缘层104可以为无机绝缘层，第五绝缘层105至第九绝缘层109可以为有机绝缘层，例如可以称为平坦层。

在一些示例中，第一透明导电层31可以包括位于第一显示区A1的第二阳极连接电极、多条第一导电线。第一导电线可以从第一显示区A1延伸至第二显示区A2，以便电连接第二像素电路和第二发光元件。第一显示区A1的第二阳极连接电极可以与第四导电层的第一阳极连接电极电连接。第二透明导电层32可以包括多个第三阳极连接电极、以及多条第二导电线。第一显示区A1的第三阳极连接电极可以与第二阳极连接电极电连接。第二显示区A2的第三阳极连接电极可以与第一导电线电连接。第三透明导电层33可以包括多个第四阳极连接电极和多条第三导电线。第一显示区A1的第四阳极连接电极可以与第三阳极连接电极电连接。第二显示区A2的第四阳极连接电极可以与第二导电线电连接。发光结构层400可以包括：阳极层41(例如，第一发光元件的阳极41a、第二发光元件的阳极41b)、有机发光层42(例如，第一发光元件的有机发光层42a、第二发光元件的有机发光层42b)、阴极层43和像素定义层44。第一发光元件的阳极41a可以与第三透明导电层33的第四阳极连接电极电连接。第二发光元件的阳极41b可以与第三透明导电层33的第三导电线或第二显示区A2的第四阳极连接电极电连接。

在一些示例中，如图10所示，由于第二显示区A2为透光区域，第二显示区A2内除了阳极层之外，其余位置均可透光。而且，阳极层具有平坦表面。第二显示区A2自发光的光线和外界光线(如图10中虚线所示)经折射和反射会到达衬底100与空气的界面。在衬底100与空气的界面，光线会发生全反射，全反射的光线(如图10中点划线所示)会达到第一显示区A1，造成第一显示区A1的部分子像素产生光漏电而引起对应位置的子像素发暗，形成进行性暗环。

在一些示例性实施方式中，第二发光元件的阳极可以具有底部和从底部向远离衬底一侧延伸的侧壁。在本示例中，第二发光元件的阳极可以为凹槽形状，从而通过阳极的侧壁对第二发光元件的出射光线进行反射，减少向非显示侧的折射光线，改善进行性暗环问题。第一发光元件的阳极的形状可以与第二发光元件的阳极的形状类似，或者，第一发光元件的阳极可以具有平坦表面。本实施例对此并不限定。

在一些示例性实施方式中，位于发光结构层和电路结构层之间的至少一个第一有机绝缘层可以具有至少一个第一阳极凹槽。第二发光元件的阳极在衬底的正投影可以覆盖第一有机绝缘层的第一阳极凹槽在衬底的正投影。像素定义层可以位于阳极层远离衬底一侧，且开设有暴露出第二发光元件的阳极的表面的像素开口。第一有机绝缘层的第一阳极凹槽在衬底的正投影覆盖所述像素开口在所述衬底的正投影。在一些示例中，第一有机绝缘层可以包括第五绝缘层至第九绝缘层中的至少之一。在本示例中，可以利用第一有机绝缘层形成的第一阳极凹槽来使得第二发光元件的阳极具有凹槽形状。

下面以第一有机绝缘层为第九绝缘层为例进行说明。图11A为本公开至少一实施例的显示基板的局部俯视示意图。图11B为图11A中形成第九绝缘层后的显示基板的示意图。图11C为图11A中形成阳极层后的显示基板的示意图。图12为图11A中沿P-P’方向的局部剖面示意图。

在一些示例中，如图11A所示，第一显示区A1的第一发光元件可以包括：出射第一颜色光的第一发光元件11a、出射第二颜色光的第一发光元件11b、出射第三颜色光的第一发光元件11c和11d。出射第一颜色光的第一发光元件11a和出射第二颜色光的第一发光元件11b可以沿第一方向D1间隔排布为一行，在第二方向D2上可以间隔排布为一列。出射第三颜色光的第一发光元件11c和11d可以沿第一方向D1间隔排布为一行，在第二方向D2上可以间隔排布为一列。一行出射第三颜色光的第一发光元件11c和11d在第二方向D2上位于两行出射第一颜色光的第一发光元件11a和出射第二颜色光的第一发光元件11b之间。一列出射第三颜色光的第一发光元件11c和11d在第一方向D2上位于两列出射第一颜色光的第一发光元件11a和出射第二颜色光的第一发光元件11b之间。在一些示例中，第一发光元件11a、11b、11c和11d的发光区域可以为大小不同的矩形，例如圆角矩形。在一些示例中，第一颜色光可以为蓝光，第二颜色光可以为红光，第三颜色光可以为绿光。然而，本实施例对此并不限定。

在一些示例中，如图11A所示，第二显示区A2的第二发光元件可以包括：出射第一颜色光的第二发光元件12a、出射第二颜色光的第二发光元件12b、出射第三颜色光的第二发光元件12c和12d。关于第二发光元件的排布方式与第一发光元件的排布方式相同，故于此不再赘述。第二发光元件12a、12c和12d的发光区域可以为大小不同的圆形或椭圆形，第二发光元件12b的发光区域可以为水滴形。然而，本实施例对此并不限定。

在一些示例中，以出射第一颜色光的第一发光元件11a和出射第一颜色光的第二发光元件12a为例进行说明。如图11B和图12所示，第一显示区A1的第九绝缘层109可以开设有第一阳极过孔K1，第一阳极过孔K1内的第九绝缘层109可以被去掉，暴露出第四阳极连接电极。第二显示区A2的第九绝缘层109可以开设有第二阳极过孔K2和第一阳极凹槽K3。出射第一颜色光的第二发光元件12a对应的第二阳极过孔K2和第一阳极凹槽K3可以连通。出射第三颜色光的第二发光元件对应的第二阳极过孔和第一阳极凹槽可以不连通。第二阳极过孔K2内的第九绝缘层109可以被去掉，暴露出第三透明导电层的表面。第一阳极凹槽K3内的第九绝缘层109可以全部被去掉，暴露出第八绝缘层108的表面，或者，可以部分被去掉。第一阳极凹槽K3的底面可以为平坦表面，使得形成在第一阳极凹槽K3内的阳极可以保持平坦。然而，本实施例对此并不限定。

在一些示例中，第一阳极凹槽K3的侧面与衬底所在平面之间的夹角为a。例如，a可以大于或等于30度。通过增加a的大小，可以增加光线反光，最大程度减小到达显示基板非显示侧的光线。

在一些示例中，如图11C所示，第一显示区A1的阳极层可以至少包括：第一发光元件11a的阳极111。第一发光元件11a的阳极111可以通过第一阳极过孔K1与第三透明导电层的第四阳极连接电极电连接。第二显示区A2的阳极层可以至少包括：第二发光元件12a的阳极121。第二发光元件12a的阳极121可以通过第二阳极过孔K2与位于第三透明导电层的第四阳极连接电极或者第三透明导电线电连接。第二发光元件12a的阳极121在衬底的正投影可以覆盖第二阳极过孔K2和第一阳极凹槽K3在衬底的正投影。

在一些示例中，如图11A所示，第一显示区A1的像素定义层开设有第一像素开口OP1，第一像素开口OP1内的像素定义层被去掉，暴露出阳极111的表面。第二显示区A2的像素定义层开设有第二像素开口OP2，第二像素开口OP2内的像素定义层被去掉，暴露出阳极121的表面。第二像素开口OP2在衬底的正投影可以位于第一阳极凹槽K3在衬底的正投影范围内。

在一些示例中，如图12所示，第二发光元件12a的阳极121可以形成凹槽形状，使得第二发光元件12a的出射光线在遇到阳极121的侧壁挡光后，不会向显示基板的衬底折射，而是被反射到显示侧，从而避免影响第一显示区的电路结构层的晶体管特性，可以改善进行性暗环。

本示例的显示基板，无需增加工艺步骤，不会增加成本，而且，通过在阳极下方的第一有机绝缘层设置凹槽，不会影响第二显示区的整体透过率，不会影响正常光线透过。在减少非显示侧的光线传播的同时，可以增加显示侧的出光量，从而可以增加第二显示区的发光效率和亮度。

图13为本公开至少一实施例的第二显示区的另一局部剖面示意图。在一些示例中，如图13所示，发光结构层的阳极层位于像素定义层44远离衬底100的一侧。例如，第二发光元件12a的阳极121可以位于像素定义层44形成的像素开口内，且第二发光元件12a的阳极121在衬底100的正投影可以覆盖像素开口在衬底100的正投影，使得阳极121可以具有凹槽形状。阳极121覆盖像素开口侧面的侧壁可以作为反射层，用来反射第二发光元件12a出射的光线，使得出射光线被反射到显示侧，而不会被折射到非显示侧，从而改善进行性暗环。在减少非显示侧的光线传播的同时，可以增加显示侧的出光量，从而可以增加第二显示区的发光效率和亮度。关于本实施例的显示基板的其余结构可以参照前述实施例的说明，故于此不再赘述。

图14A为本公开至少一实施例的显示基板的局部俯视示意图。图14B为图14A中形成第九绝缘层后的显示基板的示意图。图14C为图14A中形成阳极层后的显示基板的示意图。在本示例中，第一有机绝缘层可以为第九绝缘层。

在一些示例中，以出射第一颜色光的第一发光元件11a和出射第一颜色光的第二发光元件12a为例进行说明。如图14B所示，第一显示区A1的第九绝缘层可以开设有第一阳极过孔K1。第一阳极过孔K1内的第九绝缘层可以被去掉，暴露出第四阳极连接电极。第二显示区A2的第九绝缘层可以开设有第二阳极过孔K2和环形槽K4。第二发光元件对应的第二阳极过孔K2和环形槽K4可以不连通。第二阳极过孔K2内的第九绝缘层可以被去掉，暴露出第三透明导电层的表面。环形槽K4内的第九绝缘层可以全部被去掉，暴露出第八绝缘层的表面，或者，可以部分被去掉。

在一些示例中，第二显示区A2的第九绝缘层还可以开设多个辅助孔K5。多个辅助孔K5可以位于环形槽K4内。例如，多个辅助孔K5可以均匀排布在环形槽K4内。本示例对于环形槽K4内的辅助孔K5的数目并不限定。

在一些示例中，如图14C所示，第一显示区A1的阳极层可以至少包括：第一发光元件11a的阳极111。第一发光元件11a的阳极111可以通过第一阳极过孔K1与第三透明导电层的第四阳极连接电极电连接。第二显示区A2的阳极层可以至少包括：第二发光元件12a的阳极121。第二发光元件12a的阳极121可以通过第二阳极过孔K2与位于第三透明导电层的第四阳极连接电极或者第三透明导电线电连接。第二发光元件12a的阳极121在衬底的正投影可以覆盖第二阳极过孔K2、环形槽K4和位于环形槽K4内的多个辅助孔K5在衬底的正投影。

在一些示例中，如图14A所示，第一显示区A1的像素定义层开设有第一像素开口OP1，第一像素开口OP1内的像素定义层被去掉，暴露出阳极111的表面。第二显示区A2的像素定义层开设有第二像素开口OP2，第二像素开口OP2内的像素定义层被去掉，暴露出阳极121的表面。第二像素开口OP2在衬底的正投影可以与环形槽K4在衬底的正投影存在交叠。第二像素开口OP2在衬底的正投影可以覆盖环形槽K4内的多个辅助孔K5在衬底的正投影。

本示例通过对第二显示区的第九绝缘层设置环形槽和辅助孔，可以减小第九绝缘层对第二发光元件的出射光线的折射，有利于第二发光元件的出射光线从显示侧射出，改善第二显示区的发光效率和亮度。

关于本实施例的显示基板的其余膜层结构可以参照前述实施例的说明，故于此不再赘述。

本公开至少一实施例还提供一种显示装置，包括如上所述的显示基板。

图15为本公开至少一实施例的显示装置的示意图。如图15所示，本实施例提供一种显示装置，包括：显示基板91以及位于远离显示基板91的发光结构层的出光侧的传感器92。传感器92位于显示基板91的非显示面一侧。传感器92在显示基板91上的正投影与第二显示区A2存在交叠。

在一些示例性实施方式中，显示基板91可以为柔性OLED显示基板、QLED显示基板、Micro-LED显示基板、或者Mini-LED显示基板。显示装置可以为具有图像(包括静态图像或动态图像，其中，动态图像可以是视频)显示功能的产品。例如，显示装置可以是：显示器、电视机、广告牌、数码相框、具有显示功能的激光打印机、电话、手机、画屏、个人数字助理(PDA，Personal Digital Assistant)、数码相机、便携式摄录机、取景器、导航仪、车辆、大面积墙壁、信息查询设备(比如电子政务、银行、医院、电力等部门的业务查询设备)、监视器等中的任一种产品。又如，显示装置还可以是微显示器，包含微显示器的VR设备或AR设备等中的任一种产品。

本公开中的附图只涉及本公开涉及到的结构，其他结构可参考通常设计。在不冲突的情况下，本公开的实施例即实施例中的特征可以相互组合以得到新的实施例。本领域的普通技术人员应当理解，可以对本公开的技术方案进行修改或者等同替换，而不脱离本公开技术方案的精神和范围，均应涵盖在本公开的权利要求的范围当中。

Claims (20)

1.一种显示基板，其特征在于，包括：

衬底，包括显示区域以及位于所述显示区域外围的周边区域；所述显示区域包括：第一显示区和第二显示区，所述第一显示区至少部分围绕所述第二显示区；

电路结构层，位于所述衬底上，包括：多个像素电路、多条初始信号线、以及至少一条静电传导线，所述多条初始信号线与所述多个像素电路电连接并沿第一方向延伸，所述至少一条静电传导线沿第二方向延伸，所述第一方向和第二方向交叉；所述多个像素电路位于所述第一显示区，所述多条初始信号线至少位于所述第一显示区；所述至少一条静电传导线与至少两条初始信号线电连接。

2.根据权利要求1所述的显示基板，其特征在于，沿所述第一方向排布的多个像素电路为一行像素电路；

所述电路结构层还包括：多条第一信号线，所述多条第一信号线沿所述第一方向延伸并与所述一行像素电路电连接；所述至少一条静电传导线在所述衬底的正投影与所述多条第一信号线在所述衬底的正投影存在交叠。

3.根据权利要求2所述的显示基板，其特征在于，所述至少一条静电传导线位于所述多条第一信号线靠近所述衬底的一侧，所述多条第一信号线位于所述多条初始信号线靠近所述衬底的一侧。

4.根据权利要求3所述的显示基板，其特征在于，在垂直于显示基板的方向上，所述第一显示区的电路结构层至少包括：依次设置在所述衬底上的半导体层、第一导电层和第二导电层；所述半导体层包括所述多个像素电路的晶体管的有源层；所述第一导电层包括所述多个像素电路的晶体管的栅极、以及所述多个像素电路的存储电容的第一电容极板；所述第二导电层包括：所述多个像素电路的存储电容的第二电容极板；

所述至少一条静电传导线位于所述半导体层，所述至少两条第一信号线位于所述第一导电层，所述多条初始信号线位于所述第二导电层。

5.根据权利要求2所述的显示基板，其特征在于，所述多条初始信号线包括：至少一条第一初始信号线和至少一条第二初始信号线；

所述至少一条静电传导线包括：至少一条第一静电传导线；

与同一行像素电路电连接的第一初始信号线和第二初始信号线与同一条第一静电传导线电连接。

6.根据权利要求5所述的显示基板，其特征在于，所述第一静电传导线位于所述第一初始信号线和第二初始信号线靠近所述衬底的一侧；

所述第一静电传导线的一端通过第一连接电极与所述第一初始信号线电连接，另一端通过第二连接电极与所述第二初始信号线电连接；所述第一连接电极和所述第二连接电极为同层结构，且位于所述第一初始信号线和第二初始信号线远离所述衬底的一侧。

7.根据权利要求5所述的显示基板，其特征在于，所述第一静电传导线在所述衬底的正投影与两条第一信号线在所述衬底的正投影存在交叠，所述两条第一信号线包括：与同一行像素电路电连接的第一扫描线和发光控制线。

8.根据权利要求2所述的显示基板，其特征在于，所述多条初始信号线包括：多条第一初始信号线和多条第二初始信号线；

所述至少一条静电传导线包括：第二静电传导线和第三静电传导线；

所述第二静电传导线与所述多条第一初始信号线电连接，所述第三静电传导线与所述多条第二初始信号线电连接。

9.根据权利要求8所述的显示基板，其特征在于，所述第二静电传导线和所述第三静电传导线为同层结构，且位于所述第一初始信号线和第二初始信号线靠近所述衬底的一侧；

所述第二静电传导线通过第三连接电极与所述第一初始信号线电连接，所述第三静电传导线通过第四连接电极与所述第二初始信号线电连接；所述第三连接电极和第四连接电极为同层结构，且位于所述第一初始信号线和第二初始信号线远离所述衬底的一侧。

10.根据权利要求8所述的显示基板，其特征在于，连接在相邻两条第一初始信号线之间的第二静电传导线在所述衬底的正投影与三条第一信号线在所述衬底的正投影存在交叠；

连接在相邻两条第二初始信号线之间的第三静电传导线在所述衬底的正投影与三条第一信号线在所述衬底的正投影存在交叠。

11.根据权利要求2所述的显示基板，其特征在于，所述至少一条静电传导线位于所述多条初始信号线远离所述衬底的一侧。

12.根据权利要求1至11中任一项所述的显示基板，其特征在于，所述至少一条静电传导线位于所述周边区域。

13.根据权利要求1至11中任一项所述的显示基板，其特征在于，所述显示基板还包括：发光结构层，位于所述电路结构层远离所述衬底的一侧；所述发光结构层包括：位于所述第一显示区的多个第一发光元件以及位于所述第二显示区的多个第二发光元件；所述多个像素电路包括：多个第一像素电路和多个第二像素电路；所述多个第一像素电路中的至少一个第一像素电路与所述多个第一发光元件中的至少一个第一发光元件电连接，所述多个第二像素电路中的至少一个第二像素电路与所述多个第二发光元件中的至少一个第二发光元件电连接。

14.根据权利要求13所述的显示基板，其特征在于，所述发光结构层包括：阳极层，所述第二显示区的阳极层包括：第二发光元件的阳极；所述第二发光元件的阳极具有底部和从所述底部向远离所述衬底一侧延伸的侧壁。

15.根据权利要求14所述的显示基板，其特征在于，所述显示基板还包括：位于所述发光结构层和电路结构层之间的至少一个第一有机绝缘层，所述第二显示区的第一有机绝缘层具有至少一个第一阳极凹槽；

所述第二发光元件的阳极在所述衬底的正投影覆盖所述第一有机绝缘层的第一阳极凹槽在所述衬底的正投影；

所述发光结构层还包括：位于所述阳极层远离所述衬底一侧的像素定义层，所述像素定义层开设有暴露出所述第二发光元件的阳极的表面的像素开口；

所述第一有机绝缘层的第一阳极凹槽在所述衬底的正投影覆盖所述像素开口在所述衬底的正投影。

16.根据权利要求14所述的显示基板，其特征在于，所述发光结构层还包括：像素定义层，至少部分所述阳极层位于所述像素定义层远离所述衬底的一侧；所述像素定义层开设有像素开口，所述第二发光元件的阳极在所述衬底的正投影覆盖所述像素开口在所述衬底的正投影。

17.根据权利要求14所述的显示基板，其特征在于，所述显示基板还包括：位于所述阳极层靠近所述衬底一侧并与所述阳极层接触的一个第一有机绝缘层，所述第一有机绝缘层在所述第二显示区具有至少一个环形槽；

所述第二发光元件的阳极在所述衬底的正投影覆盖所述第一有机绝缘层的环形槽在所述衬底的正投影。

18.根据权利要求17所述的显示基板，其特征在于，所述第一有机绝缘层还具有位于所述环形槽内的多个辅助孔，所述第二发光元件的阳极在所述衬底的正投影覆盖所述环形槽内的多个辅助孔在所述衬底的正投影。

19.一种显示装置，其特征在于，包括：如权利要求1至18中任一项所述的显示基板。

20.根据权利要求19所述的显示装置，其特征在于，所述显示装置还包括：位于所述显示基板的非显示面一侧的传感器，所述传感器在所述显示基板的正投影与所述显示基板的第二显示区存在交叠。

Images