CN117322161A - 显示基板及其制备方法、显示装置 - Google Patents
显示基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN117322161A CN117322161A CN202280000049.XA CN202280000049A CN117322161A CN 117322161 A CN117322161 A CN 117322161A CN 202280000049 A CN202280000049 A CN 202280000049A CN 117322161 A CN117322161 A CN 117322161A
- Authority
- CN
- China
- Prior art keywords
- dam
- substrate
- layer
- power supply
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 324
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 239000010410 layer Substances 0.000 claims description 449
- 238000002955 isolation Methods 0.000 claims description 130
- 238000000034 method Methods 0.000 claims description 47
- 238000001514 detection method Methods 0.000 claims description 33
- 230000004888 barrier function Effects 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 description 47
- 239000002184 metal Substances 0.000 description 47
- 239000010408 film Substances 0.000 description 42
- 230000008569 process Effects 0.000 description 35
- 239000012044 organic layer Substances 0.000 description 28
- 238000005538 encapsulation Methods 0.000 description 22
- 238000000059 patterning Methods 0.000 description 22
- 239000003990 capacitor Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 13
- 229910010272 inorganic material Inorganic materials 0.000 description 12
- 239000011147 inorganic material Substances 0.000 description 12
- 239000007789 gas Substances 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 239000000470 constituent Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000011368 organic material Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Abstract
一种显示基板及其制备方法、显示装置，其中，显示基板包括：显示区域(100)和边缘区域(300)；显示基板还包括：基底(10)以及设置在基底(10)上，且位于边缘区域(300)的电源线(310)，电源线(310)包括：相互连接的第一电源部(310A)和第二电源部(310B)，第二电源部(310B)位于第一电源部(310A)远离基底(10)的一侧。显示区域(100)包括多个显示单元，至少一个显示单元包括：像素驱动电路和发光器件，像素驱动电路与发光器件的阳极电连接，电源线(VSS)与发光器件的阴极电连接。第二电源部(310B)在基底(10)上的正投影与第一电源部(310A)在基底(10)上的正投影至少部分重叠，且第二电源部(310B)远离显示区域(100)的一端与显示区域(100)之间的距离大于或者等于第一电源部(310A)远离显示区域(100)的一端与显示区域(100)之间的距离。
Description
本公开涉及但不限于显示技术领域，具体涉及一种显示基板及其制备方法、显示装置。
有机发光二极管(Organic Light Emitting Diode，简称OLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以OLED为发光器件、由薄膜晶体管(Thin Film Transistor，简称TFT)进行信号控制的柔性显示装置(Flexible Display)已成为目前显示领域的主流产品。
发明概述
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
第一方面，本公开还提供了一种显示基板，包括：显示区域和位于显示区域侧面的边缘区域，所述显示基板还包括：基底以及设置在所述基底上，且位于所述边缘区域的电源线，所述电源线包括：相互连接的第一电源部和第二电源部，所述第二电源部位于所述第一电源部远离基底的一侧；
所述显示区域包括：多个显示单元，至少一个显示单元包括：像素驱动电路和发光器件，所述像素驱动电路与所述发光器件的阳极电连接，所述电源线与发光器件的阴极电连接，
所述第二电源部在基底上的正投影与所述第一电源部在基底上的正投影至少部分重叠，且所述第二电源部远离所述显示区域的一端与显示区域之间的距离大于或者等于所述第一电源部远离所述显示区域的一端与显示区域之间的距离。
在一些可能的实现方式中，所述边缘区域包括沿着远离所述显示区域的 方向依次设置的电路区和隔离坝区，所述电路区包括：沿着远离所述显示区域的方向依次设置的第一电路区、第二电路区和第三电路区；
所述像素驱动电路包括：写入晶体管、补偿晶体管、发光晶体管，第一扫描信号线、第二扫描信号线和发光信号线；第一扫描信号线与写入晶体管的控制极电连接，第二扫描信号线与补偿晶体管的控制极电连接，发光信号线与发光晶体管的控制极电连接；所述写入晶体管和所述补偿晶体管的晶体管类型不同；
所述显示基板还包括：位于所述第一电路区的第一驱动电路，位于所述第二电路区的第二驱动电路和位于所述第三电路区和所述隔离坝区的第三驱动电路；
所述第一驱动电路与所述第一扫描信号线电连接，所述第二驱动电路与所述第二扫描信号线电连接，所述第三驱动电路与所述发光信号线电连接；
所述第一电源部位于所述隔离坝区，所述第二电源部位于所述隔离坝区和所述电路区；
所述第二电源部在基底上的正投影与所述第三驱动电路在基底上的正投影至少部分重叠，且与所述第二驱动电路在基底上的正投影不存在重叠区域。
在一些可能的实现方式中，还包括：位于所述隔离坝区的裂纹检测线，所述裂纹检测线与所述第一电源部同层设置，且位于所述第一电源部远离所述显示区域的一侧；
所述第一电源部与所述裂纹检测线之间的距离大于或者等于1微米，且小于或者等于6微米。
在一些可能的实现方式中，所述第一电源部与第三驱动电路之间的距离大于或者等于1微米，且小于或者等于6微米。
在一些可能的实现方式中，还包括：位于所述显示区域、所述电路区和所述隔离坝区的第一平坦层和位于所述隔离坝区的第一保护层；所述第一平坦层位于所述第一电源部和所述第二电源部之间，且与所述第一保护层同层设置；
所述第一保护层在基底上的正投影覆盖所述裂纹检测线在基底上的正投 影，且与所述第一电源部在基底上的正投影至少部分重叠。
在一些可能的实现方式中，所述第三驱动电路包括：位于所述隔离坝区的时钟信号线；所述时钟信号线与所述第一电源部同层设置，且位于所述第一电源部靠近所述显示区域的一侧；
所述第一平坦层在基底上的正投影覆盖所述时钟信号线在基底上的正投影，且与所述第一电源部在基底上的正投影不存在重叠区域。
在一些可能的实现方式中，所述第二电源部开设有暴露出所述第一平坦层的多个第二过孔，所述多个第二过孔呈矩阵式排布；
多个第二过孔在基底上的正投影与所述第三驱动电路在基底上的正投影至少部分重叠。
在一些可能的实现方式中，还包括：位于所述显示区域和所述电路区的第二平坦层和位于所述隔离坝区的第二保护层；
所述第二平坦层位于所述第二电源部远离所述基底的一侧，且与所述第二保护层同层设置；
所述第二保护层在基底上的正投影覆盖所述第一保护层在基底上的正投影，所述第二平坦层在基底上的正投影覆盖所述第二过孔基底上的正投影。
在一些可能的实现方式中，还包括：位于边缘区域的辅助电源线；所述阳极位于所述第二平坦层远离基底的一侧，且与所述辅助电源线同层设置；
所述辅助电源线与所述第二电源部电连接；
所述辅助电源线在基底上的正投影与所述第一驱动电路、所述第二驱动电路和所述第三驱动电路在基底上的正投影至少部分重叠。
在一些可能的实现方式中，所述辅助电源线开设有暴露出第二平坦层的多个第五过孔，所述多个第五过孔呈矩阵式排布；
所述多个第五过孔位于所述第一电路区、所述第二电路区和所述第三电路区；
位于所述第三电路区的第五过孔在基底上的正投影与第二过孔在基底上 的正投影至少部分重叠。
在一些可能的实现方式中，还包括：位于显示区域的像素定义层和位于所述电路区的隔离层；所述像素定义层位于所述阳极所述基底的一侧，且与所述隔离层同层设置；
所述隔离层远离显示区域的一端与显示区域之间的距离小于或者等于所述第二平坦层远离显示区域的一端与显示区域之间的距离，且所述隔离层在基底上的正投影覆盖第五过孔在基底上的正投影。
在一些可能的实现方式中，还包括：依次叠设在所述基底上，且位于所述显示区域的有机发光层和位于所述显示区域和所述电路区的阴极；
所述阴极与所述辅助电源线电连接。
在一些可能的实现方式中，所述隔离坝区还包括：第一隔离坝和第二隔离坝；
所述第二隔离坝位于所述第一隔离坝远离所述显示区域的一侧，且位于所述第二保护层靠近所述显示区域的一侧。
在一些可能的实现方式中，还包括：位于所述隔离坝区的第一坝基、第三坝基、第五坝基和第七坝基；
所述第一坝基与所述第一平坦层同层设置，所述第三坝基与所述第二平坦层同层设置，所述第五坝基与所述像素定义层同层设置，所述第七坝基位于所述像素定义层远离所述基底的一侧；
所述第二电源部覆盖在所述第一坝基上，所述第三坝基设置在覆盖第一坝基的第二电源部上，且所述第三坝基在基底上的正投影覆盖所述第一坝基在基底上的正投影，所述第五坝基设置在第三坝基上，且所述第五坝基在基底上的正投影覆盖第三坝基在基底上的正投影，所述第七坝基设置在第五坝基上，且第五坝基在基底上的正投影覆盖第七坝基在基底上的正投影；
所述辅助电源线部分覆盖所述第三坝基；
所述第一坝基、覆盖所述第一坝基的所述第二电源部、所述第三坝基、所述第五坝基和所述第七坝基形成第二隔离坝。
在一些可能的实现方式中，还包括：位于所述隔离坝区的第二坝基、第四坝基和第六坝基；
所述第二坝基与所述第二平坦层同层设置，所述第四坝基与所述像素定义层同层设置，所述第六坝基与所述第七坝基同层设置；
所述第二坝基设置在所述第二电源部上，所述第四坝基设置在覆盖所述第二坝基的所述辅助电源线上，且所述第四坝基在基底上的正投影覆盖所述第二坝基在基底上的正投影，所述第六坝基设置在所述第四坝基上，且所述第四坝基在基底上的正投影覆盖所述第六坝基在基底上的正投影；
所述第二坝基、覆盖所述第二坝基的所述辅助电源线、所述第四坝基和所述第六坝基形成第一隔离坝。
在一些可能的实现方式中，所述第一隔离坝在基底上的正投影与所述时钟信号线至少部分重叠。
第二方面，本公开还提供了一种显示装置，包括：上述显示基板。
第三方面，本公开还提供了一种显示基板的制备方法，设置为制成上述显示基板，所述显示基板包括：显示区域和位于显示区域侧面的边缘区域，所述方法包括：
提供一基底；
在所述基底上依次形成第一电源部和第二电源部，以形成位于所述边缘区域的电源线，所述第二电源部在基底上的正投影与所述第一电源部在基底上的正投影至少部分重叠，且所述第二电源部远离所述显示区域的一端与显示区域之间的距离大于或者等于所述第一电源部远离所述显示区域的一端与显示区域之间的距离。
在一些可能的实现方式中，所述在所述基底上依次形成第一电源部和第二电源部包括：
在基底上形成显示区域的像素驱动电路、位于电路区的第一驱动电路、第二驱动电路、位于第三电路区的第三驱动电路以及位于隔离坝区的第一电源部和裂纹检测线；
在形成第一电源部的基底上形成位于显示区域和电路区的第一平坦层和位于隔离坝区的第一坝基和第一保护层；
在形成第一平坦层的基底上形成位于显示区域的连接电极和位于电路区和隔离坝区的第二电源部；
在形成第二电源部的基底上形成位于显示区域和电路区的第二平坦层、位于隔离坝区的第二坝基、第三坝基和第二保护层；
在形成第二平坦层的基底上形成位于显示区域的阳极和位于边缘区域的辅助电源线；
在形成辅助电源线的基底上形成位于显示区域的像素定义层、位于电路区的隔离层以及位于隔离坝区的第四坝基和第五坝基；
在形成像素定义层的基底上形成位于显示区域的有机发光层、位于显示区域和电路区的阴极和位于隔离坝区中的第六坝基和第七坝基。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图概述
附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。
图1为一种显示基板的结构示意图；
图2为一种像素驱动电路的等效电路示意图；
图3为本公开实施例提供的显示基板的结构示意图；
图4为本公开实施例提供的显示基板的俯视图；
图5为本公开实施例提供的显示基板的部分膜层的俯视图；
图6为一种示例性实施例提供的一种显示基板的结构示意图；
图7为形成显示电路层后的示意图；
图8为图7沿A-A向的截面图；
图9为形成第一有机层后的示意图；
图10为图9沿A-A向的截面图；
图11为形成第二源漏金属层后的示意图；
图12为图11沿A-A向的示意图；
图13为形成第二有机层后的示意图；
图14为图13沿A-A向的截面图；
图15为形成透明导电层后的示意图；
图16为图15沿A-A向的截面图；
图17为形成第三有机层后的示意图；
图18为图17沿A-A向的示意图；
图19为形成有机发光层后的示意图；
图20为图19沿A-A向的截面图；
图21为形成阴极后的示意图；
图22为图21沿A-A向的截面图。
详述
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
一种低温多晶氧化物显示产品中通过电源线向显示区域提供低电压信号。由于电源线存在一定的阻抗，电压信号传输存在压降，电源线的电压损失降低了显示产品的显示亮度均一性，增大了显示产品的功耗，已经成为影响高品质显示的重要因素。
图1为一种显示基板的结构示意图。如图1所示，显示基板可以包括显示区域100、位于显示区域100一侧的绑定区域200和位于显示区域100其它侧的边缘区域300。
在一种示例性实施例中，显示区域100至少包括规则排列的多个显示单元(子像素)。
在一种示例性实施例中，在垂直于显示基板的平面内，显示单元可以包括设置在基底上的驱动结构层、设置在驱动结构层上的发光器件以及设置在发光器件上的封装层。其中，驱动结构层可以包括像素驱动电路，发光器件与像素驱动电路连接，发光器件配置为出射光线，像素驱动电路配置为驱动发光器件发光。
在一种示例性实施例中，像素驱动电路可以包括多个薄膜晶体管(Thin Film Transistor，简称TFT)和存储电容，如3T1C、4T1C、5T1C、6T1C或7T1C等，本公开对此不做限定。
图2为一种像素驱动电路的等效电路示意图。如图2所示，像素驱动电路可以包括7个晶体管(第一晶体管T1到第七晶体管T7)、1个存储电容C和7个信号线(数据信号线D、第一扫描信号线S1、第二扫描信号线S2、 第三扫描信号线S3、发光信号线E、初始信号线INIT、第一电源线VDD和第二电源线VSS)。
在一种示例性实施例中，存储电容C的第一端与第一电源线VDD连接，存储电容C的第二端与第二节点N2连接，即存储电容C的第二端与第三晶体管T3的控制极连接。
在一种示例性实施例中，第一晶体管T1的控制极与第三扫描信号线S3连接，第一晶体管T1的第一极与初始信号线INIT连接，第一晶体管的第二极与第二节点N2连接。当导通电平扫描信号施加到第三扫描信号线S3时，第一晶体管T1将初始化电压传输到第三晶体管T3的控制极，以使第三晶体管T3的控制极的电荷量初始化。
在一种示例性实施例中，第二晶体管T2的控制极与第二扫描信号线S2连接，第二晶体管T2的第一极与第二节点N2连接，第二晶体管T2的第二极与第三节点N3连接。第二晶体管T2可以称为补偿晶体管，当导通电平扫描信号施加到第二扫描信号线S2时，第二晶体管T2使第三晶体管T3的控制极与第二极连接。
在一种示例性实施例中，第三晶体管T3的控制极与第二节点N2连接，即第三晶体管T3的控制极与存储电容C的第二端连接，第三晶体管T3的第一极与第一节点N1连接，第三晶体管T3的第二极与第三节点N3连接。第三晶体管T3可以称为驱动晶体管，第三晶体管T3根据其控制极与第一极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动的驱动电流的量。
在一种示例性实施例中，第四晶体管T4的控制极与第一扫描信号线S1连接，第四晶体管T4的第一极与数据信号线D连接，第四晶体管T4的第二极与第一节点N1连接。第四晶体管T4可以称为写入晶体管，当导通电平扫描信号施加到第一扫描信号线S1时，第四晶体管T4使数据信号线D的数据电压输入到像素驱动电路。
在一种示例性实施例中，第五晶体管T5的控制极与发光信号线E连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第一节点N1连接。第六晶体管T6的控制极与发光信号线E连接，第六晶 体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与发光器件的第一极连接。第五晶体管T5和第六晶体管T6可以称为发光晶体管。当导通电平发光信号施加到发光信号线E时，第五晶体管T5和第六晶体管T6通过在第一电源线VDD与第二电源线VSS之间形成驱动电流路径而使发光器件发光。
在一种示例性实施例中，第七晶体管T7的控制极与第三扫描信号线S3连接，第七晶体管T7的第一极与初始信号线INIT连接，第七晶体管T7的第二极与发光器件的第一极连接。当导通电平扫描信号施加到第三扫描信号线S3时，第七晶体管T7将初始化电压传输到发光器件的第一极，以使发光器件的第一极中累积的电荷量初始化或释放发光器件的第一极中累积的电荷量。
在一种示例性实施例中，发光器件的阴极与第二电源线VSS连接。
在一种示例性实施例中，第一电源线VDD持续提供高电平信号，第二电源线VSS持续提供低电平信号。
在一种示例性实施例中，第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。
在一种示例性实施例中，第一晶体管T1和第二晶体管T2为N型金属氧化物晶体管，第三晶体管T3到第七晶体管T7为P型低温多晶硅薄膜晶体管
在一种示例性实施例中，写入晶体管和补偿晶体管的晶体管类型不同。
在一种示例性实施例中，第一扫描信号线S1、第二扫描信号线S2、第三扫描信号线S3、发光信号线E和初始信号线INIT沿第一方向延伸，第二电源线VSS、第一电源线VDD和数据信号线D沿第二方向延伸，第一方向和第二方向相交。
在一种示例性实施例中，发光器件可以是有机电致发光二极管(OLED)，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)。发光器件的阳极与像素驱动电路连接。
本公开实施例提供的显示基板可以为低温多晶氧化物显示基板。
在一种示例性实施例中，绑定区域200至少包括隔离坝和将多个显示单 元的信号线连接至外部驱动装置的绑定电路，边缘区域300至少包括隔离坝、栅极驱动电路和向多个显示单元传输电压信号的电源线，绑定区域200和边缘区域300的隔离坝形成环绕显示区域100的环形结构。
图3为本公开实施例提供的显示基板的结构示意图，图3为图1中C区域的放大图，图4为本公开实施例提供的显示基板的俯视图，图3是图4沿A-A向的截面图，图5为本公开实施例提供的显示基板的部分膜层的俯视图。如图3至图5所示，在平行于显示基板的平面内，边缘区域300包括沿着远离显示区域100的方向依次设置的电路区301和隔离坝区302。电路区301包括：沿着远离显示区域100的方向依次设置的第一电路区301A、第二电路区301B和第三电路区301C。
在一种示例性实施例中，电路区301至少包括栅极驱动电路。其中，栅极驱动电路分别与显示区域100中像素驱动电路101的第一扫描信号线、第二扫描信号线和发光信号线电连接。
在一种示例性实施例中，位于边缘区域300的栅极驱动电路可以包括：第一驱动电路201、第二驱动电路202和第三驱动电路203。
在一种示例性实施例中，第一驱动电路201与第一扫描信号线电连接。
在一种示例性实施例中，第二驱动电路202与第二扫描信号线电连接。其中，第二驱动电路202还可以包括时钟信号线CLK。
在一种示例性实施例中，第三驱动电路203与发光信号线电连接，第三驱动电路203还可包括时钟信号线ECLK。
在一种示例性实施例中，第一驱动电路201可以为8T2C电路结构，或者其他电路结构。
在一种示例性实施例中，第二驱动电路202可以为10T3C或者13T3C电路结构，本公开对此不作任何限定。
在一种示例性实施例中，第一驱动电路201位于第一电路区301A，第二驱动电路202位于第二电路区301B，第三驱动电路203位于第三电路区301C和隔离坝区302。
在一种示例性实施例中，隔离坝区302至少包括与发光器件阴极连接的 电源线310、第一隔离坝410、第二隔离坝420、裂纹检测线320和第三驱动电路203的时钟信号线ECLK。
在一种示例性实施例中，电源线310沿着平行于显示区域边缘的方向延伸，与显示区域100中像素驱动电路101的第二电源线VSS连接。
在一种示例性实施例中，电源线310包括：相互连接的第一电源部310A和第二电源部310B，第二电源部310B位于第一电源部310A远离基底的一侧。
在一种示例性实施例中，第二电源部310B在基底上的正投影与第一电源部310A在基底上的正投影至少部分重叠，且第二电源部310B远离显示区域100的一端与显示区域100之间的距离大于或者等于第一电源部310A远离显示区域100的一端与显示区域100之间的距离。
在一种示例性实施例中，第一电源部310A位于隔离坝区302。
在一种示例性实施例中，第二电源部310B至少位于隔离坝区302和第三电路区301C。第二电源部310B还可以位于第二电路区301B，其中，第二电源部310B在基底上的正投影与第三驱动电路203在基底上的正投影至少部分重叠，且与第二驱动电路202在基底上的正投影不存在重叠区域。
在一种示例性实施例中，第二驱动电路包括：时钟信号线CLK。第二电源部310B靠近显示区域100的一端与显示区域100之间的距离大于时钟信号线CLK远离显示区域100的一端与显示区域100之间的距离，即第二电源部310B在基底上的正投影与时钟信号线CLK在基底上的正投影不存在重叠区域。
在一种示例性实施例中，裂纹检测线320沿着平行于显示区域边缘的方向延伸，且位于电源线310远离显示区域100的一侧。裂纹检测线设置为检测显示基板是否存在裂纹。
在一种示例性实施例中，第一隔离坝410和第二隔离坝420沿着平行于显示区域边缘的方向延伸，配置为阻隔从边缘区域300进入显示区域100的水汽。
在一种示例性实施例中，第一隔离坝410与显示区域100之间的距离小 于第二隔离坝420与显示区域100之间的距离，即第二隔离坝420设置在第一隔离坝410远离显示区域100的一侧。
在一种示例性实施例中，显示区域100中像素驱动电路所连接的发光器件所需的低电压从绑定区域200的绑定焊盘引入，经过绑定区域200后进入边缘区域300，通过边缘区域300环形的电源线310输送给每个像素驱动电路的第二电源线VSS。
本公开中，图3示意了一种顶发射型OLED显示区域和外围区域的剖面结构。按照出光方向，OLED可以分为底发射型、顶发射型与双面发射型。与底发射型OLED相比，顶发射型OLED具有开口率高、色纯度高、容易实现高分辨率(Pixels Per Inch，简称PPI)等优点，逐渐成为目前主流结构。对于顶发射型OLED，由于出光方向在阴极一侧，为了保证良好的透光性，要求阴极很薄，因此为阴极提供低电压的电源线的压降对提高显示亮度均一性有比较重要的影响。
如图3至图6，并结合图7～图22，本公开示例性实施例显示基板包括显示区域100和边缘区域300，边缘区域300包括沿着远离显示区域100的方向依次设置的电路区301和隔离坝区302。
在一种示例性实施例中，显示基板的显示区域100包括：
基底10；
设置在基底10上的第一绝缘层11；
设置在第一绝缘层11上的有源层，有源层至少包括位于第一有源层；
覆盖有源层的第二绝缘层12；
依次设置在第二绝缘层12上的第一栅金属层、第三绝缘层13、第二栅金属层和第四绝缘层14，第一栅金属层至少包括第一栅电极；第二绝缘层12、第三绝缘层13和第四绝缘层14设置有暴露出第一有源层的过孔。
设置在第四绝缘层14上的第一源漏金属层，第一源漏金属层至少包括第一源电极和第一漏电极，第一源电极和第一漏电极分别通过暴露出第一有源层的过孔与第一有源层连接；
设置在第一源漏金属层上的第一有机层，第一有机层至少包括：覆盖第一源漏金属层的第一平坦层15，第一平坦层15设置有暴露出第一漏电极的第一过孔；
设置在第一有机层上的第二源漏电极层，第二源漏金属层至少包括设置在第一平坦层15上的连接电极17，连接电极17通过第一过孔与第一漏电极连接；
设置第二源漏电极层上的第二有机层，第二有机层至少包括：覆盖连接电极17的第二平坦层16，其上设置有暴露出连接电极17的第二过孔；
设置在第二有机层上的透明导电层，透明导电层至少包括：设置在第二平坦层16上的阳极21，阳极21通过第二过孔与连接电极17连接；
设置在透明导电层上的第三有机层，第三有机层至少包括：设置在阳极21上的像素定义层22，像素定义层22上设置有暴露出阳极21的第五过孔；
设置在第五过孔内的有机发光层24，有机发光层24与阳极22连接；
设置有机发光层24和像素定义层22上的阴极25，阴极25与有机发光层24连接。
在一种示例性实施例中，显示基板的边缘区域300包括：
基底10；
设置在基底10上的第一绝缘层11；
设置在第一绝缘层11上的有源层，有源层至少包括位于电路区301的第二有源层、第三有源层和第四有源层；
覆盖有源层的第二绝缘层12；
设置在第二绝缘层12上的第一栅金属层，第一栅金属层至少包括位于第一电路区301A的第二栅电极和第一电容电极、位于第二电路区301B的第三栅电极和第二电容电极和位于第三电路区301C的第四栅电极和第三电容电极；
覆盖第一栅金属层的第三绝缘层13；
设置在第三绝缘层13的第二栅金属层，第二栅金属层至少包括位于第一电路区301A的第四电容电极、位于第二电路区301B的五电容电极和位于第三电路区301C的第六电容电极；
覆盖第二栅金属层的第四绝缘层14，电路区301的第四绝缘层14上设置有暴露出第二有源层、第三有源层和第四有源层的多个过孔；
设置在第四绝缘层14上的第一源漏金属层，第一源漏金属层至少包括位于电路区301的第二源电极、第二漏电极、第三源电极和第三漏电极，第四源电极和第四漏电极以及位于隔离坝区302的第一电源部310A、时钟信号线ECLK和裂纹检测线320；第二源电极和第二漏电极分别通过暴露出第二有源层的过孔与第二有源层连接，第三源电极和第三漏电极分别通过暴露出第三有源层的过孔与第三有源层连接，第四源电极和第四漏电极分别通过暴露出第四有源层的过孔与第四有源层连接；
设置在第一源漏金属层上的第一有机层，第一有机层至少包括：位于电路区301和隔离坝区302的第一平坦层15，以及形成在隔离坝区302的第一坝基421和第一保护层431；隔离坝区302的第一坝基421设置在第一电源部310A上，第一保护层431设置在裂纹检测线320和第一电源部310A上，第一保护层431覆盖裂纹检测线320，且覆盖第一电源部310A远离显示区域的一端，第一平坦层15覆盖时钟信号线ECLK；
设置在第一有机层上的第二源漏电极层，第二源漏金属层至少包括位于隔离坝区302的第二电源部310B，第二电源部310B覆盖第一坝基421，第二电源部310B上设置有暴露出第一平坦层的第二过孔；
设置第二源漏电极层上的第二有机层，第二有机层至少包括：在电路区301的第二平坦层16，以及设置在隔离坝区302的第二坝基411、第三坝基422和第二保护层432，第三坝基422设置在覆盖第一坝基421的第二电源部310B上，第二坝基411设置在第一坝基421邻近显示区域100一侧的第二电源部310B上，第二保护层432设置在第一保护层431上，且覆盖第二电源部310B远离显示区域的一端，第二平坦层16开设有暴露出第二电源部310B的第四过孔；
设置在第二有机层上的透明导电层，透明导电层至少包括：位于电路区301和隔离坝区302的辅助电源线330，位于电路区301上的辅助电源线330上设置有多个第五过孔；隔离坝区302的辅助电源线330覆盖第二坝基411，且部分覆盖第三坝基422；位于第二坝基411邻近显示区域100一侧的辅助电源线330和位于第二坝基402远离显示区域100一侧的辅助电源线330均搭接在第二电源部310B上；
设置在透明导电层上的第三有机层，第三有机层至少包括：位于电路区301的隔离层23以及位于隔离坝区302的第四坝基412和第五坝基423，隔离层23开设有暴露出辅助电源线330的第七过孔，第四坝基412设置在覆盖第二坝基411的辅助电源线330上，第五坝基423设置在第三坝基422上。
设置在电路区301的阴极25，阴极25通过第七过孔与辅助电源线330电连接；
设置在隔离坝区302的第六坝基413和第七坝基424，第六坝基413位于第四坝基412上，第七坝基424位于第五坝基423上。
在一种示例性实施例中，第六坝基413和第七坝基424可以复用为隔离柱。
第二坝基402、覆盖第二坝基的辅助电源线330、第四坝基412和第六坝基413形成第一隔离坝410。
在一种示例性实施例中，第一坝基421、覆盖第一坝基的第二电源部310B、第三坝基422、第五坝基423和第七坝基424形成第二隔离坝420。
图6为一种示例性实施例提供的一种显示基板的结构示意图。如图6所示，一种示例性实施例提供的显示基板还可以包括：封装层26。封装层26可以包括：依次叠设在基底上的第一封装层261、第二封装层262和第三封装层263。显示区域100和电路区301的封装层为第一封装层/第二封装层/第三封装层的叠层结构，隔离坝区302的封装层为第一封装层/第三封装层的叠层结构。
下面通过显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、 显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“B的正投影位于A的正投影的范围之内”，是指B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。
在一种示例性实施例中，如图7至图22所示，显示基板包括显示区域100和边缘区域300，边缘区域300包括沿着远离显示区域100的方向依次设置的电路区301和隔离坝区302。电路区301包括：沿着远离显示区域100的方向依次设置的第一电路区301A、第二电路区301A和第三电路区301C。显示区域100包括：像素驱动电路101，第一电路区301A包括：第一驱动电路201，第二电路区301A包括：第二驱动电路202，隔离坝区302和第三电路区301C包括：第三驱动电路203。像素驱动电路101、第一驱动电路201、第二驱动电路202和第三驱动电路203中至少包括：多个晶体管和至少一个电容，如图7至图22中仅示出了像素驱动电路中的一个晶体管，第一驱动电路至第三驱动电路中的一个晶体管和一个电容。
一种示例性实施例提供的显示基板的制备过程可以包括：
(1)提供一基底10，在基底10上制备显示电路层图案，显示电路层图案包括：位于显示区域100的驱动结构层和位于外围区域300的电路结构层图案。显示区域100的驱动结构层包括像素驱动电路101，外围区域300的电路结构层包括位于第一电路区301A的第一驱动电路201、位于第二电路区301B的第二驱动电路202和位于第三电路区301C的第三驱动电路203，还 包括位于隔离坝区302的第一电源部310A、第三驱动电路203的时钟信号线ECLK和裂纹检测线320，如图7和图8所示，图7为形成显示电路层后的示意图，图8为图7沿A-A向的截面图。
在一种示例性实施例中，基底10可以包括叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层。第一、第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料，第一、第二无机材料层的材料可以采用氮化硅(SiNx)或氧化硅(SiOx)等，用于提高基底的抗水氧能力，第一、第二无机材料层也称为阻挡(Barrier)层，半导体层的材料可以采用非晶硅(a-si)。本次工艺后，显示区域100和外围区域300均包括基底10。
在一种示例性实施例中，显示电路层的制备过程可以包括：
在基底10上依次沉积第一绝缘薄膜和半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成覆盖整个基底10的第一绝缘层11，以及设置在第一绝缘层11上的半导体层图案，半导体层图案至少包括位于显示区域100的第一有源层，以及位于第一电路区301A的第二有源层、位于第二电路区301B的第三有源层和位于第三电路区301C的第四有源层。
随后，依次沉积第二绝缘薄膜和第一金属薄膜，通过图案化工艺对第一金属薄膜进行图案化，形成覆盖半导体层图案，且覆盖整个基底的第二绝缘层12，以及设置在第二绝缘层12上的第一栅金属层图案，第一栅金属层图案至少包括位于显示区域100的第一栅电极、位于第一电路区301A的第二栅电极和第一电容电极、位于第二电路区301B的第三栅电极和第二电容电极以及位于第三电路区301C的第四栅电极和第三电容电极。
随后，依次沉积第三绝缘薄膜和第二金属薄膜，通过图案化工艺对第二金属薄膜进行图案化，形成覆盖第一栅金属层图案，且覆盖整个基底的第三绝缘层13，以及设置在第三绝缘层13上的第二栅金属层图案，第二栅金属层图案至少包括位于第一电路区301A的第四电容电极、位于第二电路区301B的第五电容电极以及位于第三电路区301C的第六电容电极。
在一种示例性实施例中，第一电容电极在基底上的正投影与第四电容电 极在基底上的正投影至少部分重叠，第一电容电极和第四电容电极构成第一驱动电路中的电容。
在一种示例性实施例中，第二电容电极在基底上的正投影与第五电容电极在基底上的正投影至少部分重叠，第二电容电极和第五电容电极构成第二驱动电路中的电容。
在一种示例性实施例中，第三电容电极在基底上的正投影与第六电容电极在基底上的正投影至少部分重叠，第三电容电极和第六电容电极构成第三驱动电路中的电容。
随后，沉积第四绝缘薄膜，通过图案化工艺对第四绝缘薄膜进行图案化，形成覆盖第二栅金属层图案，且覆盖整个基底的第四绝缘层14。其中，第二绝缘层12、第三绝缘层13和第四绝缘层14在显示区域100开设有暴露出第一有源层的过孔，在第一电路区301A开设有暴露出第二有源层的过孔，在第二电路区301B开设有暴露出第三有源层的过孔，在第三电路区301C开设有暴露出第四有源层的过孔。
随后，沉积第三金属薄膜，通过图案化工艺对第三金属薄膜进行图案化，在第四绝缘层14上形成第一源漏金属层图案，第一源漏金属层图案至少包括：位于显示区域100的第一源电极和第一漏电极，位于第一电路区301A的第二源电极和第二漏电极、位于第二电路区301B的第三源电极和第三漏电极、位于第三电路区301C的第四源电极和第四漏电极以及形成在隔离坝区302的第一电源部310A、第三驱动电路的时钟信号线ECLK和裂纹检测线320。
在一种示例性实施例中，形成在隔离坝区302的第一电源部310A、第三驱动电路的时钟信号线ECLK和裂纹检测线320设置在第四绝缘层14上，裂纹检测线320设置在第一电源部310A远离显示区域100一端，第三驱动电路的时钟信号线ECLK位于第一电源部310A靠近显示区域100的一端。
在一种示例性实施例中，第一源电极和第一漏电极分别通过第二绝缘层12、第三绝缘层13和第四绝缘层14过孔与第一有源层连接，第二源电极和第二漏电极分别通过第二绝缘层12、第三绝缘层13和第四绝缘层14与第二有源层连接，第三源电极和第三漏电极分别通过第二绝缘层12、第三绝缘层 13和第四绝缘层14与第三有源层连接，第四源电极和第四漏电极分别通过第二绝缘层12、第三绝缘层13和第四绝缘层14与第四有源层连接。
至此，在基底上制备完成显示电路层图案。
在一种示例性实施例中，第一有源层可以包括像素驱动电路中的所有晶体管的有源层，第一栅电极可以包括：像素驱动电路中的所有晶体管的有源层的栅电极、第一源电极可以包括：像素驱动电路中的所有晶体管的源电极以及第一漏电极可以包括：像素驱动电路中的所有晶体管的漏电极。
在一种示例性实施例中，第二有源层可以包括第一驱动电路中的所有晶体管的有源层，第二栅电极可以包括：第一驱动电路中的所有晶体管的有源层的栅电极、第二源电极可以包括：第一驱动电路中的所有晶体管的源电极以及第二漏电极可以包括：第一驱动电路中的所有晶体管的漏电极。
在一种示例性实施例中，第三有源层可以包括第二驱动电路中的所有晶体管的有源层，第三栅电极可以包括：第二驱动电路中的所有晶体管的有源层的栅电极、第三源电极可以包括：第二驱动电路中的所有晶体管的源电极以及第三漏电极可以包括：第二驱动电路中的所有晶体管的漏电极。
在一种示例性实施例中，第四有源层可以包括第三驱动电路中的所有晶体管的有源层，第四栅电极可以包括：第三驱动电路中的所有晶体管的有源层的栅电极、第四源电极可以包括：第三驱动电路中的所有晶体管的源电极以及第四漏电极可以包括：第三驱动电路中的所有晶体管的漏电极。
在一种示例性实施例中，第一电源部310A与第三驱动电路203之间的距离L1大于或者等于3微米，且小于或者等于5微米，示例性地，第一电源部310A与第三驱动电路203之间的距离可以为4微米，本公开对此不作任何限定。
在一种示例性实施例中，第一电源部310A与第三驱动电路203之间的距离L1可以是指第一电源部与第三驱动电路的时钟信号线ECLK之间的最短距离。
在一种示例性实施例中，第一电源部310A与裂纹检测线320之间的距离L2大于或者等于3微米，且小于或者等于5微米，示例性地，第一电源 部310A与裂纹检测线320之间的距离可以为4微米，本公开对此不作任何限定。
在一种示例性实施例中，第一电源部310A与第三驱动电路203之间的距离L1和第一电源部310A与裂纹检测线320之间的距离L2可以相等，或者可以不相等，本公开对此不作任何限定。
在一种示例性实施例中，第一源漏金属层的厚度可以约为700nm至1000nm。示例性地，第一源漏金属层的厚度可以约为860nm。
(2)在形成前述图案的基底上涂覆第一有机薄膜，通过图案化工艺对第一平坦薄膜进行图案化，形成第一有机层图案，第一有机层图案包括：位于显示区域100、电路区301和隔离坝区302的第一平坦层15和位于隔离坝区302的第一坝基421和第一保护层431，如图9和图10所示，图9为形成第一有机层后的示意图，图10为图9沿A-A向的截面图。
在一种示例性实施例中，第一平坦层15开设有暴露出第一漏电极的第一过孔V1。
在一种示例性实施例中，第一平坦层15在基底上的正投影覆盖第三驱动电路的时钟信号线ECLK在基底上的正投影，且与第一电源部310A在基底上的正投影不存在重叠区域。
在一种示例性实施例中，在平行于显示基板的平面内，第一过孔V1的形状可以是三角形、矩形、多边形、圆形或椭圆形等。
在一种示例性实施例中，第一过孔V1的形状可以是矩形，矩形的长度可以约为10μm到40μm，矩形的宽度可以约为10μm到40μm，相邻第一过孔V5之间的距离可以约为10μm到40μm。
在一种示例性实施例中，位于隔离坝区302的第一平坦层的表面不平坦。其中，位于隔离坝区302的第一平坦层包括：第一子平坦层和第二子平坦层，第一子平坦层P1位于第二子平坦层P2远离显示区域100的一侧，第一子平坦层P1的厚度小于第二子平坦层P2的厚度。
在一种示例性实施例中，第二子平坦层P2在基底上的正投影覆盖第三 驱动电路203。
在一种示例性实施例中，第一子平坦层P1的厚度可以等于第一电源部310A的厚度，第二子平坦层P2的厚度可以等于位于显示区域100的第一平坦层的厚度。
在一种示例性实施例中，第一坝基421位于第一电源部310A远离基底的一侧，且第一电源部310A在基底上的正投影与第一坝基421在基底上的正投影至少部分重叠。
在一种示例性实施例中，第一坝基421沿第一方向的长度小于第一电源部310A沿第一方向的长度，即第一坝基421靠近显示区域的一侧和远离显示区域的一侧均暴露出第一电源部310A。
在一种示例性实施例中，第一保护层431位于第一坝基421远离显示区域100的一侧。
在一种示例性实施例中，第一保护层431在基底上的正投影覆盖裂纹检测线320在基底上的正投影，且与第一电源部310A在基底上的正投影至少部分重叠，即第一保护层431覆盖裂纹检测线320和第一电源部310A远离显示区域100的一端。
在一种示例性实施例中，第一坝基421沿第一方向的长度可以约为20μm到60μm，第一坝基421配置为形成第二隔离坝。
在一种示例性实施例中，在垂直于显示基板的平面内，第一坝基421的截面形状可以为梯形或者矩形。当第一坝基421的截面形状为梯形时，远离基底一侧的表面的长度小于靠近基底一侧的表面长度，远离基底一侧的表面的长度可以约为20μm到40μm。
(3)在形成前述图案的基底上沉积第四金属薄膜，通过图案化工艺对第四金属薄膜进行图案化，形成第二源漏金属层图案，第二源漏金属层图案至少包括位于显示区域100的连接电极17和位于电路区301和隔离坝区302的第二电源部310B，如图11和12所示，图11为形成第二源漏金属层后的示意图，图12为图11沿A-A向的示意图。
在一种示例性实施例中，连接电极17通过第一过孔V1与第一漏电极电连接。
在一种示例性实施例中，第二电源部310B至少位于隔离坝区302和第三电路区301C。
在一种示例性实施例中，第二电源部310B还可以位于第二电路区301B。
在一种示例性实施例中，第二电源部310B在基底上的正投影覆盖第一电源部310A和第三驱动电路203在基底上的正投影，且与第一保护层431在基底上的正投影部分重叠。
在一种示例性实施例中，第二电源部310B远离显示区域的一端与显示区域之间的距离可以大于或者等于第一电源部310A远离显示区域的一端与显示区域之间的距离。图12是以第二电源部310B远离显示区域的一端与显示区域之间的距离等于第一电源部310A远离显示区域的一端与显示区域之间的距离为例进行说明的。
在一种示例性实施例中，第二电源部310B在基底上的正投影与第二驱动电路202在基底上的正投影不存在重叠区域。第二电源部310B靠近显示区域100的一端与显示区域100之间的距离大于第二驱动电路202中的时钟信号线与显示区域100之间的距离，即第二电源部310B在基底上的正投影与第二驱动电路202中的时钟信号线在基底上的正投影不重叠，第二电源部310B在基底上的正投影与第二驱动电路202中的时钟信号线在基底上的正投影不重叠可以保证显示基板的显示效果。
在一种示例性实施例中，第二电源部310B覆盖第一坝基421的表面，且第二电源部310B设置在第一坝基421两侧暴露出的第一电源部310A上，实现第二电源部310B与第一电源部310A的连接，
在一种示例性实施例中，裂纹检测线320靠近显示区域的一端与显示区域之间的距离大于第二电源部310B远离显示区域的一端与显示区域之间的距离，即第二电源部310B在基底上的正投影与裂纹检测线320在基底上的正投影不重叠。
在一种示例性实施例中，第二电源部310B开设有暴露出第一平坦层15 的多个第二过孔V2。第二过孔V2设置为释放第一平坦层15中的气体，以形成放气通道，在工艺过程中排放平坦化膜层产生的气体，避免造成膜层剥离(peeling)，提高工艺质量。
在一种示例性实施例中，第二过孔V2的数量为多个，多个第二过孔V2呈矩阵式排布，可以均匀的释放第一平坦层15中的气体。
这样，第一源漏金属层的第一电源部310A和第二源漏金属层的第二电源部310B在边缘区域300形成双层电源线，通过在隔离坝区302搭接实现了并联结构的双层电源走线，减小了边缘区域200的电源走线的电阻，最大限度地减小了电压信号的压降，提高了显示区域显示亮度均一性，提高了显示品质。
在一种示例性实施例中，第二过孔的形状可以是三角形、矩形、多边形、圆形或椭圆形等。在一种示例性实施例中，第二过孔的形状可以是矩形，矩形的长度可以约为10μm到40μm，矩形的宽度可以约为10μm到40μm，相邻第二过孔之间的距离可以约为10μm到40μm。
在一种示例性实施例中，第一坝基421包括第一表面、第一近侧面和第一远侧面。第二电源部310B覆盖第一坝基421的表面可以是指第二电源部310B完全覆盖第一坝基401的第一表面、第一近侧面和第一远侧面，即第二电源部310B将第一坝基401的第一表面、第一近侧面和第一远侧面包裹起来。
在一种示例性实施例中，第二源漏金属层的厚度可以约为700nm至1000nm。在一些可能的实现方式中，第二源漏金属层的厚度可以约为860nm。
(4)在形成前述图案的基底上涂覆第二有机薄膜，通过图案化工艺对第二有机薄膜进行图案化，形成第二有机层图案，第二有机层图案包括：位于显示区域100和电路区301的第二平坦层16、位于隔离坝区302的第二坝基411、第三坝基422和第二保护层432，如图13和图14所示，图13为形成第二有机层后的示意图，图14为图13沿A-A向的截面图。
在一种示例性实施例中，第二平坦层16开设有暴露出连接电极17的第三过孔V3和暴露出第二电源部310B的表面的第四过孔V4。
在一种示例性实施例中，第四过孔V4在基底上的正投影与第二过孔V2在基底上的正投影不重叠。
在一种示例性实施例中，第四过孔V4沿第一方向的宽度W1小于沿第一方向排布的相邻两个第二过孔之间的距离W2。
在一种示例性实施例中，在平行于显示基板的平面内，第三过孔V3和第四过孔V4的形状可以是三角形、矩形、多边形、圆形或椭圆形等。
在一种示例性实施例中，第三过孔V3和第四过孔V4的形状可以是矩形，矩形的长度可以约为10μm到40μm，矩形的宽度可以约为10μm到40μm，相邻第三过孔和相邻第四过孔之间的距离可以约为10μm到40μm。
在一种示例性实施例中，第二平坦层16覆盖第二电源部310B靠近显示区域100的一端，且第二平坦层16在基底上的正投影覆盖第二过孔在基底上的正投影。
在一种示例性实施例中，第二平坦层16远离显示区域100的一端与显示区域100之间的距离小于第三驱动电路203远离显示区域100的一端与显示区域100之间的距离，且第二平坦层16远离显示区域100的一端与显示区域100之间的距离小于第一平坦层15远离显示区域100的一端与显示区域100之间的距离。
在一种示例性实施例中，第二坝基411设置在第一坝基421邻近显示区域100一侧的第二电源部310B上。
在一种示例性实施例中，第二坝基411在基底上的正投影与第三驱动电路的时钟信号线在基底上的正投影至少部分重叠。
在一种示例性实施例中，第二坝基411邻近显示区域100的一侧和第二坝基411远离显示区域100的一侧均暴露出第二电源部310B。
在一种示例性实施例中，在垂直于显示基板的平面内，第二坝基411的截面形状可以为梯形或者矩形。当第二坝基411的截面形状为梯形时，远离基底一侧的表面的长度小于靠近基底一侧的表面长度，远离基底一侧的表面的长度可以约为20μm到40μm。
在一种示例性实施例中，第二坝基411沿第一方向的长度可以约为20μm到60μm，第二坝基411配置为形成第一隔离坝。
在一种示例性实施例中，第三坝基422设置在覆盖第一坝基421的第二电源部310B上，第三坝基422在基底上的正投影覆盖第一坝基421在基底上的正投影。
在一种示例性实施例中，在垂直于显示基板的平面内，第三坝基422的截面形状可以为梯形或者矩形。当第三坝基422的截面形状为梯形时，远离基底一侧的表面的长度小于靠近基底一侧的表面长度，远离基底一侧的表面的长度可以约为20μm到40μm。
在一种示例性实施例中，第二保护层432在基底上的正投影覆盖第一保护层431在基底上的正投影，即第二保护层432覆盖第二电源部310B远离显示区域100的一端。
在一种示例性实施例中，第三坝基422沿第一方向的长度可以约为20μm到60μm，第一坝基421和第三坝基422配置为形成第二隔离坝。
(5)在形成前述图案的基底上沉积透明导电薄膜，通过图案化工艺对透明导电薄膜进行图案化，形成透明导电层图案，透明导电层图案包括：位于显示区域100的阳极21和位于边缘区域300的辅助电源线330，如图15和图16所示，图15为形成透明导电层后的示意图，图16为图15沿A-A向的截面图。
在一种示例性实施例中，阳极21形成在显示区域100的第二平坦层16上，通过第三过孔V3与连接电极17连接。
在一种示例性实施例中，辅助电源线330与第二电源部310B电连接，其中，辅助电源线330的一部分搭接在第二电源部310B上，另一部分通过第四过孔V4与第二电源部310B连接。
在一种示例性实施例中，辅助电源线330在基底上的正投影与第三坝基422在基底上的正投影至少部分重叠，且辅助电源线330远离显示区域100的一端与显示区域100之间的距离小于第三坝基422远离显示区域100的一端与显示区域100之间的距离，即辅助电源线330部分覆盖第三坝基422。
在一种示例性实施例中，第三坝基422包括第三表面、第三近侧面和第三远侧面。辅助电源线330部分覆盖第三坝基422可以是指，辅助电源线330部分覆盖第三坝基422的第三表面，且完全覆盖第三坝基的第二近侧面。
在一种示例性实施例中，辅助电源线330在基底上的正投影覆盖第二坝基411在基底上的正投影，即辅助电源线330覆盖第二坝基411。
在一种示例性实施例中，第二坝基411包括第二表面、第二近侧面和第二远侧面。辅助电源线330覆盖第二坝基411可以是指，辅助电源线330完全覆盖第二坝基411的第二表面、第二近侧面和第二远侧面。即辅助电源线330将第二坝基411的第二表面、第二近侧面和第二远侧面包裹起来。
在一种示例性实施例中，辅助电源线330上的正投影与第二坝基411两侧暴露出的第二电源部310B在基底上的正投影至少部分重叠，即辅助电源线330覆盖第二坝基411两侧暴露出的第二电源部310B，且与第二坝基411两侧暴露出的第二电源部310B电连接。由于辅助电源线330与第二电源部310B连接，因而实现了辅助电源线330与电源线310的连接。
在一种示例性实施例中，辅助电源线330在基底上的正投影与第一驱动电路201、第二驱动电路202和第三驱动电路203在基底上的正投影至少部分重叠。
在一种示例性实施例中，辅助电源线330开设有暴露出第二平坦层16的第五过孔V5，第五过孔V5位于第一电路区301A、第二电路区301B和第三电路区301C。
在一种示例性实施例中，位于第三电路区301C的第五过孔V5在基底上的正投影与第二过孔V2在基底上的正投影至少部分重叠。
在一种示例性实施例中，第五过孔V5设置为释放第二平坦层16中的气体，以形成放气通道，在工艺过程中排放平坦化膜层产生的气体，避免造成膜层剥离(peeling)，提高工艺质量。
在一种示例性实施例中，第五过孔V5的数量为多个，多个第五过孔V5呈矩阵式排布，可以均匀的释放第二平坦层16中的气体。
在一种示例性实施例中，在平行于显示基板的平面内，第五过孔V5的形状可以是三角形、矩形、多边形、圆形或椭圆形等。
在一种示例性实施例中，第五过孔V5的形状可以是矩形，矩形的长度可以约为10μm到40μm，矩形的宽度可以约为10μm到40μm，相邻第五过孔V5之间的距离可以约为10μm到40μm。
(6)在形成前述图案的基底上涂覆第三有机薄膜，通过图案化工艺对第三有机薄膜进行图案化，形成第三有机层图案，第三有机层图案包括：位于显示区域100的像素定义层22、位于电路区301的隔离层23以及位于隔离坝区302的第四坝基412和第五坝基423，图17为形成第三有机层后的示意图，图18为图17沿A-A向的示意图。
在一种示例性实施例中，像素定义层22上开设有暴露出阳极21的第六过孔V6。
在一种示例性实施例中，在平行于显示基板的平面内，第六过孔V6的形状可以是三角形、矩形、多边形、圆形或椭圆形等。
在一种示例性实施例中，第六过孔V6的形状可以是矩形，矩形的长度可以约为10μm到40μm，矩形的宽度可以约为10μm到40μm，相邻第六过孔V6之间的距离可以约为10μm到40μm。
在一种示例性实施例中，隔离层23靠近显示区域100的一端与显示区域100之间的距离等于像素定义层22远离显示区域100的一端与显示区域100之间的距离，且隔离层23远离显示区域100的一端与显示区域100之间的距离小于或者等于第二平坦层16远离显示区域100的一端与显示区域100之间的距离。
在一种示例性实施例中，隔离层23远离显示区域的一端与显示区域之间的距离小于或者等于第二平坦层远离显示区域的一端与显示区域之间的距离。
在一种示例性实施例中，隔离层23在基底上的正投影覆盖第五过孔在基底上的正投影。
在一种示例性实施例中，隔离层23开设有暴露出辅助电源线330的多个 第七过孔V7。多个第七过孔V7可以阵列式排布，或者多个第七过孔可以互通，图17和图18是以多个第七过孔可以互通为例进行说明的。
在一种示例性实施例中，多个第七过孔V7位于第一电路区301A、第二电路区301B和第三电路区301C。
在一种示例性实施例中，位于第三电路区301C的第七过孔V7在基底上的正投影与第四过孔V4在基底上的正投影至少部分重叠。
在一种示例性实施例中，第四坝基412设置在覆盖第二坝基411的辅助电源线330上，且第四坝基412在基底上的正投影覆盖第二坝基411在基底上的正投影。
在一种示例性实施例中，第四坝基412沿第一方向的长度可以约为20μm到60μm。
在一种示例性实施例中，在垂直于显示基板的平面内，第四坝基412的截面形状可以为梯形或者矩形。当第四坝基412的截面形状为梯形时，远离基底一侧的表面的长度小于靠近基底一侧的表面长度，远离基底一侧的表面的长度可以约为20μm到40μm。
在一种示例性实施例中，第五坝基423设置在第三坝基422上，且第五坝基423在基底上的正投影覆盖第三坝基422在基底上的正投影。
在一种示例性实施例中，第五坝基423沿第一方向的可以约为20μm到60μm。
在一种示例性实施例中，在垂直于显示基板的平面内，第五坝基423的截面形状可以为梯形或者矩形。当第五坝基423的截面形状为梯形时，远离基底一侧的表面的长度小于靠近基底一侧的表面长度，远离基底一侧的表面的长度可以约为20μm到40μm。
在一种示例性实施例中，第四坝基412和第五坝基423之间暴露出辅助电源线330，且第四坝基412靠近显示区域100的一侧暴露出辅助电源线330。
(7)在形成前述图案的基底上形成有机发光层24，如图19和图20所示，图19为形成有机发光层后的示意图，图20为图19沿A-A向的截面图。
在一种示例性实施例中，有机发光层24形成在显示区域100的像素界定层的第六过孔V6内，实现有机发光层24与阳极21连接。由于阳极21与连接电极17连接，连接电极17与第一漏电极连接，因而实现了有机发光层24与第一漏电极的连接。
在一种示例性实施例中，有机发光层24可以包括叠设的空穴注入层(Hole Injection Layer，简称HIL)、空穴传输层(Hole Transport Layer，简称HTL)、电子阻挡层(Electron Block Layer，简称EBL)、发光层(Emitting Layer，简称EML)、空穴阻挡层(Hole Block Layer，简称HBL)、电子传输层(Electron Transport Layer，简称ETL)和电子注入层(Electron Injection Layer，简称EIL)。在示例性实施方式中，所有子像素的空穴注入层可以是连接在一起的共通层，所有子像素的电子注入层可以是连接在一起的共通层，所有子像素的空穴传输层可以是连接在一起的共通层，所有子像素的电子传输层可以是连接在一起的共通层，所有子像素的空穴阻挡层可以是连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是隔离的，相邻子像素的电子阻挡层可以有少量的交叠，或者可以是隔离的。
(8)在形成前述图案的基底上形成位于显示区域100和电路区301的阴极25和位于隔离坝区302中的第六坝基413和第七坝基424，如图21和图22所示，图21为形成阴极后的示意图，图22为图21沿A-A向的截面图。
在一种示例性实施例中，阴极25远离显示区域100的一端与显示区域100之间的距离小于隔离层23远离显示区域100的一侧与显示区域100之间的距离。
在一种示例性实施例中，阴极25的一部分形成在显示区域100的有机发光层24上，阴极25与有机发光层24连接，阴极25的另一部分通过第七过孔与辅助电源线330连接。
在一种示例性实施例中，由于阴极25与辅助电源线330连接，辅助电源线330与电源线310的第二电源部310B电连接，因而实现了阴极25与电源线310的连接。
在一种示例性实施例中，阴极可以采用镁(Mg)、银(Ag)、铝(Al)、 铜(Cu)和锂(Li)中的任意一种或多种，或采用上述金属中任意一种或多种制成的合金。
在一种示例性实施例中，第六坝基413设置在第四坝基412上，且第四坝基在基底上的正投影覆盖第六坝基413在基底上的正投影。
在一种示例性实施例中，第六坝基413沿第一方向的可以约为20μm到60μm。
在一种示例性实施例中，在垂直于显示基板的平面内，第六坝基413的截面形状可以为梯形或者矩形。当第六坝基413的截面形状为梯形时，远离基底一侧的表面的长度小于靠近基底一侧的表面长度，远离基底一侧的表面的长度可以约为20μm到40μm。
在一种示例性实施例中，第二坝基402、覆盖第二坝基的辅助电源线330、第四坝基411和第六坝基413形成第一隔离坝410。
在一种示例性实施例中，第七坝基424设置在第五坝基423上，且第五坝基423在基底上的正投影覆盖第七坝基424在基底上的正投影。
在一种示例性实施例中，第七坝基424沿第一方向的可以约为20μm到60μm。
在一种示例性实施例中，在垂直于显示基板的平面内，第七坝基424的截面形状可以为梯形或者矩形。当第七坝基424的截面形状为梯形时，远离基底一侧的表面的长度小于靠近基底一侧的表面长度，远离基底一侧的表面的长度可以约为20μm到40μm。
在一种示例性实施例中，第一坝基421、覆盖第一坝基的第二电源部310B、第三坝基422、第五坝基423和第七坝基424形成第二隔离坝420。
在一种示例性实施例中，第一隔离坝410与显示区域100之间的距离小于第二隔离坝420与显示区域100之间的距离。
在一种示例性实施例中，第一隔离坝410和第二隔离坝420在基底上正投影沿第一方向的长度可以约为20μm到60μm，第一隔离坝410与第二隔离坝420之间的距离可以约为20μm到60μm。
在一种示例性实施例中，在垂直于显示基板的平面内，第一隔离坝410和第二隔离坝420的截面形状可以为梯形。
在一种示例性实施例中，第六坝基413和第七坝基424为一体成型结构。阴极25可以形成在第六坝基413和第七坝基424之前，或者可以形成在第六坝基413和第七坝基424之后。
在一种示例性实施例中，第一隔离坝410在基底上的正投影与第三驱动电路的时钟信号线在基底上的正投影至少部分重叠。
(9)在形成前述图案的基础上形成封装层26，封装层26形成在显示区域100、电路区301和隔离坝区302，如图5所示。
在一种示例性实施例中，显示区域100和电路区301的封装层26采用第一封装层261、第二封装层262和第三封装层263的叠层结构，隔离坝区302的封装层26采用第一封装层261和第三封装层263的叠层结构。
在一种示例性实施例中，第一封装层可以采用无机材料，在显示区域100覆盖阴极25，在电路区301覆盖隔垫柱层23，在隔离坝区302包裹第一隔离坝410和第二隔离坝420。第二封装层可以采用有机材料，设置在显示区域100和电路区301。第三封装层可以采用无机材料，覆盖显示区域100和电路区301的第二封装层，以及覆盖隔离坝区302的第一封装层。即显示区域100和电路区301的封装层26采用无机材料/有机材料/无机材料的叠层结构，有机材料层设置在两个无机材料层之间，隔离坝区302的封装层26采用无机材料/无机材料的叠层结构。
在一种示例性实施例中，第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。第一绝缘层称为缓冲(Buffer)层，用于提高基底的抗水氧能力，第二绝缘层和第三绝缘层称为栅绝缘(GI)层，第四绝缘层称为层间绝缘(ILD)层。
在一种示例性实施例中，第一金属薄膜、第二金属薄膜、第三金属薄膜和第四金属薄膜可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕 合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Ti/Al/Ti等。透明导电薄膜可以包括氧化铟锡(ITO)或氧化铟锌(IZO)。像素定义层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等。有源层薄膜可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩、聚噻吩等各种材料，即本公开适用于基于氧化物Oxide技术、硅技术以及有机物技术制造的晶体管。
本公开示例性实施例通过第一源漏金属层形成电源线310的第一电源部310A，通过第二源漏金属层形成电源线310的第二电源部310B，以在边缘区域300形成了双层的电源线310，实现了并联结构的双层电源走线，减小了边缘区域300电源走线的电阻，最大限度地减小了电压信号的压降，提高了显示区域100显示亮度均一性，提高了显示品质。
在一种示例性实施例中，第一电源部310A与第三驱动电路203之间的距离大于或者等于1微米，且小于或者等于6微米，示例性地，第一电源部310A与第三驱动电路203之间的距离可以为4微米，本公开对此不作任何限定。
在一种示例性实施例中，第一电源部310A与裂纹检测线320之间的距离大于或者等于1微米，且小于或者等于6微米，示例性地，第一电源部310A与裂纹检测线320之间的距离可以为4微米，本公开对此不作任何限定。
本公开中，第一电源部310A与第三驱动电路203之间的距离设置与第一电源部310A与裂纹检测线320之间的距离设置使得第一电源部310A在保证显示基板曝光、刻蚀等工艺的和信号干扰要求的情况下的宽度足够大，降低了电源线的压降，可以提升显示基板的显示均一性，并降低显示基板的功耗。
本公开中，第一电源部310A与第三驱动电路203之间的距离和第一电源部310A与裂纹检测线320之间的距离可以相等，或者可以不相等，本公开对此不作任何限定。
本公开中，第二电源部310B在基底10上的正投影覆盖第一电源部310A 和第三驱动电路203在基底10上的正投影。本公开中第二电源部310B的设置方式使得第二电源部310B沿第一方向的长度足够大，降低了电源线的压降，可以提升显示基板的显示均一性，并降低显示基板的功耗。
本公开中，第二电源部310B靠近显示区域100的一端与显示区域100之间的距离大于第二驱动电路202中的时钟信号线CLK与显示区域100之间的距离，降低第二驱动电路202中的时钟信号线CLK的负载，保证显示区域100中的显示单元的正常显示。
本公开中，第一保护层431包裹第一电源部310A远离显示区域100的一端，第二保护层432包裹第二电源部310B远离显示区域100的一端，可以防止腐蚀的发生，防止暗点。
本公开中，第二平坦层16覆盖位于第二过孔边缘的第二电源部，可以防止腐蚀的发生，防止暗点。
本公开中，由于第二电源部310B以及第二平坦层的设置方式，可以使得第一隔离坝410靠近显示区域100的一端与第二电源部310B靠近显示区域的一端之间的距离较大，可以提升显示基板的封装可靠性。
本公开中，辅助电源线330覆盖第一驱动电路201、第二驱动电路202和第三驱动电路203，可以减小电源线的压降，还可以屏蔽外界环境或者信号对于第一驱动电路201、第二驱动电路202和第三驱动电路203的干扰。
本公开示例性实施例通过在第二电源部310B和辅助电源线330上分别设置第二过孔和第五过孔，形成放气通道，可以在工艺过程中有效排放平坦层产生的气体，避免造成膜层剥离，提高工艺质量。本公开示例性实施例显示基板的制备过程具有良好的工艺兼容性，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。
本公开显示基板的结构及其制备过程仅仅是一种示例性说明。在一种示例性实施例中，可以根据实际需要变更相应结构以及增加或减少图案化工艺，本公开在此不做限定。
本公开实施例还提供了一种显示基板的制备方法，设置为制成显示基板，显示基板包括：显示区域和边缘区域，本公开实施例提供的显示基板的制备 方法可以包括以下步骤：
步骤S1、提供一基底。
步骤S2、在基底上依次形成第一电源部和第二电源部，以形成位于边缘区域的电源线。
在一种示例性实施例中，第二电源部在基底上的正投影与第一电源部在基底上的正投影至少部分重叠，且第二电源部远离显示区域的一端与显示区域之间的距离大于或者等于第一电源部远离显示区域的一端与显示区域之间的距离。
显示基板为前述任一个实施例提供的显示基板，实现原理和实现效果类似，在此不再赘述。
在一种示例性实施例中，步骤S2可以包括以下步骤：
在基底上形成显示区域的像素驱动电路、位于电路区的第一驱动电路、第二驱动电路、位于第三电路区的第三驱动电路以及位于隔离坝区的第一电源部和裂纹检测线；
在形成第一电源部的基底上形成位于显示区域和电路区的第一平坦层和位于隔离坝区的第一坝基和第一保护层；
在形成第一平坦层的基底上形成位于显示区域的连接电极和位于电路区和隔离坝区的第二电源部；
在形成第二电源部的基底上形成位于显示区域和电路区的第二平坦层、位于隔离坝区的第二坝基、第三坝基和第二保护层；
在形成第二平坦层的基底上形成位于显示区域的阳极和位于边缘区域的辅助电源线；
在形成辅助电源线的基底上形成位于显示区域的像素定义层、位于电路区的隔离层以及位于隔离坝区的第四坝基和第五坝基；
在形成像素定义层的基底上形成位于显示区域的有机发光层、位于显示区域和电路区的阴极和位于隔离坝区中的第六坝基和第七坝基。
本公开实施例还提供了一种显示装置，包括显示基板。
显示基板为前述任一个实施例提供的显示基板，实现原理和实现效果类似，在此不再赘述。
在一种示例性实施例中，显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本申请的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (19)
- 一种显示基板，包括：显示区域和位于所述显示区域侧面的边缘区域，所述显示基板包括：基底以及设置在所述基底上，且位于所述边缘区域的电源线，所述电源线包括：相互连接的第一电源部和第二电源部，所述第二电源部位于所述第一电源部远离所述基底的一侧；所述显示区域包括：多个显示单元，至少一个显示单元包括：像素驱动电路和发光器件，所述像素驱动电路与所述发光器件的阳极电连接，所述电源线与发光器件的阴极电连接，所述第二电源部在基底上的正投影与所述第一电源部在基底上的正投影至少部分重叠，且所述第二电源部远离所述显示区域的一端与显示区域之间的距离大于或者等于所述第一电源部远离所述显示区域的一端与显示区域之间的距离。
- 根据权利要求1所述的显示基板，其中，所述边缘区域包括：沿着远离所述显示区域的方向依次设置的电路区和隔离坝区，所述电路区包括：沿着远离所述显示区域的方向依次设置的第一电路区、第二电路区和第三电路区；所述像素驱动电路包括：写入晶体管、补偿晶体管、发光晶体管，第一扫描信号线、第二扫描信号线和发光信号线；第一扫描信号线与写入晶体管的控制极电连接，第二扫描信号线与补偿晶体管的控制极电连接，发光信号线与发光晶体管的控制极电连接；所述写入晶体管和所述补偿晶体管的晶体管类型不同；所述显示基板还包括：位于所述第一电路区的第一驱动电路，位于所述第二电路区的第二驱动电路和位于所述第三电路区和所述隔离坝区的第三驱动电路；所述第一驱动电路与所述第一扫描信号线电连接，所述第二驱动电路与所述第二扫描信号线电连接，所述第三驱动电路与所述发光信号线电连接；所述第一电源部位于所述隔离坝区，所述第二电源部位于所述隔离坝区和所述电路区；所述第二电源部在基底上的正投影与所述第三驱动电路在基底上的正投影至少部分重叠，且与所述第二驱动电路在基底上的正投影不存在重叠区域。
- 根据权利要求2所述的显示基板，还包括：位于所述隔离坝区的裂纹检测线，所述裂纹检测线与所述第一电源部同层设置，且位于所述第一电源部远离所述显示区域的一侧；所述第一电源部与所述裂纹检测线之间的距离大于或者等于1微米，且小于或者等于6微米。
- 根据权利要求2所述的显示基板，其中，所述第一电源部与第三驱动电路之间的距离大于或者等于1微米，且小于或者等于6微米。
- 根据权利要求3所述的显示基板，还包括：位于所述显示区域、所述电路区和所述隔离坝区的第一平坦层和位于所述隔离坝区的第一保护层；所述第一平坦层位于所述第一电源部和所述第二电源部之间，且与所述第一保护层同层设置；所述第一保护层在基底上的正投影覆盖所述裂纹检测线在基底上的正投影，且与所述第一电源部在基底上的正投影至少部分重叠。
- 根据权利要求5所述的显示基板，其中，所述第三驱动电路包括：位于所述隔离坝区的时钟信号线；所述时钟信号线与所述第一电源部同层设置，且位于所述第一电源部靠近所述显示区域的一侧；所述第一平坦层在基底上的正投影覆盖所述时钟信号线在基底上的正投影，且与所述第一电源部在基底上的正投影不存在重叠区域。
- 根据权利要求5所述的显示基板，其中，所述第二电源部开设有暴露出所述第一平坦层的多个第二过孔，所述多个第二过孔呈矩阵式排布；多个第二过孔在基底上的正投影与所述第三驱动电路在基底上的正投影至少部分重叠。
- 根据权利要求7所述的显示基板，还包括：位于所述显示区域和所述电路区的第二平坦层和位于所述隔离坝区的第二保护层；所述第二平坦层位于所述第二电源部远离所述基底的一侧，且与所述第 二保护层同层设置；所述第二保护层在基底上的正投影覆盖所述第一保护层在基底上的正投影，所述第二平坦层在基底上的正投影覆盖所述第二过孔基底上的正投影。
- 根据权利要求8所述的显示基板，还包括：位于边缘区域的辅助电源线；所述阳极位于所述第二平坦层远离基底的一侧，且与所述辅助电源线同层设置；所述辅助电源线与所述第二电源部电连接；所述辅助电源线在基底上的正投影与所述第一驱动电路、所述第二驱动电路和所述第三驱动电路在基底上的正投影至少部分重叠。
- 根据权利要求9所述的显示基板，其中，所述辅助电源线开设有暴露出第二平坦层的多个第五过孔，所述多个第五过孔呈矩阵式排布；所述多个第五过孔位于所述第一电路区、所述第二电路区和所述第三电路区；位于所述第三电路区的第五过孔在基底上的正投影与第二过孔在基底上的正投影至少部分重叠。
- 根据权利要求10所述的显示基板，还包括：位于显示区域的像素定义层和位于所述电路区的隔离层；所述像素定义层位于所述阳极远离所述基底的一侧，且与所述隔离层同层设置；所述隔离层远离显示区域的一端与显示区域之间的距离小于或者等于所述第二平坦层远离显示区域的一端与显示区域之间的距离，且所述隔离层在基底上的正投影覆盖所述第五过孔在基底上的正投影。
- 根据权利要求11所述的显示基板，还包括：依次叠设在所述基底上，且位于所述显示区域的有机发光层和位于所述显示区域和所述电路区的阴极；所述阴极与所述辅助电源线电连接。
- 根据权利要求12所述的显示基板，其中，所述隔离坝区还包括：第一隔离坝和第二隔离坝；所述第二隔离坝位于所述第一隔离坝远离所述显示区域的一侧，且位于所述第二保护层靠近所述显示区域的一侧。
- 根据权利要求13所述的显示基板，还包括：位于所述隔离坝区的第一坝基、第三坝基、第五坝基和第七坝基；所述第一坝基与所述第一平坦层同层设置，所述第三坝基与所述第二平坦层同层设置，所述第五坝基与所述像素定义层同层设置，所述第七坝基位于所述像素定义层远离所述基底的一侧；所述第二电源部覆盖在所述第一坝基上，所述第三坝基设置在覆盖所述第一坝基的第二电源部上，且所述第三坝基在基底上的正投影覆盖所述第一坝基在基底上的正投影，所述第五坝基设置在第三坝基上，且所述第五坝基在基底上的正投影覆盖第三坝基在基底上的正投影，所述第七坝基设置在第五坝基上，且第五坝基在基底上的正投影覆盖第七坝基在基底上的正投影；所述辅助电源线部分覆盖所述第三坝基；所述第一坝基、覆盖所述第一坝基的所述第二电源部、所述第三坝基、所述第五坝基和所述第七坝基形成第二隔离坝。
- 根据要求14所述的显示基板，还包括：位于所述隔离坝区的第二坝基、第四坝基和第六坝基；所述第二坝基与所述第二平坦层同层设置，所述第四坝基与所述像素定义层同层设置，所述第六坝基与所述第七坝基同层设置；所述第二坝基设置在所述第二电源部上，所述第四坝基设置在覆盖所述第二坝基的所述辅助电源线上，且所述第四坝基在基底上的正投影覆盖所述第二坝基在基底上的正投影，所述第六坝基设置在所述第四坝基上，且所述第四坝基在基底上的正投影覆盖所述第六坝基在基底上的正投影；所述第二坝基、覆盖所述第二坝基的所述辅助电源线、所述第四坝基和所述第六坝基形成第一隔离坝。
- 根据权利要求13或15所述的显示基板，其中，所述第一隔离坝在基底上的正投影与所述时钟信号线至少部分重叠。
- 一种显示装置，包括：如权利要求1至16任一项所述的显示基板。
- 一种显示基板的制备方法，设置为制成如权利要求1至16任一项所述的显示基板，所述显示基板包括：显示区域和位于显示区域侧面的边缘区域，所述方法包括：提供一基底；在所述基底上依次形成第一电源部和第二电源部，以形成位于所述边缘区域的电源线，所述第二电源部在基底上的正投影与所述第一电源部在基底上的正投影至少部分重叠，且所述第二电源部远离所述显示区域的一端与显示区域之间的距离大于或者等于所述第一电源部远离所述显示区域的一端与显示区域之间的距离。
- 根据权利要求18所述的方法，其中，所述在所述基底上依次形成第一电源部和第二电源部包括：在基底上形成显示区域的像素驱动电路、位于电路区的第一驱动电路、第二驱动电路、位于第三电路区的第三驱动电路以及位于隔离坝区的第一电源部和裂纹检测线；在形成第一电源部的基底上形成位于显示区域和电路区的第一平坦层和位于隔离坝区的第一坝基和第一保护层；在形成第一平坦层的基底上形成位于显示区域的连接电极和位于电路区和隔离坝区的第二电源部；在形成第二电源部的基底上形成位于显示区域和电路区的第二平坦层、位于隔离坝区的第二坝基、第三坝基和第二保护层；在形成第二平坦层的基底上形成位于显示区域的阳极和位于边缘区域的辅助电源线；在形成辅助电源线的基底上形成位于显示区域的像素定义层、位于电路区的隔离层以及位于隔离坝区的第四坝基和第五坝基；在形成像素定义层的基底上形成位于显示区域的有机发光层、位于显示区域和电路区的阴极和位于隔离坝区中的第六坝基和第七坝基。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2022/073243 WO2023137709A1 (zh) | 2022-01-21 | 2022-01-21 | 显示基板及其制备方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117322161A true CN117322161A (zh) | 2023-12-29 |
Family
ID=87347508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280000049.XA Pending CN117322161A (zh) | 2022-01-21 | 2022-01-21 | 显示基板及其制备方法、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117322161A (zh) |
| WO (1) | WO2023137709A1 (zh) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007164161A (ja) * | 2005-11-16 | 2007-06-28 | Canon Inc | 表示装置及びカメラ |
| KR102389346B1 (ko) * | 2017-04-03 | 2022-04-25 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN109713012B (zh) * | 2018-12-27 | 2020-11-20 | 厦门天马微电子有限公司 | 一种显示面板和显示装置 |
| CN213042915U (zh) * | 2020-09-10 | 2021-04-23 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
| CN113097263A (zh) * | 2021-03-25 | 2021-07-09 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
| CN113725380B (zh) * | 2021-04-14 | 2022-08-02 | 荣耀终端有限公司 | 显示面板及其制备方法、显示装置 |
| CN113224084A (zh) * | 2021-05-31 | 2021-08-06 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示面板、以及柔性显示装置 |
| CN113823671B (zh) * | 2021-11-09 | 2023-10-31 | 昆山国显光电有限公司 | 显示面板和显示装置 |
-
2022
- 2022-01-21 CN CN202280000049.XA patent/CN117322161A/zh active Pending
- 2022-01-21 WO PCT/CN2022/073243 patent/WO2023137709A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023137709A1 (zh) | 2023-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112071882B (zh) | 显示基板及其制备方法、显示装置 | |
| US10937849B2 (en) | Array substrate and method of manufacturing the same, display panel and display device | |
| WO2019233391A1 (zh) | Oled基板及显示面板、显示装置 | |
| US11723257B2 (en) | Organic light emitting diode display substrate, manufacturing method therefor, and organic light emitting diode display device | |
| US9911802B2 (en) | Display device and method for manufacturing the same | |
| CN111863929A (zh) | 显示基板及其制备方法、显示装置 | |
| CN113964109A (zh) | 显示基板及其制备方法、显示装置 | |
| US11678539B2 (en) | Display unit | |
| US20240081115A1 (en) | Display substrate, manufacturing method thereof, and display device | |
| CN113748534B (zh) | 显示基板及其制作方法、显示装置 | |
| WO2022051994A1 (zh) | 显示基板及其制备方法、显示装置 | |
| CN114429959A (zh) | 显示基板及其制备方法、显示装置 | |
| CN113793856B (zh) | 显示基板及其制备方法、显示装置 | |
| CN213042915U (zh) | 显示基板和显示装置 | |
| WO2022222070A1 (zh) | 显示基板及其制备方法、显示装置 | |
| CN113851490A (zh) | 显示基板及其制备方法、显示装置 | |
| WO2023137709A1 (zh) | 显示基板及其制备方法、显示装置 | |
| CN115280537A (zh) | 显示基板及其制备方法、显示装置 | |
| CN113394244A (zh) | 显示母板及其制备方法、显示基板和显示装置 | |
| JP5201381B2 (ja) | 表示装置の製造方法 | |
| US20240057388A1 (en) | Display Substrate and Preparation Method thereof, and Display Apparatus | |
| EP4339925A1 (en) | Display substrate and electronic device | |
| WO2022222084A1 (zh) | 显示基板及其制备方法、显示装置 | |
| CN116456772A (zh) | 显示基板及其制备方法、显示装置 | |
| CN116887635A (zh) | 显示基板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication |