본 발명의 하나의 특징에 따른 평판 표시 패널은, 기판 위에 복수의 화소가 배열된 평판 표시 패널로서,
상기 각 화소는,
상기 기판 위에 형성되는 화소전극; 및
상기 화소 전극에 형성되며 서로 인접한 화소를 분리하며 외부에서 입사되는 광을 차단하는 화소분리층을 포함한다.
상기 화소분리층은 금속 및 유전체가 혼성되어 이루어진 금속유전체혼성층(Metal Insulator Hybrid Layer, MIHL)일 수 있다.
상기 금속유전체혼성층은, 상기 화소전극 위에 형성되며 투명한 유전성 물질이 주성분으로 이루어진 제1 층; 상기 제1 층위에 형성되며 불투명한 금속성 물질이 주성분으로 이루어진 제2 층; 및 상기 제2 층위에 형성되며 투명한 유전성 물질이 주성분으로 이루어진 제3층을 포함할 수 있다.
상기 금속유전체혼성층은 상기 유전성 물질이 주성분인 제1 층으로부터 상기 금속성 물질이 주성분인 제2 층으로 연속적으로 변하는 계면이 형성될 수 있다.
상기 금속유전체혼성층은 상기 금속성 물질이 주성분인 제2 층으로부터 상기 유전성 물질이 주성분인 제3 층으로 연속적으로 변하는 계면이 형성될 수 있다.
상기 유전성 물질은 SiO2, In2O3, SnO2, MgF2, Al
2O3, TiO2, ZrO2 및 ITO로 이루어진 군에서 선택된 적어도 하나일 수 있고, 상기 금속성 물질은 In, Sb, Ag, Au, Cu, Al, Pt, Co, Rh, Ru, Sn, Ir, Ti 및 Ta로 이루어진 군에서 선택된 적어도 하나일 수 있다.
상기 각 화소는, 상기 화소전극 상에 형성되는 유기발광층; 및 상기 유기발광층 상에 형성되는 전극층을 더 포함하고, 상기 유기발광층 상에 형성된 전극층은 투명한 도전물질로 이루질 수 있다.
상기 화소전극 상에 형성된 화소분리층은 테퍼각이 대략 20°이하일 수 있다.
본 발명의 다른 특징에 따른 평판 표시 패널의 형성방법은, 기판 위에 복수의 화소가 배열된 평판 표시 패널의 형성방법으로서,
a) 상기 기판 위에 도전물질을 이용하여 화소전극을 형성하는 단계;
b) 상기 화소전극 위에 불투명 금속성 물질 및 투명 유전성 물질의 혼성물을 증착하여 화소분리층을 형성하는 단계; 및
c) 상기 화소전극 위에 형성된 화소분리층의 적어도 일부를 식각하는 단계를 포함한다.
상기 b) 단계는,
b-1) 유전성 물질을 주성분으로 증착하는 단계;
b-2) 금속성 물질을 주성분으로 증착하는 단계; 및
b-3) 유전성 물질을 주성분으로 증착하는 단계를 포함할 수 있다.
상기 b) 단계는
상기 유전성 물질과 금속성 물질이 증착되는 속도 차이를 조절하는 증착 방법을 이용하여 수행할 수 있다.
상기 증착 방법은, 진공 증착법, 이온빔 보조 증착법, 이온빔 보조 증착법, 스퍼터링법, 이온빔 스퍼터링법, 이온빔 보저 스퍼터링법, 열 증착법, 플라즈마 보조 증착법, 반응 저전압 이온 플레이팅법 중에서 선택된 어느 하나일 수 있다.
본 발명의 다른 특징에 따른 평판 표시 패널은, 기판 위에 복수의 화소가 배열되는 평판 표시 패널로서,
상기 화소 각각은,
상기 기판 위에 형성되고, 드레인전극을 구비한 트랜지스터;
상기 트랜지스터를 포함한 기판 위에 형성되고 상기 드레인전극의 일부를 노출시키는 접촉구를 구비한 절연층;
상기 접촉구를 통하여 상기 드레인전극과 연결되도록 불투명한 도전물질로 형성된 화소전극;
상기 화소 전극의 일부 및 상기 기판 위에 형성되어 상기 화소를 인접한 화소와 분리시키며, 외부에서 입사되는 광을 차단하는 화소분리층;
상기 화소전극 위에 형성되는 유기발광층; 및
상기 유기발광층 위에 형성되며 투명한 도전물질로 이루어진 전극층을 포함한다.
상기 화소전극은 상기 트랜지스터가 형성된 영역 위에 형성될 수 있다.
상기 화소분리층은 금속 및 유전체가 혼성되어 연속적으로 변하는 계면이 형성되는 금속유전체혼성층일 수 있다.
상기 금속유전체혼성층은 상기 화소전극 위에 형성되며 투명한 유전성 물질이 주성분으로 이루어진 제1 층; 상기 제1 층위에 형성되며 불투명한 금속성 물질이 주성분으로 이루어진 제2 층; 및 상기 제2 층위에 형성되며 투명한 유전성 물질이 주성분으로 이루어진 제3 층을 포함할 수 있다.
본 발명의 또 다른 특징에 따른 평판 표시 장치는, 선택 신호를 전달하는 복수의 주사선, 상기 주사선에 절연되어 교차하고 데이터 신호를 전달하는 복수의 데이터선, 상기 주사선과 상기 데이터선에 각각 연결되는 복수의 화소를 포함하는 평판 표시 장치로서,
상기 각 화소는,
상기 선택신호에 응답하여 상기 데이터신호를 전달하는 제1 트랜지스터;
상기 제1 트랜지스터를 통하여 전달되는 데이터 신호에 대응하는 전압을 충전하는 커패시터;
상기 커패시터의 일전극이 제어전극에 연결되어 상기 커패시터에 충전된 전압에 대응하는 전류를 제1 전극으로 출력하는 제2 트랜지스터; 및
상기 제1 전극에 연결되는 애노드를 구비하고, 상기 애노드에 전달되는 전류에 대응하는 빛을 발광하는 발광 소자를 포함하며,
상기 발광소자의 발광영역은 상기 애노드의 일부를 덮도록 상기 기판 위에 형성된 화소분리층에 의해 인접한 발광소자의 발광영역과 분리되고,
상기 화소분리층은 외부에서 입사되는 광을 차단한다.
상기 화소분리층은 금속 및 유전체가 혼성되어 연속적으로 변하는 계면이 형성되는 금속유전체혼성층일 수 있다.
상기 금속유전체혼성층은, 상기 화소전극 위에 형성되며 투명한 유전성 물질이 주성분으로 이루어진 제1 층; 상기 제1 층위에 형성되며 불투명한 금속성 물질이 주성분으로 이루어진 제2 층; 및 상기 제2 층위에 형성되며 투명한 유전성 물질 이 주성분으로 이루어진 제3 층을 포함할 수 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
먼저, 본 발명의 제1 실시예에 따른 평판 표시 장치에 대하여 도 1 내지 도 7b를 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 제1 제1 실시예에 따른 평판 표시 장치의 구성을 개략적으로 보여주는 도면이다.
도 1에 도시된 바와 같이, 평판 표시 장치는 표시패널(100), 주사 구동부(200) 및 데이터 구동부(300)를 포함한다.
표시패널(100)은 데이터선(D1-Dm), 주사선(S1-Sn) 및 복수의 화소회로(110)를 포함한다. 데이터선(D1-Dm)은 화상 신호를 나타내는 데이터 신호를 화소회로(110)로 전달하며, 주사선(S1-Sn)은 선택신호를 화소회로(110)로 전달한다.
주사 구동부(200)는 행 방향으로 뻗어 있는 복수의 주사선(S1-Sn)에 각각 선택신호를 순차적으로 인가하며, 데이터 구동부(300)는 열 방향으로 뻗어 있는 복수의 데이터선(D1-Dm)에 화상 신호에 대응되는 데이터 전압(VDATA)을 인가한다.
여기서, 주사 구동부(200) 및/또는 데이터 구동부(300)는 표시패널(100)에 전기적으로 연결될 수 있으며 또는 표시패널(100)에 접착되어 전기적으로 연결되어 있는 테이프 캐리어 패키지(tape carrier package, TCP)에 칩 등의 형태로 장착될 수 있다. 또는 표시 패널(100)에 접착되어 전기적으로 연결되어 있는 가요성 인쇄 회로(flexible printed circuit, FPC) 또는 필름(film) 등에 칩 등의 형태로 장착될 수도 있다. 이와는 달리 주사 구동부(200) 및/또는 데이터 구동부(300)는 표시 패널의 유리 기판 위에 직접 장착될 수도 있으며, 또는 유리 기판 위에 주사선, 데이터선 및 박막 트랜지스터와 동일한 층들로 형성되어 있는 구동 회로와 대체될 수도 직접 장착될 수도 있다.
도 2는 본 발명의 제1 실시예에 따른 평판 표시 장치의 화소회로(110)를 보여주는 등가회로도이다. 도 2는 첫 번째 주사선(S1)과 첫 번째 데이터선(D1)에 의해 구동되는 화소회로를 대표적으로 도시한 것이다.
도 2에 나타낸 바와 같이, 화소 회로(110)는 발광소자(OLED), 2개의 트랜지스터(M1, M2) 및 커패시터(Cst)를 포함한다. 트랜지스터들(M1, M2)은 PMOS형 트랜지스터로 형성된다.
스위칭 트랜지스터(M2)는 게이트전극이 주사선(Sn)에 연결되고, 소스전극이 데이터선(Dm)에 연결되며 드레인전극은 커패시터(Cst)의 일단 및 구동 트랜지스터(M1)의 게이트전극에 연결된다. 커패시터(Cst)의 타단은 전원전압(VDD)에 연결된다. 구동 트랜지스터(M1)의 소스전극이 전원전압(VDD)에 연결되고, 드레인전극은 발광소자(OLED)의 애노드(화소전극)에 연결된다. 발광소자(OLED)는 캐소드가 기준 전압(VSS)에 연결되며 구동 트랜지스터(M1)를 통하여 인가되는 전류에 기초하여 발광한다. 여기서, 발광소자(OLED)의 캐소드에 연결되는 전원(VSS)은 전원(VDD)보다 낮은 레벨의 전압으로서, 그라운드 전압 등이 사용될 수 있다.
이와 같은 화소 회로의 동작에 대하여 설명하면, 먼저 주사선(Sn)에 선택신호가 인가되어 스위칭 트랜지스터(M2)가 온되면 데이터 전압이 커패시터(Cst)의 일단 및 구동 트랜지스터(M1)의 게이트전극에 전달된다. 따라서 커패시터(Cst)에 의해 구동 트랜지스터(M1)의 게이트-소스 전압(VGS)은 일정 기간 유지된다. 그리고 구동 트랜지스터(M1)는 게이트-소스 전압(VGS)에 대응하는 전류(IOLED)를 발광소자(OLED)의 애노드(화소전극)에 인가되어 발광소자(OLED)는 발광한다. 이때, 발광소자(OLED)에 흐르는 전류(IOLED)는 수학식 1과 같다.
수학식 1과 같이, 구동 트랜지스터(M1)의 게이트전극에 높은 데이터 전압(VDATA)이 전달되면 구동 트랜지스터(M1)의 게이트-소스 전압(VGS)이 낮아져 적은 량의 전류(IOLED)가 화소 전극으로 인가되어 발광소자(OLED)는 적게 발광하여 낮은 계조를 표시하게 된다. 또 낮은 데이터 전압(VDATA)이 전달되면 구동 트랜지스터(M1)의 게이트-소스 전압(VGS)이 높아져 다량의 전류(IOLED)가 화소 전극으로 인가되어 발광 소자(OLED)는 많이 발광하여 높은 계조를 표시하게 된다. 이와 같은 화소 회로 각각에 인가되는 데이터 전압은 표시될 영상데이터 신호에 기초하여 데이터 전압(VDATA) 레벨이 결정된다.
이하에서는, 표시패널의 세부 구조에 대하여 상세하게 설명한다. 이하의 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장하여 나타내었다. 또한, 층, 막, 영역 등의 부분이 다른 부분 "위에"있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함하는 것이고, 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때는 중간에 다른 부분이 없는 것을 뜻한다.
도 3은 표시패널의 부분 배치평면도의 하나의 예로서, 도 2에 도시된 화소회로(110)의 배치구조를 보여주는 배치평면도이고, 도 4는 도 3의 Ⅰ-Ⅰ' 부분의 단면도이다. 도 3에서는 도면의 간략화를 위하여 도전층 즉, 반도체층, 게이트전극층, 소스드레인전극층을 중심으로 도시하고, 화소영역에 대략 전면에 형성되는 화소전극과 버퍼층, 층간절연막, 평탄화막 등은 생략하였다.
도 3 및 도 4를 참조하면, 절연 기판(10) 위에 산화 규소 등으로 이루어진 버퍼층(15)이 형성되고, 버퍼층(15) 위에 반도체층인 다결정 규소층(poly silicon layer)(21, 22)이 형성된다.
다결정 규소층(21)은 트랜지스터(M2)의 소스, 드레인 및 채널영역을 형성하고, 다결정 규소층(22)은 트랜지스터(M1)의 소스, 드레인 및 채널영역을 형성한다. 다결정 규소층(21, 22) 위에는 게이트절연막(30)이 형성된다.
게이트절연막(30) 위에는 게이트전극층(41, 42)이 형성된다. 게이트전극층(41)은 주사선(S1)에 해당하며 화소회로(110)가 배치되는 화소영역의 가로방향으로 길게 연장되게 형성되고, 다결정규소층(21)의 채널영역 상에 연장되어 트랜지스터(M2)의 게이트전극을 형성한다. 게이트전극층(42)은 커패시터(Cst) 및 트랜지스터(M1)의 게이트전극을 형성한다. 구체적으로, 게이트전극층(42)는 다결정규소층(22)의 채널영역 위로 연장되어 트랜지스터(M1)의 게이트전극을 형성하고 커패시터(Cst)의 용량에 대응하는 면적을 갖도록 확장되어 커패시터(Cst)의 일전극을 형성한다.
이렇게 형성된 게이트전극층(41, 42) 위에는 층간절연막(50)이 기판 전체적으로 형성된다.
층간절연막(50) 상에는 데이터선(61), 전원선(62), 소스드레인 전극층(63, 64)이 형성된다. 데이터선(61)은 데이터선(D1)에 해당하는 것으로 화소회로(110)가 배치되는 화소영역의 세로방향으로 길게 연장되게 형성되고, 콘택홀(53a)을 통하여 트랜지스터(M2)의 소스영역과 전기적으로 연결된다.
전원선(62)은 전원선(VDD)에 해당하는 것으로 콘택홀(52)을 통하여 다결정규소층(22)의 소스영역과 전기적으로 연결되고, 게이트전극층(42)과 대응되게 넓게 확장되어 커패시터(Cst)의 타전극을 형성한다. 즉, 넓게 확장된 게이트전극층(42)과 이 게이트전극층(42)과 대응되게 형성된 전극선(62)은 커패시터(Cst)를 형성한다.
드레인전극(63)은 콘택홀(53b)를 통하여 다결정규소층(21)의 드레인영역과 접촉하고, 콘택홀(54)을 통하여 게이트전극층(42)고 접촉하여 다결정규소층(21)의 드레인영역과 게이트전극층(42)을 전기적으로 연결한다. 따라서 드레인전극(63)에 의해 트랜지스터(M2)의 드레인, 커패시터(Cst)의 일전극 및 트랜지스터(M1)의 게이트전극이 전기적으로 연결된다.
드레인전극(64)은 콘택홀(51)을 통하여 트랜지스터(M1)의 드레인영역과 접촉된다.
도 4에서와 같이, 데이터선(61), 전원선(62), 소스드레인 전극층(63, 64)이 형성된 위에는 패시베이션막(55) 및 평탄화막(70)이 형성된다.
평탄화막(70) 위에는 대략 전체 화소영역에 걸쳐 발광소자(OLED)의 애노드, 즉 화소전극(75)이 형성된다. 화소전극(75)은 콘택홀(71)을 통하여 드레인전극(64)과 접촉하여 트랜지스터(M1)의 드레인영역과 전기적으로 연결된다.
화소전극(75)이 형성된 후에 기판 전체적으로 화소분리층(Pixel Defined layer, 이하 PDL 이라고 함)(80)이 형성된다. 화소전극(75)위의 PDL(80)은 양단이 소정의 각도를 갖도록 식각되어 발광영역이 형성되고 이렇게 형성된 PDL(80)에 의해 화소와 인접한 화소의 발광영역이 분리된다. 이렇게 형성된 발광영역에는 유기발광층(90)이 형성되고, 유기발광층(90) 위에는 발광소자(OLED)의 캐소드(95)가 형성된다. 본 제1 실시예에 따른 평판 표시 장치는 전면발광 형태이므로 캐소드(95)은 투명전극, 예컨대 ITO로 형성된다. 이렇게 하여 트랜지스터(M1, M2), 커패시터(Cst) 및 발광소자(OLED)가 형성된 표시패널이 완성된다.
도 5는 도 4의 A 부분을 확대하여 상세하게 보여주는 도면이다.
도 5에서와 같이, PDL(80)은 3개의 층으로 구성되는 금속유전체혼성층(metal insulator hybrid layer, 이하 'MIHL' 이라 함)으로 이루어져 반사방지막 역할을 한다.
MIHL은 투명한 유전성 무기 물질로 이루어진 제1 및 제3층(81, 85)과 불투명한 금속성 물질로 이루어진 제2층(83)을 포함한다. 제1 및 제3층(81, 85)의 투명한 유전성 물질은 SiO2, In2O3, SnO2, MgF2, Al
2O3, TiO2, ZrO2 및 ITO로 이루어진 군에서 선택된 적어도 하나이고, 제2층(83)의 불투명한 금속성 물질은 In, Sb, Ag, Au, Cu, Al, Pt, Co, Rh, Ru, Sn, Ir, Ti 및 Ta로 이루어진 군에서 선택된 적어도 하나이다.
MIHL의 제1층(81)과 제2층(83) 사이 및 제2층(83)과 제3층(85) 사이는 유전성 물질과 금속성 물질이 점차적으로 변화되어 불연속 경계면은 존재하지 않는다. 즉, 화소전극(75)에 접촉하는 면은 유전성 물질이 농도가 높은 제1층(81)을 형성하고, 상부방향으로 갈수록 점차로 유전성 물질의 농도가 낮아지고 금속성 물질의 농도가 서서히 높아져 제2층(83)을 형성하고, 다시 금속성 물질의 농도는 낮아지고 유전성 물질의 농도가 높아져 제3층(85)을 형성한다.
이하에서는 PDL(80)과, 애노드(화소전극), 유기발광층 및 캐소드를 포함하는 발광소자(OLED)를 중심으로 표시패널의 형성방법에 대하여 도 6a 내지 도 6f를 참조하여 상세하게 설명한다.
도 6a 내지 도 6f는 본 발명의 제1 실시예에 따른 표시패널의 형성방법을 순서대로 보여주는 도면이다.
도 6a와 같이, 트랜지스터(M1) 및 커패시터(Cst)가 형성된 기판 위에 패시베이션막(55)을 전체적으로 형성하고, 패시베이션막(55) 상에 평탄화막(70)을 적층한다.
다음, 도 6b와 같이, 사진 식각하여 평탄화막(70) 상에 드레인전극(63)을 노출하는 콘택홀(71)을 형성하고, 콘택홀(71)이 형성된 평탄화막(70) 위에 도전물질로 콘택홀(71)을 통해 드레인전극(63)과 연결되는 발광소자(OLED)의 애노드, 즉 화소전극(75)을 형성한다. 본 제1 실시예에 따른 표시패널은 캐소드 방향으로 발광하는 전면발광형이므로, 화소전극(75)을 형성하는 도전물질은 IZO, ITO 등과 같은 투명한 도전 물질일 수도 있고 금속과 같은 불투명 도전물질일 수도 있다.
다음, 도 6c와 같이, 화소전극(75) 및 평탄화막(70) 위에 MIHL로 이루어진 PDL(80)을 형성한다. 구체적으로, 화소전극(75) 또는 평탄화막(70) 상에 유전성 물질이 주성분으로 된 제1층(81)으로부터 금속성 물질이 주성분인 제2층(83)으로 연속적으로 점차 변하는 계면이 형성되도록 증착한다. 그 다음, 다시 금속성 물질이 주성분인 제2층(83)으로부터 유전성 물질이 주성분으로 된 제3층(85)으로 연속적으로 점차 변하는 계면이 형성되도록 증착한다. 여기서 연속적으로 점차 변하는 계면이 형성되도록 증착하는 것은 유전성 물질과 금속성 물질이 증착되는 속도차이를 조절하는 것에 의해 가능하다. 증착을 시키는 방법으로는 진공 증착법, 이온빔 보조 증착법, 이온빔 보조 증착법, 스퍼터링법, 이온빔 스퍼터링법, 이온빔 보조 스퍼터링법, 열 증착법, 플라즈마 보조 증착법, 반응 저전압 이온 플레이팅법 등에서 선택된 어느 하나의 증착법에 의해 가능하다.
도 6d와 같이, 이렇게 형성된 PDL(80) 중에서 화소전극(75) 위에 형성된 PDL(80)의 일부가 사진 식각 등에 의해 식각되어 화소전극(75)이 노출된다. 특히 발광영역의 경계가 되는 부분은 경사지게 식각되도록 반투명 마스크 또는 스트라이프 형태의 마스크를 이용하여 식각할 수 있다. 특히, PDL(80)이 MIHL로 이루어져 있으므로 발광영역의 경계부분은 대략 20°이하의 낮은 테퍼각(taper angle)을 갖도록 형성할 수 있다.
다음, 도 6e와 같이, PDL(80)이 식각되어 형성된 발광영역 상에 유기발광층(90)이 형성된다. 유기발광층(90)은 앞서 설명한 바와 같이, 화소전극(75) 위에서부터 정공 주입층(HIL), 정공 수송층(HTL), 발광층(EML), 전자 수송층(ETL), 전자 주입층(EIL)을 포함하는 다층 구조로 이루어진다.
그리고, 도 6f와 같이, IZO, ITO 등과 같은 투명한 도전 물질로 이루어진 캐소드(95)가 유기발광층(90) 상에 형성된다. 이와 같은 형성방법에 따라 표시패널(100)이 완성된다.
앞서 설명한 바와 같이 본 발명의 제1 실시예에 따른 표시패널은 MIHL로서 PDL(80)을 형성함으로써, 유전성 물질의 농도가 높은 제1 및 제3층(81, 83)이 화소전극(75)과 캐소드(95) 사이에 형성되어 화소전극(75)과 캐소드(95)의 단락이 확실히 방지될 수 있다.
또한, 금속성 물질의 농도가 높은 제2층(83) 상에 유전성 물질의 농도가 높 은 제3층(85)이 형성되어 반사막(black matrix) 역할을 하여 캐소드 전극(95)을 통하여 금속 전극층까지 광이 입사되는 것을 효과적으로 차단함으로써 금속 전극층에 의한 반사광을 효과적으로 방지할 수 있다. 이에 더하여, MIHL은 성분조성의 특성에 의해 대략 20°이하로 작은 각도의 테퍼각(taper angle)을 형성할 수 있어, 식각각도가 낮을수록 바람직한 PDL의 재료로서 더욱 적합할 수 있다.
도 7a 및 7b는 전면(발광면)에서 바라본 패널(100)의 일부를 도시한 것으로, 도 7a는 종래의 표시패널의 모습이고, 도 6b는 PDL로서 MIHL을 사용한 본 발명의 제1 실시예에 따른 표시패널의 모습이다.
도 7a 및 도 7b에서와 같이, 종래의 표시패널은 주사선(S1, S2) 및 데이터선(D1, D2) 등에 의해 외부광이 반사되나, 본 발명의 제1 실시예에 따른 표시패널은 MIHL로 이루어진 PDL이 블랙매트리스 역할을 함으로써 화소영역(R, G, B)을 제외한 영역은 검게 보인다. 따라서 화소영역에서 방출되는 광은 다른 외부광의 영향을 받지 않게 되므로 표시패널의 표시특성은 향상될 수 있다.
다음은 본 발명의 제2 실시예에 따른 평판 표시 패널에 대하여 설명한다.
본 발명의 제2 실시예에 따른 평판 표시 패널은 PDL은 제3층(85, 도 5참조)이 투명 도전성 물질로 이루어진다는 점이 제1 실시예와 다르다.
구체적으로, 제2 실시예에 따른 PDL은 화소전극 상에 투명한 유전성 무기 물질로 이루어진 제1층, 불투명한 금속성 물질로 이루어진 제2층 및 투명 도전성 물질로 이루어진 제3층이 순서대로 형성된 MIHL로 구현된다. 이렇게 형성된 PDL 상에 캐소드전극층이 형성된다. 따라서 PDL의 투명 도전성 물질로 이루어진 제3층은 캐 소드전극과 전기적으로 연결되어 캐소드 버스 라인(cathod bus line)을 형성한다.
이와 같이, 명한 유전성 무기 물질로 이루어진 제1층, 불투명한 금속성 물질로 이루어진 제2층 및 투명 도전성 물질로 이루어진 제3층이 순서대로 형성된 MIHL로 PDL을 형성함으로써, PDL이 블랙매트리스 역할함과 동시에, PDL에 의해 캐소드전극의 넓이가 실질적으로 확장되므로 캐소드의 내부저항성분에 의해 발생할 수 있는 전압강하 현상을 효과적으로 감소시킬 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명은 이에 한정되는 것은 아니며, 그 외의 다양한 변경이나 변형이 가능하다. 예컨대, 앞서 설명한 실시예에서는 화소회로가 2개의 트랜지스터 및 하나의 커패시터를 포함하나 이에 한정되는 것이 아니라 3개 이상의 트랜지스터 및 2 이상의 커패시터를 포함하는 화소회로 일 수 있다. 또한 트랜지스터는 다결정 규소층으로 형성되는 것이 설명되었으나 이에 한정되는 것이 아니라, 비정질 실리콘(amorphous silicon), 유기 반도체 물질(organic semiconductor)로 이루어진 반도체층 등의 다양한 형태의 반도체층으로 형성될 수 있다. 즉, 본 발명의 권리범위는 앞서 설명한 실시예들과 같은 구조에 한정되는 것은 아니라, 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.