JPWO2013108326A1 - 薄膜トランジスタアレイ装置及びそれを用いたｅｌ表示装置 - Google Patents
薄膜トランジスタアレイ装置及びそれを用いたｅｌ表示装置 Download PDFInfo
- Publication number
- JPWO2013108326A1 JPWO2013108326A1 JP2013554096A JP2013554096A JPWO2013108326A1 JP WO2013108326 A1 JPWO2013108326 A1 JP WO2013108326A1 JP 2013554096 A JP2013554096 A JP 2013554096A JP 2013554096 A JP2013554096 A JP 2013554096A JP WO2013108326 A1 JPWO2013108326 A1 JP WO2013108326A1
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- electrode
- film transistor
- transistor array
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 175
- 239000010408 film Substances 0.000 claims abstract description 344
- 239000010410 layer Substances 0.000 claims abstract description 226
- 239000011229 interlayer Substances 0.000 claims abstract description 89
- 238000009792 diffusion process Methods 0.000 claims abstract description 59
- 230000002265 prevention Effects 0.000 claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims description 93
- 239000002184 metal Substances 0.000 claims description 93
- 239000000463 material Substances 0.000 claims description 48
- 239000007769 metal material Substances 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 description 72
- 238000004519 manufacturing process Methods 0.000 description 66
- 238000000034 method Methods 0.000 description 40
- 238000002161 passivation Methods 0.000 description 38
- 239000010949 copper Substances 0.000 description 30
- 239000000758 substrate Substances 0.000 description 28
- 229910021417 amorphous silicon Inorganic materials 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 238000002425 crystallisation Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 230000000149 penetrating effect Effects 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000009751 slip forming Methods 0.000 description 8
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 6
- 230000005525 hole transport Effects 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000003086 colorant Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 230000001678 irradiating effect Effects 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- 125000001637 1-naphthyl group Chemical group [H]C1=C([H])C([H])=C2C(*)=C([H])C([H])=C([H])C2=C1[H] 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229920000144 PEDOT:PSS Polymers 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910018557 Si O Inorganic materials 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- HFACYLZERDEVSX-UHFFFAOYSA-N benzidine Chemical compound C1=CC(N)=CC=C1C1=CC=C(N)C=C1 HFACYLZERDEVSX-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 2
- 238000000313 electron-beam-induced deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- IBHBKWKFFTZAHE-UHFFFAOYSA-N n-[4-[4-(n-naphthalen-1-ylanilino)phenyl]phenyl]-n-phenylnaphthalen-1-amine Chemical compound C1=CC=CC=C1N(C=1C2=CC=CC=C2C=CC=1)C1=CC=C(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C3=CC=CC=C3C=CC=2)C=C1 IBHBKWKFFTZAHE-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 150000007978 oxazole derivatives Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 238000006479 redox reaction Methods 0.000 description 2
- 238000006722 reduction reaction Methods 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
ＥＬ表示装置は、一対の電極間に発光層を配置した発光部と、発光部の発光を制御する薄膜トランジスタアレイ装置とを備えている。また、発光部と薄膜トランジスタアレイ装置との間に層間絶縁膜を配置するとともに、発光部の一方の陽極（２）が層間絶縁膜（３４）のコンタクトホール（３５）を介して薄膜トランジスタアレイ装置と電気的に接続されている。さらに、薄膜トランジスタアレイ装置は、層間絶縁膜（３４）のコンタクトホール（３５）を介して発光部の陽極（２）に電気的に接続される電流供給用の中継電極（３１）を有し、かつ発光部の一方の陽極（２）と薄膜トランジスタアレイ装置の電流供給用の中継電極（３１）の界面に拡散防止膜（３６）を形成した構成である。
Description
本開示は、多結晶シリコンや微結晶シリコンなどを活性層とする薄膜トランジスタアレイ装置及びそれを用いたＥＬ表示装置に関するものである。
薄膜トランジスタは、有機ＥＬディスプレイや液晶ディスプレイなどの表示装置の駆動基板に用いられ、現在、高性能化に向けた開発が盛んに行われている。特に、ディスプレイの大型化や高精細化に伴い、薄膜トランジスタの高い電流駆動能力が要求される中、活性層に結晶化した半導体薄膜（多結晶シリコン・微結晶シリコン）を用いたものが注目されている。
半導体薄膜の結晶化プロセスとしては、既に確立されている１０００℃以上の処理温度を採用した高温プロセス技術に代えて、６００℃以下の処理温度を採用した低温プロセスが開発されている。低温プロセスでは、耐熱性に優れた石英などの高価な基板を用いる必要がなく、製造コストの低減化を図ることができる。
低温プロセスの一環として、レーザビームを用いて加熱するレーザアニールが注目されている。これは、ガラスなどの低耐熱性絶縁基板上に成膜された非晶質シリコンや多結晶シリコンなどの非単結晶性の半導体薄膜に、レーザビームを照射して局部的に加熱溶融した後、その冷却過程において半導体薄膜を結晶化するものである。この結晶化した半導体薄膜を活性層（チャネル領域）として薄膜トランジスタを集積形成する。結晶化した半導体薄膜はキャリアの移動度が高くなるため、薄膜トランジスタを高性能化できる。
このような薄膜トランジスタの構造としては、ゲート電極が半導体層より下に配置されたボトムゲート型の構造が主流であり、特許文献１、２に示すような構造のものが知られている。
特許文献１には、トランジスタに接続された配線（電極）を基板上に形成し、この配線（電極）を覆う状態でスピンコート法によって感光性ポリイミドからなる平坦化絶縁膜（層間絶縁膜）を形成する。次いで、この平坦化絶縁膜（層間絶縁膜）に、リソグラフィー法によって接続孔（コンタクトホール）を形成する。その後、この接続孔（コンタクトホール）を介して配線（電極）に接続される有機ＥＬ素子を、平坦化絶縁膜（層間絶縁膜）上に形成されている。
また、特許文献２では、第２金属層（電極）上に積層された絶縁保護膜及び絶縁保護膜上に積層された絶縁平坦化膜（層間絶縁膜）は、第２金属層（電極）とアノード電極（下部電極）とを電気的に接続する接続コンタクトを上下方向に通す穴状のコンタクトホールを備え、コンタクトホールは、絶縁保護膜の内周面と絶縁平坦化膜（層間絶縁膜）の内周面とが段差なくつながって形成された下に凸の錐形状となっている。
本開示のＥＬ表示装置は、一対の電極間に発光層を配置した発光部と、発光部の発光を制御する薄膜トランジスタアレイ装置とを備えている。また、発光部と薄膜トランジスタアレイ装置との間に層間絶縁膜を配置するとともに、発光部の一方の電極が層間絶縁膜のコンタクトホールを介して薄膜トランジスタアレイ装置と電気的に接続されている。さらに、薄膜トランジスタアレイ装置は、層間絶縁膜のコンタクトホールを介して発光部の電極に電気的に接続される電流供給用の電極を有し、かつ発光部の一方の電極と薄膜トランジスタアレイ装置の電流供給用の電極の界面に拡散防止膜を形成している。
また、本開示の薄膜トランジスタアレイ装置は、発光部との間に層間絶縁膜を配置するとともに、発光部の一方の電極が層間絶縁膜のコンタクトホールを介して電気的に接続される電流供給用の電極を有する。また、発光部の一方の電極と電流供給用の電極の界面に拡散防止膜を形成している。
この構成により、電気的なコンタクト特性と相互拡散の防止性能の両立を実現することができる。
以下、一実施の形態による薄膜トランジスタアレイ装置及びそれを用いたＥＬ表示装置について、図１〜図８Ｈの図面を用いて説明する。
図１は一実施の形態におけるＥＬ表示装置の斜視図、図２は一実施の形態におけるＥＬ表示装置のピクセルバンクの例を示す斜視図、図３は一実施の形態における薄膜トランジスタの画素回路の回路構成を示す図である。
図１〜図３に示すように、ＥＬ表示装置は、下層より、複数個の薄膜トランジスタを配置した薄膜トランジスタアレイ装置１と、下部電極である陽極２と有機材料からなる発光層であるＥＬ層３と透明な上部電極である陰極４とからなる発光部との積層構造により構成されている。この発光部は薄膜トランジスタアレイ装置１により発光制御される。
また、発光部は、一対の電極である陽極２と陰極４との間にＥＬ層３を配置した構成である。陽極２とＥＬ層３の間には正孔輸送層が積層形成され、ＥＬ層３と透明な陰極４の間には電子輸送層が積層形成されている。薄膜トランジスタアレイ装置１には、複数の画素５がマトリックス状に配置されている。
各画素５は、それぞれに設けられた画素回路６によって駆動される。また、薄膜トランジスタアレイ装置１は、行状に配置される複数のゲート配線７と、ゲート配線７と交差するように列状に配置される複数の信号配線としてのソース配線８と、ソース配線８に平行に延びる複数の電源配線９（図１では省略）とを備える。
ゲート配線７は、画素回路６のそれぞれに含まれるスイッチング素子として動作する薄膜トランジスタ１０のゲート電極１０ｇを行毎に接続する。ソース配線８は、画素回路６のそれぞれに含まれるスイッチング素子として動作する薄膜トランジスタ１０のソース電極１０ｓを列毎に接続する。電源配線９は、画素回路６のそれぞれに含まれる駆動素子として動作する薄膜トランジスタ１１のドレイン電極１１ｄを列毎に接続する。
図２に示すように、ＥＬ表示装置の各画素５は、３色（赤色、緑色、青色）のサブ画素５Ｒ、５Ｇ、５Ｂによって構成され、これらのサブ画素５Ｒ、５Ｇ、５Ｂは、表示面上に複数個マトリクス状に配列されるように形成されている（以下、サブ画素列と表記する）。各サブ画素５Ｒ、５Ｇ、５Ｂは、バンク５ａによって互いに分離されている。バンク５ａは、ゲート配線７に平行に延びる突条と、ソース配線８に平行に延びる突条とが互いに交差するように形成されている。そして、この突条で囲まれる部分（すなわち、バンク５ａの開口部）にサブ画素５Ｒ、５Ｇ、５Ｂが形成されている。
陽極２は、薄膜トランジスタアレイ装置１上の層間絶縁膜上でかつバンク５ａの開口部内に、サブ画素５Ｒ、５Ｇ、５Ｂ毎に形成されている。同様に、ＥＬ層３は、陽極２上でかつバンク５ａの開口部内に、サブ画素５Ｒ、５Ｇ、５Ｂ毎に形成されている。透明な陰極４は、複数のＥＬ層３及びバンク５ａ上で、かつ全てのサブ画素５Ｒ、５Ｇ、５Ｂを覆うように、連続的に形成されている。
さらに、薄膜トランジスタアレイ装置１には、各サブ画素５Ｒ、５Ｇ、５Ｂ毎に画素回路６が形成されている。そして、各サブ画素５Ｒ、５Ｇ、５Ｂと、対応する画素回路６とは、後述するコンタクトホール及び中継電極によって電気的に接続されている。なお、サブ画素５Ｒ、５Ｇ、５Ｂは、ＥＬ層３の発光色が異なることを除いて同一の構成である。そこで、以降の説明では、サブ画素５Ｒ、５Ｇ、５Ｂを区別することなく、全て画素５と表記する。
図３に示すように、画素回路６は、スイッチ素子として動作する薄膜トランジスタ１０と、駆動素子として動作する薄膜トランジスタ１１と、対応する画素に表示するデータを記憶するキャパシタ１２とで構成される。
薄膜トランジスタ１０は、ゲート配線７に接続されるゲート電極１０ｇと、ソース配線８に接続されるソース電極１０ｓと、キャパシタ１２及び薄膜トランジスタ１１のゲート電極１１ｇに接続されるドレイン電極１０ｄと、半導体層（図示せず）とで構成される。この薄膜トランジスタ１０は、接続されたゲート配線７及びソース配線８に電圧が印加されると、当該ソース配線８に印加された電圧値を表示データとしてキャパシタ１２に保存する。
薄膜トランジスタ１１は、薄膜トランジスタ１０のドレイン電極１０ｄに接続されるゲート電極１１ｇと、電源配線９及びキャパシタ１２に接続されるドレイン電極１１ｄと、陽極２に接続されるソース電極１１ｓと、半導体層（図示せず）とで構成される。この薄膜トランジスタ１１は、キャパシタ１２が保持している電圧値に対応する電流を電源配線９からソース電極１１ｓを通じて陽極２に供給する。すなわち、上記構成のＥＬ表示装置は、ゲート配線７とソース配線８との交点に位置する画素５毎に表示制御を行うアクティブマトリックス方式を採用している。
次に、図４〜図６を参照して、薄膜トランジスタアレイ装置１を構成する画素５の構造を説明する。なお、図４は画素５の構成を示す正面図である。図５は図４の５−５線で切断した断面図である。図６は図４の６−６線で切断した断面図である。
図４〜図６に示すように、画素５は、基板２１、導電層である第１の金属層２２、ゲート絶縁膜２３、半導体層２４、２５、導電層である第２の金属層２６、パッシベーション膜２７、ＩＴＯなどで構成した導電酸化物膜２８、及び導電層である第３の金属層２９の積層構造体により構成される。
基板２１上に積層される第１の金属層２２には、薄膜トランジスタ１０のゲート電極１０ｇと、薄膜トランジスタ１１のゲート電極１１ｇとが形成される。また、基板２１及び第１の金属層２２上には、ゲート電極１０ｇ、１１ｇを覆うように、ゲート絶縁膜２３が形成されている。
半導体層２４は、ゲート絶縁膜２３上（ゲート絶縁膜２３と第２の金属層２６との間）で、かつゲート電極１０ｇと重なり合う領域内に配置される。同様に、半導体層２５は、ゲート絶縁膜２３上（ゲート絶縁膜２３と第２の金属層２６との間）で、かつゲート電極１１ｇと重なり合う領域内に配置される。
ゲート絶縁膜２３及び半導体層２４、２５上に積層される第２の金属層２６には、ソース配線８と、電源配線９と、薄膜トランジスタ１０のソース電極１０ｓ及びドレイン電極１０ｄと、薄膜トランジスタ１１のドレイン電極１１ｄ及びソース電極１１ｓとが形成されている。ソース電極１０ｓ及びドレイン電極１０ｄは、互いに対向する位置で、かつそれぞれが半導体層２４の一部に重なり合うように形成される。また、ソース電極１０ｓは、同層に形成されているソース配線８から延長されるように形成されている。同様に、ドレイン電極１１ｄ及びソース電極１１ｓは、互いに対向する位置で、かつそれぞれが半導体層２５の一部に重なり合うように形成される。また、ドレイン電極１１ｄは、同層に形成されている電源配線９から延長されるように形成されている。
このように薄膜トランジスタ１０、１１は、ゲート電極１０ｇ、１１ｇがソース電極１０ｓ、１１ｓ及びドレイン電極１０ｄ、１１ｄより下層に形成されるボトムゲート型のトランジスタ構造である。
また、ゲート絶縁膜２３には、ドレイン電極１０ｄ及びゲート電極１１ｇに重なり合う位置に、厚み方向に貫通するコンタクトホール３０が形成されている。そして、ドレイン電極１０ｄは、コンタクトホール３０を介して、第１の金属層２２に形成されたゲート電極１１ｇと電気的に接続されている。
さらに、ゲート絶縁膜２３及び第２の金属層２６上には、ソース電極１０ｓ、１１ｓ、及びドレイン電極１０ｄ、１１ｄを覆うように、パッシベーション膜２７が形成されている。このパッシベーション膜２７は、層間絶縁膜３４と薄膜トランジスタ１０、１１との間に介在するように形成されている。
パッシベーション膜２７上には、導電酸化物膜２８が積層されている。さらに、導電酸化物膜２８上には、第３の金属層２９が積層されている。導電酸化物膜２８上に積層される第３の金属層２９には、ゲート配線７及び中継電極３１が形成される。導電酸化物膜２８は、ゲート配線７及び中継電極３１に重なり合う位置に選択的に形成されており、ゲート配線７に重なり合う部分と中継電極３１に重なり合う部分とは、電気的に非接続の状態となっている。
また、ゲート絶縁膜２３及びパッシベーション膜２７には、ゲート配線７及びゲート電極１０ｇに重なり合う位置に、厚み方向に貫通するコンタクトホール３２が形成されている。そして、ゲート配線７は、コンタクトホール３２を介して、第１の金属層２２に形成されたゲート電極１０ｇと電気的に接続されている。なお、ゲート配線７とゲート電極１０ｇとは、直接接触しておらず、両者の間には導電酸化物膜２８が介在している。
同様に、パッシベーション膜２７には、薄膜トランジスタ１１のソース電極１１ｓ及び中継電極３１に重なり合う位置に、厚み方向に貫通するコンタクトホール３３が形成されている。そして、中継電極３１は、コンタクトホール３３を介して、第２の金属層２６に形成されたソース電極１１ｓと電気的に接続されている。なお、ソース電極１１ｓと中継電極３１とは、直接接触しておらず、両者の間には導電酸化物膜２８が介在している。
さらに、パッシベーション膜２７及び第３の金属層２９上には、ゲート配線７及び中継電極３１を覆うように、層間絶縁膜３４が形成されている。層間絶縁膜３４は、積層構造であり、平坦化膜として機能させる層間絶縁膜３４ａと、パッシベーション膜として機能させる層間絶縁膜３４ｂとから構成される。層間絶縁膜３４ａは、有機膜やハイブリッド膜で形成し、陽極２に接する側（上層）に配置される。層間絶縁膜３４ｂは、無機膜で形成し、ゲート配線７及び中継電極３１に接する側（下層）に配置されている。
層間絶縁膜３４上には、隣接する画素５との境界部分にバンク５ａが形成されている。そして、バンク５ａの開口部には、画素５単位で形成される陽極２と、色（サブ画素列）単位またはサブ画素単位で形成されるＥＬ層３とが形成される。さらに、ＥＬ層３及びバンク５ａ上には、透明な陰極４が形成される。
さらに、図６に示すように、陽極２及び中継電極３１に重なり合う位置に、層間絶縁膜３４を厚み方向に貫通するコンタクトホール３５が形成されている。そして、陽極２は、コンタクトホール３５を介して、第３の金属層２９に形成された中継電極３１に電気的に接続される。中継電極３１は、コンタクトホール３３に充填される中央領域３１ａと、コンタクトホール３３の上部周縁に延在する平坦領域３１ｂとを有している。そして陽極２は、中継電極３１の平坦領域３１ｂにおいて電気的に接続されている。
ここで、本開示においては、発光部の陽極２はＡｌを主体とした導電性の金属材料から形成され、薄膜トランジスタアレイ装置１の電流供給用の中継電極３１は、陽極２とは異なる導電性の金属材料であるＣｕ系材料から形成され、そして陽極２と中継電極３１との界面には、発光部の陽極２と同じ金属材料であるＡｌを主体とした金属材料の酸化物からなる拡散防止膜３６が形成されている。具体的には、拡散防止膜３６は、エネルギー分散型Ｘ線分析装置（ＥＤＳ）等で測定される元素が、ＡｌxＣｕyＯz、ｘ＞ｙ≧０、ｚ＞０を満たす材料組成を有するものである。
表１は、Ａｌを主体とした陽極２とＣｕを主体とした中継電極３１との界面に形成した拡散防止膜３６について、拡散防止膜３６の膜厚を変化させた本開示の実施例によるサンプル（実施例１〜４）と、比較例によるサンプル（比較例１〜３）を作成し、それらのサンプルについて、陽極２と中継電極３１とのコンタクト不良と、相互拡散量を比較して示すものである。なお、表１において、コンタクト不良については、接続抵抗が単位面積当たり１ｋΩ未満を良品（○）とし、１ｋΩ以上を不良（×）として示している。また、相互拡散量については、１００ｎｍ未満であれば、ＡｌとＣｕの相互拡散に起因したエレクトロマイグレーションによる断線不良が発生しにくいことが実験により確認されたため、１００ｎｍ未満を良品（○）とし、１００ｎｍ以上を不良（×）として示している。
表１に示すように、拡散防止膜３６としては、膜厚ｔが１ｎｍ〜６ｎｍの膜を形成すれば、コンタクト不良及び相互拡散量の評価項目において良品を得ることができる。なお、拡散防止膜３６の膜厚ｔは、薄く形成すればするほど、より低いコンタクト抵抗が得られ、電気特性的には優位となることから、拡散防止膜３６としては、膜厚ｔは、０＜ｔ≦６ｎｍとすればよい。ただし、拡散防止膜３６を形成した後の製造工程における熱履歴によって、ＡｌとＣｕの相互拡散が発生しやすくなることから、製造工程上のばらつきを考慮すると、拡散防止膜３６の膜厚は、１ｎｍ〜６ｎｍとするのが望ましい。
拡散防止膜３６の膜厚を薄く形成するための方法としては、例えば、ドライエッチングによりコンタクトホール３５を形成した後に、大気開放せず、真空中で連続して陽極２をスパッタ法等で形成すれば、実現可能である。また、拡散防止膜３６の膜厚は、陽極２を形成する前に、Ｃｕを主体とした酸化膜の膜厚を調整することで、制御可能である。酸化膜の膜厚を調整する方法としては、酸化膜を形成した後に、Ａｒプラズマによる酸化膜の物理的な除去やＨ2プラズマによる還元処理などで、酸化膜を所望の膜厚に制御することができる。
このように本開示においては、Ａｌを主体とした導電性材料からなる陽極２と、この陽極２とは異なる導電性材料であるＣｕ系材料からなる中継電極３１との界面に、Ａｌを主体とした酸化物からなる拡散防止膜３６を形成したもので、ＡｌとＣｕの相互拡散を起因としたエレクトロマイグレーションによる断線不良を防止することができる。また、拡散防止膜３６の膜厚を１ｎｍ〜６ｎｍに調整することで、十分なコンタクト特性を得ることができるとともに、相互拡散による断線不良を防止することができる。
次に、図７Ａ〜図７Ｆ、図８Ａ〜図８Ｈを用いて、一実施の形態における薄膜トランジスタアレイ装置１を製造する製造工程について説明する。なお、図７Ａ〜図７Ｆは一実施の形態における薄膜トランジスタアレイ装置の図５に対応した要部の製造工程を示す図である。図８Ａ〜図８Ｈは、一実施の形態における薄膜トランジスタアレイ装置の図６に対応した要部の製造工程を示す図である。
まず、図７Ａ〜図７Ｆ、図８Ａ〜図８Ｈを用いて説明する。
図７Ａ及び図８Ａに示すように、基板２１を準備する。基板２１には、一般的に、ガラス、石英等、絶縁性の材料を使用する。基板２１からの不純物の拡散を防止するために、図示していないが、酸化珪素膜もしくは窒化珪素膜を基板２１の上面に形成しても良い。膜厚は１００ｎｍ程度である。
続いて、図７Ｂ及び図８Ｂに示すように、基板２１上に耐熱性を有する第１の金属層２２を形成した後、フォトリソグラフィー法、エッチング法などによりパターニングを行い、ゲート電極１０ｇ、１１ｇを形成する。材料としては、耐熱性のあるＭｏ、Ｗ、Ｔａ、Ｔｉ、Ｎｉのいずれかあるいはそれらの合金が挙げられる。本実施の形態ではＭｏを用いた。厚みは１００ｎｍ程度が望ましい。
続いて、図７Ｃ及び図８Ｃに示すように、基板２１及び第１の金属層２２上にゲート絶縁膜２３を形成し、ゲート絶縁膜２３上に半導体層２４、２５を形成する。なお、ゲート絶縁膜２３及び半導体層２４、２５は、プラズマＣＶＤ法等により、真空状態で連続的に形成する。ゲート絶縁膜２３としては、酸化珪素膜、窒化珪素膜、もしくはその複合膜が形成される。厚みは、２００ｎｍ程度である。また、半導体層２４、２５は、５０ｎｍ程度の非晶質シリコン膜である。
この後、例えば、図８Ｄの矢印で示すように、半導体層２５上にエキシマレーザ等を照射することにより、半導体層２５を非結晶性半導体層から多結晶性半導体層へ改質する。結晶化の方法としては、例えば４００℃〜５００℃の炉内で脱水素を行った後、エキシマレーザによって結晶化させ、その後、真空中で数秒〜数１０秒の水素プラズマ処理を行う。具体的には、エキシマレーザ等を照射して、非結晶性半導体層の温度を所定の温度範囲まで上昇させることにより、結晶化させる。ここで、所定の温度範囲とは、例えば、２１０℃〜１４１４℃である。また、多結晶性半導体層内の平均結晶粒径は、２０ｎｍ〜６０ｎｍである。
ここで、ゲート電極１０ｇ、１１ｇを構成する第１の金属層２２は、上記の工程で高温に曝されるので、温度範囲の上限値（１４１４℃）より融点が高い金属で形成される必要がある。一方、以降の工程で積層される第２の金属層２６及び第３の金属層２９は、温度範囲の下限値（２１０℃）より融点が低い金属で形成してもよい。
次に、図８Ｅに示すように、フォトリソグラフィー法、エッチング法等により、半導体層を島状の半導体層２５に加工する。なお、図示していないが、ゲート絶縁膜２３に、同じくフォトリソグラフィー法、エッチング法等により、コンタクトホール３０を形成する。
その後、図７Ｄ及び図８Ｆに示すように、ゲート絶縁膜２３及び半導体層２４、２５上に第２の金属層２６を形成し、パターニングによりソース配線８、電源配線９、ソース電極１０ｓ、１１ｓ、ドレイン電極１０ｄ、１１ｄ、及び中継電極３１をそれぞれ加工する。このとき、第２の金属層２６を構成する材料がコンタクトホール３０にも充填され、コンタクトホール３０が形成される。この工程により、ゲート電極１１ｇとドレイン電極１０ｄとが第２のコンタクトホール３０を介して電気的に接続される。第２の金属層２６を構成する材料としては、低抵抗金属であるＡｌ、Ｃｕ、Ａｇのいずれかあるいはそれらの合金が挙げられる。本実施の形態ではＣｕを使用し、厚みは、３００ｎｍ程度である。
また、ソース電極１０ｓと半導体層２４との間、及びドレイン電極１０ｄと半導体層２４との間には、一般的に低抵抗の半導体層が形成される。この低抵抗半導体層は、一般的に、リン等のｎ型ドーパントがドーピングされた非晶質シリコン層、もしくはボロン等のｐ型ドーパントがドーピングされた非晶質シリコン層が使用される。厚みは、２０ｎｍ程度である。結晶化された半導体層２４とドーピングされた非晶質シリコン層との間にさらに非晶質シリコン等の半導体層があってもよい。これらの膜はデバイス特性を向上させるために必要になる場合がある。半導体層２５についても同様である。
その後、図７Ｅ〜図７Ｆ及び図８Ｇに示すように、酸化珪素膜、窒化珪素膜、もしくはそれらの膜の積層膜からなるパッシベーション膜２７を、ゲート絶縁膜２３、半導体層２４、２５及び第２の金属層２６上に形成する。また、パッシベーション膜２７に、フォトリソグラフィー法、エッチング法等により、ゲート絶縁膜２３及びパッシベーション膜２７を連続的に貫通するコンタクトホール３２と、パッシベーション膜２７を厚み方向に貫通するコンタクトホール３３とを形成する。
ここで、第２の金属層２６及び第３の金属層２９に挟まれたパッシベーション膜２７に形成される単位面積あたりの容量は、第１の金属層２２及び第２の金属層２６に挟まれたゲート絶縁膜２３により形成される単位面積あたりの容量より小さくなるように、ゲート絶縁膜２３及びパッシベーション膜２７の材料や膜厚を決定する。具体的には、パッシベーション膜２７に形成される単位面積当たりの容量は、１．５×１０-4（Ｆ／ｍ2）未満とするのが望ましい。一方、ゲート絶縁膜２３に形成される単位面積当たりの容量は、１．５×１０-4（Ｆ／ｍ2）以上とするのが望ましい。
さらに、図６及び図８Ｈに示すように、パッシベーション膜２７上に導電酸化物膜２８を形成し、導電酸化物膜２８上に第３の金属層２９を形成する。そして、第３の金属層２９は、パターニングによりゲート配線７及び中継電極３１に加工される。導電酸化物膜２８を構成する材料としては、インジウムおよび錫を含む酸化物膜、あるいはインジウムおよび亜鉛を含む酸化物膜のいずれかを用いる。一方、第３の金属層２９を構成する材料としては、低抵抗であることが求められるため、第２の金属層２６と同じ金属でも良い。特に本開示では、安価で低抵抗が実現できるＣｕ系材料が好ましい。厚みは、３００ｎｍ程度である。
このとき、導電酸化物膜２８及び第３の金属層２９を構成する材料がコンタクトホール３２、３３にも充填され、コンタクトホール３２、３３が形成される。これにより、コンタクトホール３２を介してゲート配線７とゲート電極１０ｇとが電気的に接続され、コンタクトホール３３を介してソース電極１１ｓと中継電極３１とが電気的に接続される。
次に、図９Ａ〜図９Ｇを用いて、図６の領域Ａを形成する工程を詳細に説明する。具体的には、セルフアラインを用いて、中継電極３１と陽極２の接続部を加工する例を説明する。
まず、上記図８Ａ〜図８Ｈの製造工程から、図９Ａに示す構成を作製する。
続いて、図９Ｂに示すように、パッシベーション膜２７及び中継電極３１上に層間絶縁膜３４ｂを形成する。層間絶縁膜３４ｂは、プラズマＣＶＤ法等により形成される。層間絶縁膜３４ｂとしては、酸化珪素膜、窒化珪素膜、もしくはその複合膜が形成される。厚みは、２００ｎｍ程度であり、パッシベーション膜としての役割を持つ。
次に、図９Ｃに示すように、層間絶縁膜３４ｂ上に層間絶縁膜３４ａを形成する。層間絶縁膜３４ａは、平坦化膜としての役割を持つため、厚膜が形成できる塗布材料であることが好ましく、スピンコーターやスリットコーターで形成される。層間絶縁膜３４ａとしては、感光性材料であることが好ましく、アクリル樹脂やポリイミド樹脂などの有機材料、もしくはＳｉ−Ｏ結合を有したＳＯＧ材料などのハイブリッド材料が用いられる。厚みは、４０００ｎｍ程度である。
次に、図９Ｄに示すように、感光性材料である層間絶縁膜３４ａをフォトリソグラフィー法により加工し、層間絶縁膜３４ａを貫通するコンタクトホール３５を形成する。その後、塗布材料からなる層間絶縁膜３４ａを２３０℃程度で焼成し、硬化させる。無機膜からなる層間絶縁膜３４ｂは、層間絶縁膜３４ａの焼成時に層間絶縁膜３４ａから発生する水分などのガスにより中継電極３１が腐食するのを防ぐ役目を果たす。
次に、図９Ｅ〜図９Ｇを用いて、拡散防止膜３６を形成する工程を説明する。
まず、図９Ｅに示すように、パターニングしたコンタクトホール３５をマスクとして用い、層間絶縁膜３４ｂをドライエッチングにより加工し、コンタクトホール３５が層間絶縁膜３４ｂを貫通するまで形成する。
次に、図９Ｆに示すように、コンタクトホール３５内の中継電極３１上にＣｕを主体とした酸化膜３１ａを形成する。続いて、図９Ｇに示すように、陽極２を構成する材料をコンタクトホール３５に充填し、このコンタクトホール３５を介して、陽極２と中継電極３１とを電気的に接続する。陽極２の材料としては、例えば、Ｍｏ、Ａｌ、Ａｇ、Ａｕ、Ｃｕなどの導電性金属、若しくはそれらの合金、ＰＥＤＯＴ：ＰＳＳなどの有機導電性材料、酸化亜鉛、または鉛添加酸化インジウムのいずれかの材料が用いられるが、安価で反射率が高いＡｌを主成分とする金属であることが好ましい。これらの材料からなる膜を真空蒸着法、電子ビーム蒸着法、ＲＦスパッタ法、または、印刷法などにより作成し、電極パターンを形成する。
このとき、Ｃｕを主体とした酸化膜３１ａとＡｌを主体とした陽極２が接続されるが、Ａｌの方がＣｕよりもイオン化傾向が高いために、Ａｌを主体とした酸化物からなる拡散防止膜３６が形成される。なお、酸化還元反応を加速するために焼成工程を追加してもよい。
ここで、上記製造工程において、図９Ｅ〜図９Ｇの工程は、層間絶縁膜３４ａをマスクとしたセルフアラインで行うことにより、フォトレジスト剥離時の薬液の影響などを回避可能であり、さらにマスクの削減ができ、製造工程の簡略化、製造コストの削減ができるようになる。
図９Ｇに示すように陽極２を形成した後、続いて上記薄膜トランジスタアレイ装置１上にバンク５ａ、ＥＬ層３、及び透明な陰極４を順次積層することによりＥＬ表示装置を作製する。
具体的には、まず層間絶縁膜３４上の各画素５の境界に対応する位置に、バンク５ａを形成する。ＥＬ層３は、陽極２上で、バンク５ａの開口部内に色（サブ画素列）毎またはサブ画素毎に形成する。このＥＬ層３は、正孔注入層、正孔輸送層、発光層、電子輸送層、及び電子注入層などの各層が積層されて構成される。例えば、正孔注入層として銅フタロシアニンを、正孔輸送層として、ナフチルジアミン（α−ＮＰＤ（Ｂｉｓ［Ｎ−（１−Ｎａｐｈｔｈｙｌ）−Ｎ−Ｐｈｅｎｙｌ］ｂｅｎｚｉｄｉｎｅ））を、発光層として、トリス(８−キノリノラト)アルミニウム（Ａｌｑ３（ｔｒｉｓ（８−ｈｙｄｒｏｘｙｑｕｉｎｏｌｉｎｅ）ａｌｕｍｉｎｕｍ））を、電子輸送層としてオキサゾール誘導体を、電子注入層としてＡｌｑ３をそれぞれ用いることができる。なお、これらの材料は、あくまで一例であって他の材料を用いてもよい。
透明な陰極４は、ＥＬ層３上に連続的に形成される透過性を有する電極である。透明な陰極４の材料としては、例えば、ＩＴＯ、ＳｎＯ2、Ｉｎ2Ｏ3、ＺｎＯまたはこれらの組み合わせなどを用いることができる。
なお、本実施の形態においては、画素５を構成する薄膜トランジスタが２個の場合を示しているが、画素５内の薄膜トランジスタのばらつきを補償するために、３個以上の複数個の薄膜トランジスタにより構成する場合でも同様の構成を採用することが可能である。また、本実施の形態においては、有機ＥＬ素子を駆動するための画素構成を示したが、これに限るものではない。液晶、無機ＥＬ等、ＴＦＴを使って構成される薄膜トランジスタアレイ装置全てに適用可能である。
以上のように本実施の形態におけるＥＬ表示装置は、一対の電極間に発光層を配置した発光部と、発光部の発光を制御する薄膜トランジスタアレイ装置１とを備えている。また、発光部と薄膜トランジスタアレイ装置１との間に層間絶縁膜を配置するとともに、発光部の一方の電極が層間絶縁膜のコンタクトホールを介して薄膜トランジスタアレイ装置１と電気的に接続されている。さらに、薄膜トランジスタアレイ装置１は、層間絶縁膜のコンタクトホールを介して発光部の電極に電気的に接続される電流供給用の電極を有し、かつ発光部の一方の電極と薄膜トランジスタアレイ装置１の電流供給用の電極の界面に拡散防止膜３６を形成している。
この構成により、十分なコンタクト特性を得ることができるとともに、相互拡散による断線不良を防止することができる。
以上のように本開示によれば、ＥＬ表示装置に用いる薄膜トランジスタアレイ装置において、特性向上を図る上で有用である。
１ 薄膜トランジスタアレイ装置
２ 陽極
３ ＥＬ層
４ 陰極
５ 画素
６ 画素回路
７ ゲート配線
８ ソース配線
９ 電源配線
１０，１１ 薄膜トランジスタ
２１ 基板
２２ 第１の金属層
２３ ゲート絶縁膜
２４，２５ 半導体層
２６ 第２の金属層
２７ パッシベーション膜
２８ 導電酸化物膜
２９ 第３の金属層
３０，３２，３３，３５ コンタクトホール
３１ 中継電極
３４，３４ａ，３４ｂ 層間絶縁膜
３６ 拡散防止膜
２ 陽極
３ ＥＬ層
４ 陰極
５ 画素
６ 画素回路
７ ゲート配線
８ ソース配線
９ 電源配線
１０，１１ 薄膜トランジスタ
２１ 基板
２２ 第１の金属層
２３ ゲート絶縁膜
２４，２５ 半導体層
２６ 第２の金属層
２７ パッシベーション膜
２８ 導電酸化物膜
２９ 第３の金属層
３０，３２，３３，３５ コンタクトホール
３１ 中継電極
３４，３４ａ，３４ｂ 層間絶縁膜
３６ 拡散防止膜
本開示は、多結晶シリコンや微結晶シリコンなどを活性層とする薄膜トランジスタアレイ装置及びそれを用いたＥＬ表示装置に関するものである。
薄膜トランジスタは、有機ＥＬディスプレイや液晶ディスプレイなどの表示装置の駆動基板に用いられ、現在、高性能化に向けた開発が盛んに行われている。特に、ディスプレイの大型化や高精細化に伴い、薄膜トランジスタの高い電流駆動能力が要求される中、活性層に結晶化した半導体薄膜（多結晶シリコン・微結晶シリコン）を用いたものが注目されている。
半導体薄膜の結晶化プロセスとしては、既に確立されている１０００℃以上の処理温度を採用した高温プロセス技術に代えて、６００℃以下の処理温度を採用した低温プロセスが開発されている。低温プロセスでは、耐熱性に優れた石英などの高価な基板を用いる必要がなく、製造コストの低減化を図ることができる。
低温プロセスの一環として、レーザビームを用いて加熱するレーザアニールが注目されている。これは、ガラスなどの低耐熱性絶縁基板上に成膜された非晶質シリコンや多結晶シリコンなどの非単結晶性の半導体薄膜に、レーザビームを照射して局部的に加熱溶融した後、その冷却過程において半導体薄膜を結晶化するものである。この結晶化した半導体薄膜を活性層（チャネル領域）として薄膜トランジスタを集積形成する。結晶化した半導体薄膜はキャリアの移動度が高くなるため、薄膜トランジスタを高性能化できる。
このような薄膜トランジスタの構造としては、ゲート電極が半導体層より下に配置されたボトムゲート型の構造が主流であり、特許文献１、２に示すような構造のものが知られている。
特許文献１には、トランジスタに接続された配線（電極）を基板上に形成し、この配線（電極）を覆う状態でスピンコート法によって感光性ポリイミドからなる平坦化絶縁膜（層間絶縁膜）を形成する。次いで、この平坦化絶縁膜（層間絶縁膜）に、リソグラフィー法によって接続孔（コンタクトホール）を形成する。その後、この接続孔（コンタクトホール）を介して配線（電極）に接続される有機ＥＬ素子を、平坦化絶縁膜（層間絶縁膜）上に形成されている。
また、特許文献２では、第２金属層（電極）上に積層された絶縁保護膜及び絶縁保護膜上に積層された絶縁平坦化膜（層間絶縁膜）は、第２金属層（電極）とアノード電極（下部電極）とを電気的に接続する接続コンタクトを上下方向に通す穴状のコンタクトホールを備え、コンタクトホールは、絶縁保護膜の内周面と絶縁平坦化膜（層間絶縁膜）の内周面とが段差なくつながって形成された下に凸の錐形状となっている。
本開示のＥＬ表示装置は、一対の電極間に発光層を配置した発光部と、前記発光部の発光を制御する薄膜トランジスタアレイ装置と、前記発光部と前記薄膜トランジスタアレイ装置との間に配置された層間絶縁膜と、前記発光部の一方の電極が前記層間絶縁膜のコンタクトホールを介して前記薄膜トランジスタアレイ装置に電気的に接続される電流供給用の電極とを有し、前記発光部の一方の電極と前記電流供給用の電極の界面に拡散防止膜を形成し、かつ前記拡散防止膜は、前記発光部の一方の電極を構成する金属材料と同じ金属を主成分とする酸化物により構成している。
また、本開示の薄膜トランジスタアレイ装置は、発光部との間に層間絶縁膜を配置するとともに、前記発光部の一方の電極が前記層間絶縁膜のコンタクトホールを介して電気的に接続される電流供給用の電極を有する薄膜トランジスタアレイ装置であって、前記発光部の一方の電極と前記電流供給用の電極の界面に拡散防止膜を形成し、かつ前記拡散防止膜は、前記発光部の一方の電極を構成する金属材料と同じ金属を主成分とする酸化物により構成している。
この構成により、電気的なコンタクト特性と相互拡散の防止性能の両立を実現することができる。
以下、一実施の形態による薄膜トランジスタアレイ装置及びそれを用いたＥＬ表示装置について、図１〜図８Ｈの図面を用いて説明する。
図１は一実施の形態におけるＥＬ表示装置の斜視図、図２は一実施の形態におけるＥＬ表示装置のピクセルバンクの例を示す斜視図、図３は一実施の形態における薄膜トランジスタの画素回路の回路構成を示す図である。
図１〜図３に示すように、ＥＬ表示装置は、下層より、複数個の薄膜トランジスタを配置した薄膜トランジスタアレイ装置１と、下部電極である陽極２と有機材料からなる発光層であるＥＬ層３と透明な上部電極である陰極４とからなる発光部との積層構造により構成されている。この発光部は薄膜トランジスタアレイ装置１により発光制御される。
また、発光部は、一対の電極である陽極２と陰極４との間にＥＬ層３を配置した構成である。陽極２とＥＬ層３の間には正孔輸送層が積層形成され、ＥＬ層３と透明な陰極４の間には電子輸送層が積層形成されている。薄膜トランジスタアレイ装置１には、複数の画素５がマトリックス状に配置されている。
各画素５は、それぞれに設けられた画素回路６によって駆動される。また、薄膜トランジスタアレイ装置１は、行状に配置される複数のゲート配線７と、ゲート配線７と交差するように列状に配置される複数の信号配線としてのソース配線８と、ソース配線８に平行に延びる複数の電源配線９（図１では省略）とを備える。
ゲート配線７は、画素回路６のそれぞれに含まれるスイッチング素子として動作する薄膜トランジスタ１０のゲート電極１０ｇを行毎に接続する。ソース配線８は、画素回路６のそれぞれに含まれるスイッチング素子として動作する薄膜トランジスタ１０のソース電極１０ｓを列毎に接続する。電源配線９は、画素回路６のそれぞれに含まれる駆動素子として動作する薄膜トランジスタ１１のドレイン電極１１ｄを列毎に接続する。
図２に示すように、ＥＬ表示装置の各画素５は、３色（赤色、緑色、青色）のサブ画素５Ｒ、５Ｇ、５Ｂによって構成され、これらのサブ画素５Ｒ、５Ｇ、５Ｂは、表示面上に複数個マトリクス状に配列されるように形成されている（以下、サブ画素列と表記する）。各サブ画素５Ｒ、５Ｇ、５Ｂは、バンク５ａによって互いに分離されている。バンク５ａは、ゲート配線７に平行に延びる突条と、ソース配線８に平行に延びる突条とが互いに交差するように形成されている。そして、この突条で囲まれる部分（すなわち、バンク５ａの開口部）にサブ画素５Ｒ、５Ｇ、５Ｂが形成されている。
陽極２は、薄膜トランジスタアレイ装置１上の層間絶縁膜上でかつバンク５ａの開口部内に、サブ画素５Ｒ、５Ｇ、５Ｂ毎に形成されている。同様に、ＥＬ層３は、陽極２上でかつバンク５ａの開口部内に、サブ画素５Ｒ、５Ｇ、５Ｂ毎に形成されている。透明な陰極４は、複数のＥＬ層３及びバンク５ａ上で、かつ全てのサブ画素５Ｒ、５Ｇ、５Ｂを覆うように、連続的に形成されている。
さらに、薄膜トランジスタアレイ装置１には、各サブ画素５Ｒ、５Ｇ、５Ｂ毎に画素回路６が形成されている。そして、各サブ画素５Ｒ、５Ｇ、５Ｂと、対応する画素回路６とは、後述するコンタクトホール及び中継電極によって電気的に接続されている。なお、サブ画素５Ｒ、５Ｇ、５Ｂは、ＥＬ層３の発光色が異なることを除いて同一の構成である。そこで、以降の説明では、サブ画素５Ｒ、５Ｇ、５Ｂを区別することなく、全て画素５と表記する。
図３に示すように、画素回路６は、スイッチ素子として動作する薄膜トランジスタ１０と、駆動素子として動作する薄膜トランジスタ１１と、対応する画素に表示するデータを記憶するキャパシタ１２とで構成される。
薄膜トランジスタ１０は、ゲート配線７に接続されるゲート電極１０ｇと、ソース配線８に接続されるソース電極１０ｓと、キャパシタ１２及び薄膜トランジスタ１１のゲート電極１１ｇに接続されるドレイン電極１０ｄと、半導体層（図示せず）とで構成される。この薄膜トランジスタ１０は、接続されたゲート配線７及びソース配線８に電圧が印加されると、当該ソース配線８に印加された電圧値を表示データとしてキャパシタ１２に保存する。
薄膜トランジスタ１１は、薄膜トランジスタ１０のドレイン電極１０ｄに接続されるゲート電極１１ｇと、電源配線９及びキャパシタ１２に接続されるドレイン電極１１ｄと、陽極２に接続されるソース電極１１ｓと、半導体層（図示せず）とで構成される。この薄膜トランジスタ１１は、キャパシタ１２が保持している電圧値に対応する電流を電源配線９からソース電極１１ｓを通じて陽極２に供給する。すなわち、上記構成のＥＬ表示装置は、ゲート配線７とソース配線８との交点に位置する画素５毎に表示制御を行うアクティブマトリックス方式を採用している。
次に、図４〜図６を参照して、薄膜トランジスタアレイ装置１を構成する画素５の構造を説明する。なお、図４は画素５の構成を示す正面図である。図５は図４の５−５線で切断した断面図である。図６は図４の６−６線で切断した断面図である。
図４〜図６に示すように、画素５は、基板２１、導電層である第１の金属層２２、ゲート絶縁膜２３、半導体層２４、２５、導電層である第２の金属層２６、パッシベーション膜２７、ＩＴＯなどで構成した導電酸化物膜２８、及び導電層である第３の金属層２９の積層構造体により構成される。
基板２１上に積層される第１の金属層２２には、薄膜トランジスタ１０のゲート電極１０ｇと、薄膜トランジスタ１１のゲート電極１１ｇとが形成される。また、基板２１及び第１の金属層２２上には、ゲート電極１０ｇ、１１ｇを覆うように、ゲート絶縁膜２３が形成されている。
半導体層２４は、ゲート絶縁膜２３上（ゲート絶縁膜２３と第２の金属層２６との間）で、かつゲート電極１０ｇと重なり合う領域内に配置される。同様に、半導体層２５は、ゲート絶縁膜２３上（ゲート絶縁膜２３と第２の金属層２６との間）で、かつゲート電極１１ｇと重なり合う領域内に配置される。
ゲート絶縁膜２３及び半導体層２４、２５上に積層される第２の金属層２６には、ソース配線８と、電源配線９と、薄膜トランジスタ１０のソース電極１０ｓ及びドレイン電極１０ｄと、薄膜トランジスタ１１のドレイン電極１１ｄ及びソース電極１１ｓとが形成されている。ソース電極１０ｓ及びドレイン電極１０ｄは、互いに対向する位置で、かつそれぞれが半導体層２４の一部に重なり合うように形成される。また、ソース電極１０ｓは、同層に形成されているソース配線８から延長されるように形成されている。同様に、ドレイン電極１１ｄ及びソース電極１１ｓは、互いに対向する位置で、かつそれぞれが半導体層２５の一部に重なり合うように形成される。また、ドレイン電極１１ｄは、同層に形成されている電源配線９から延長されるように形成されている。
このように薄膜トランジスタ１０、１１は、ゲート電極１０ｇ、１１ｇがソース電極１０ｓ、１１ｓ及びドレイン電極１０ｄ、１１ｄより下層に形成されるボトムゲート型のトランジスタ構造である。
また、ゲート絶縁膜２３には、ドレイン電極１０ｄ及びゲート電極１１ｇに重なり合う位置に、厚み方向に貫通するコンタクトホール３０が形成されている。そして、ドレイン電極１０ｄは、コンタクトホール３０を介して、第１の金属層２２に形成されたゲート電極１１ｇと電気的に接続されている。
さらに、ゲート絶縁膜２３及び第２の金属層２６上には、ソース電極１０ｓ、１１ｓ、及びドレイン電極１０ｄ、１１ｄを覆うように、パッシベーション膜２７が形成されている。このパッシベーション膜２７は、層間絶縁膜３４と薄膜トランジスタ１０、１１との間に介在するように形成されている。
パッシベーション膜２７上には、導電酸化物膜２８が積層されている。さらに、導電酸化物膜２８上には、第３の金属層２９が積層されている。導電酸化物膜２８上に積層される第３の金属層２９には、ゲート配線７及び中継電極３１が形成される。導電酸化物膜２８は、ゲート配線７及び中継電極３１に重なり合う位置に選択的に形成されており、ゲート配線７に重なり合う部分と中継電極３１に重なり合う部分とは、電気的に非接続の状態となっている。
また、ゲート絶縁膜２３及びパッシベーション膜２７には、ゲート配線７及びゲート電極１０ｇに重なり合う位置に、厚み方向に貫通するコンタクトホール３２が形成されている。そして、ゲート配線７は、コンタクトホール３２を介して、第１の金属層２２に形成されたゲート電極１０ｇと電気的に接続されている。なお、ゲート配線７とゲート電極１０ｇとは、直接接触しておらず、両者の間には導電酸化物膜２８が介在している。
同様に、パッシベーション膜２７には、薄膜トランジスタ１１のソース電極１１ｓ及び中継電極３１に重なり合う位置に、厚み方向に貫通するコンタクトホール３３が形成されている。そして、中継電極３１は、コンタクトホール３３を介して、第２の金属層２６に形成されたソース電極１１ｓと電気的に接続されている。なお、ソース電極１１ｓと中継電極３１とは、直接接触しておらず、両者の間には導電酸化物膜２８が介在している。
さらに、パッシベーション膜２７及び第３の金属層２９上には、ゲート配線７及び中継電極３１を覆うように、層間絶縁膜３４が形成されている。層間絶縁膜３４は、積層構造であり、平坦化膜として機能させる層間絶縁膜３４ａと、パッシベーション膜として機能させる層間絶縁膜３４ｂとから構成される。層間絶縁膜３４ａは、有機膜やハイブリッド膜で形成し、陽極２に接する側（上層）に配置される。層間絶縁膜３４ｂは、無機膜で形成し、ゲート配線７及び中継電極３１に接する側（下層）に配置されている。
層間絶縁膜３４上には、隣接する画素５との境界部分にバンク５ａが形成されている。そして、バンク５ａの開口部には、画素５単位で形成される陽極２と、色（サブ画素列）単位またはサブ画素単位で形成されるＥＬ層３とが形成される。さらに、ＥＬ層３及びバンク５ａ上には、透明な陰極４が形成される。
さらに、図６に示すように、陽極２及び中継電極３１に重なり合う位置に、層間絶縁膜３４を厚み方向に貫通するコンタクトホール３５が形成されている。そして、陽極２は、コンタクトホール３５を介して、第３の金属層２９に形成された中継電極３１に電気的に接続される。中継電極３１は、コンタクトホール３３に充填される中央領域３１ａと、コンタクトホール３３の上部周縁に延在する平坦領域３１ｂとを有している。そして陽極２は、中継電極３１の平坦領域３１ｂにおいて電気的に接続されている。
ここで、本開示においては、発光部の陽極２はＡｌを主体とした導電性の金属材料から形成され、薄膜トランジスタアレイ装置１の電流供給用の中継電極３１は、陽極２とは異なる導電性の金属材料であるＣｕ系材料から形成され、そして陽極２と中継電極３１との界面には、発光部の陽極２と同じ金属材料であるＡｌを主体とした金属材料の酸化物からなる拡散防止膜３６が形成されている。具体的には、拡散防止膜３６は、エネルギー分散型Ｘ線分析装置（ＥＤＳ）等で測定される元素が、ＡｌｘＣｕｙＯｚ、ｘ＞ｙ≧０、ｚ＞０を満たす材料組成を有するものである。
表１は、Ａｌを主体とした陽極２とＣｕを主体とした中継電極３１との界面に形成した拡散防止膜３６について、拡散防止膜３６の膜厚を変化させた本開示の実施例によるサンプル（実施例１〜４）と、比較例によるサンプル（比較例１〜３）を作成し、それらのサンプルについて、陽極２と中継電極３１とのコンタクト不良と、相互拡散量を比較して示すものである。なお、表１において、コンタクト不良については、接続抵抗が単位面積当たり１ｋΩ未満を良品（○）とし、１ｋΩ以上を不良（×）として示している。また、相互拡散量については、１００ｎｍ未満であれば、ＡｌとＣｕの相互拡散に起因したエレクトロマイグレーションによる断線不良が発生しにくいことが実験により確認されたため、１００ｎｍ未満を良品（○）とし、１００ｎｍ以上を不良（×）として示している。
表１に示すように、拡散防止膜３６としては、膜厚ｔが１ｎｍ〜６ｎｍの膜を形成すれば、コンタクト不良及び相互拡散量の評価項目において良品を得ることができる。なお、拡散防止膜３６の膜厚ｔは、薄く形成すればするほど、より低いコンタクト抵抗が得られ、電気特性的には優位となることから、拡散防止膜３６としては、膜厚ｔは、０＜ｔ≦６ｎｍとすればよい。ただし、拡散防止膜３６を形成した後の製造工程における熱履歴によって、ＡｌとＣｕの相互拡散が発生しやすくなることから、製造工程上のばらつきを考慮すると、拡散防止膜３６の膜厚は、１ｎｍ〜６ｎｍとするのが望ましい。
拡散防止膜３６の膜厚を薄く形成するための方法としては、例えば、ドライエッチングによりコンタクトホール３５を形成した後に、大気開放せず、真空中で連続して陽極２をスパッタ法等で形成すれば、実現可能である。また、拡散防止膜３６の膜厚は、陽極２を形成する前に、Ｃｕを主体とした酸化膜の膜厚を調整することで、制御可能である。酸化膜の膜厚を調整する方法としては、酸化膜を形成した後に、Ａｒプラズマによる酸化膜の物理的な除去やＨ２プラズマによる還元処理などで、酸化膜を所望の膜厚に制御することができる。
このように本開示においては、Ａｌを主体とした導電性材料からなる陽極２と、この陽極２とは異なる導電性材料であるＣｕ系材料からなる中継電極３１との界面に、Ａｌを主体とした酸化物からなる拡散防止膜３６を形成したもので、ＡｌとＣｕの相互拡散を起因としたエレクトロマイグレーションによる断線不良を防止することができる。また、拡散防止膜３６の膜厚を１ｎｍ〜６ｎｍに調整することで、十分なコンタクト特性を得ることができるとともに、相互拡散による断線不良を防止することができる。
次に、図７Ａ〜図７Ｆ、図８Ａ〜図８Ｈを用いて、一実施の形態における薄膜トランジスタアレイ装置１を製造する製造工程について説明する。なお、図７Ａ〜図７Ｆは一実施の形態における薄膜トランジスタアレイ装置の図５に対応した要部の製造工程を示す図である。図８Ａ〜図８Ｈは、一実施の形態における薄膜トランジスタアレイ装置の図６に対応した要部の製造工程を示す図である。
まず、図７Ａ〜図７Ｆ、図８Ａ〜図８Ｈを用いて説明する。
図７Ａ及び図８Ａに示すように、基板２１を準備する。基板２１には、一般的に、ガラス、石英等、絶縁性の材料を使用する。基板２１からの不純物の拡散を防止するために、図示していないが、酸化珪素膜もしくは窒化珪素膜を基板２１の上面に形成しても良い。膜厚は１００ｎｍ程度である。
続いて、図７Ｂ及び図８Ｂに示すように、基板２１上に耐熱性を有する第１の金属層２２を形成した後、フォトリソグラフィー法、エッチング法などによりパターニングを行い、ゲート電極１０ｇ、１１ｇを形成する。材料としては、耐熱性のあるＭｏ、Ｗ、Ｔａ、Ｔｉ、Ｎｉのいずれかあるいはそれらの合金が挙げられる。本実施の形態ではＭｏを用いた。厚みは１００ｎｍ程度が望ましい。
続いて、図７Ｃ及び図８Ｃに示すように、基板２１及び第１の金属層２２上にゲート絶縁膜２３を形成し、ゲート絶縁膜２３上に半導体層２４、２５を形成する。なお、ゲート絶縁膜２３及び半導体層２４、２５は、プラズマＣＶＤ法等により、真空状態で連続的に形成する。ゲート絶縁膜２３としては、酸化珪素膜、窒化珪素膜、もしくはその複合膜が形成される。厚みは、２００ｎｍ程度である。また、半導体層２４、２５は、５０ｎｍ程度の非晶質シリコン膜である。
この後、例えば、図８Ｄの矢印で示すように、半導体層２５上にエキシマレーザ等を照射することにより、半導体層２５を非結晶性半導体層から多結晶性半導体層へ改質する。結晶化の方法としては、例えば４００℃〜５００℃の炉内で脱水素を行った後、エキシマレーザによって結晶化させ、その後、真空中で数秒〜数１０秒の水素プラズマ処理を行う。具体的には、エキシマレーザ等を照射して、非結晶性半導体層の温度を所定の温度範囲まで上昇させることにより、結晶化させる。ここで、所定の温度範囲とは、例えば、２１０℃〜１４１４℃である。また、多結晶性半導体層内の平均結晶粒径は、２０ｎｍ〜６０ｎｍである。
ここで、ゲート電極１０ｇ、１１ｇを構成する第１の金属層２２は、上記の工程で高温に曝されるので、温度範囲の上限値（１４１４℃）より融点が高い金属で形成される必要がある。一方、以降の工程で積層される第２の金属層２６及び第３の金属層２９は、温度範囲の下限値（２１０℃）より融点が低い金属で形成してもよい。
次に、図８Ｅに示すように、フォトリソグラフィー法、エッチング法等により、半導体層を島状の半導体層２５に加工する。なお、図示していないが、ゲート絶縁膜２３に、同じくフォトリソグラフィー法、エッチング法等により、コンタクトホール３０を形成する。
その後、図７Ｄ及び図８Ｆに示すように、ゲート絶縁膜２３及び半導体層２４、２５上に第２の金属層２６を形成し、パターニングによりソース配線８、電源配線９、ソース電極１０ｓ、１１ｓ、ドレイン電極１０ｄ、１１ｄ、及び中継電極３１をそれぞれ加工する。このとき、第２の金属層２６を構成する材料がコンタクトホール３０にも充填され、コンタクトホール３０が形成される。この工程により、ゲート電極１１ｇとドレイン電極１０ｄとがコンタクトホール３０を介して電気的に接続される。第２の金属層２６を構成する材料としては、低抵抗金属であるＡｌ、Ｃｕ、Ａｇのいずれかあるいはそれらの合金が挙げられる。本実施の形態ではＣｕを使用し、厚みは、３００ｎｍ程度である。
また、ソース電極１０ｓと半導体層２４との間、及びドレイン電極１０ｄと半導体層２４との間には、一般的に低抵抗の半導体層が形成される。この低抵抗半導体層は、一般的に、リン等のｎ型ドーパントがドーピングされた非晶質シリコン層、もしくはボロン等のｐ型ドーパントがドーピングされた非晶質シリコン層が使用される。厚みは、２０ｎｍ程度である。結晶化された半導体層２４とドーピングされた非晶質シリコン層との間にさらに非晶質シリコン等の半導体層があってもよい。これらの膜はデバイス特性を向上させるために必要になる場合がある。半導体層２５についても同様である。
その後、図７Ｅ〜図７Ｆ及び図８Ｇに示すように、酸化珪素膜、窒化珪素膜、もしくはそれらの膜の積層膜からなるパッシベーション膜２７を、ゲート絶縁膜２３、半導体層２４、２５及び第２の金属層２６上に形成する。また、パッシベーション膜２７に、フォトリソグラフィー法、エッチング法等により、ゲート絶縁膜２３及びパッシベーション膜２７を連続的に貫通するコンタクトホール３２と、パッシベーション膜２７を厚み方向に貫通するコンタクトホール３３とを形成する。
ここで、第２の金属層２６及び第３の金属層２９に挟まれたパッシベーション膜２７に形成される単位面積あたりの容量は、第１の金属層２２及び第２の金属層２６に挟まれたゲート絶縁膜２３により形成される単位面積あたりの容量より小さくなるように、ゲート絶縁膜２３及びパッシベーション膜２７の材料や膜厚を決定する。具体的には、パッシベーション膜２７に形成される単位面積当たりの容量は、１．５×１０−４（Ｆ／ｍ２）未満とするのが望ましい。一方、ゲート絶縁膜２３に形成される単位面積当たりの容量は、１．５×１０−４（Ｆ／ｍ２）以上とするのが望ましい。
さらに、図６及び図８Ｈに示すように、パッシベーション膜２７上に導電酸化物膜２８を形成し、導電酸化物膜２８上に第３の金属層２９を形成する。そして、第３の金属層２９は、パターニングによりゲート配線７及び中継電極３１に加工される。導電酸化物膜２８を構成する材料としては、インジウムおよび錫を含む酸化物膜、あるいはインジウムおよび亜鉛を含む酸化物膜のいずれかを用いる。一方、第３の金属層２９を構成する材料としては、低抵抗であることが求められるため、第２の金属層２６と同じ金属でも良い。特に本開示では、安価で低抵抗が実現できるＣｕ系材料が好ましい。厚みは、３００ｎｍ程度である。
このとき、導電酸化物膜２８及び第３の金属層２９を構成する材料がコンタクトホール３２、３３にも充填され、コンタクトホール３２、３３が形成される。これにより、コンタクトホール３２を介してゲート配線７とゲート電極１０ｇとが電気的に接続され、コンタクトホール３３を介してソース電極１１ｓと中継電極３１とが電気的に接続される。
次に、図９Ａ〜図９Ｇを用いて、図６の領域Ａを形成する工程を詳細に説明する。具体的には、セルフアラインを用いて、中継電極３１と陽極２の接続部を加工する例を説明する。
まず、上記図８Ａ〜図８Ｈの製造工程から、図９Ａに示す構成を作製する。
続いて、図９Ｂに示すように、パッシベーション膜２７及び中継電極３１上に層間絶縁膜３４ｂを形成する。層間絶縁膜３４ｂは、プラズマＣＶＤ法等により形成される。層間絶縁膜３４ｂとしては、酸化珪素膜、窒化珪素膜、もしくはその複合膜が形成される。厚みは、２００ｎｍ程度であり、パッシベーション膜としての役割を持つ。
次に、図９Ｃに示すように、層間絶縁膜３４ｂ上に層間絶縁膜３４ａを形成する。層間絶縁膜３４ａは、平坦化膜としての役割を持つため、厚膜が形成できる塗布材料であることが好ましく、スピンコーターやスリットコーターで形成される。層間絶縁膜３４ａとしては、感光性材料であることが好ましく、アクリル樹脂やポリイミド樹脂などの有機材料、もしくはＳｉ−Ｏ結合を有したＳＯＧ材料などのハイブリッド材料が用いられる。厚みは、４０００ｎｍ程度である。
次に、図９Ｄに示すように、感光性材料である層間絶縁膜３４ａをフォトリソグラフィー法により加工し、層間絶縁膜３４ａを貫通するコンタクトホール３５を形成する。その後、塗布材料からなる層間絶縁膜３４ａを２３０℃程度で焼成し、硬化させる。無機膜からなる層間絶縁膜３４ｂは、層間絶縁膜３４ａの焼成時に層間絶縁膜３４ａから発生する水分などのガスにより中継電極３１が腐食するのを防ぐ役目を果たす。
次に、図９Ｅ〜図９Ｇを用いて、拡散防止膜３６を形成する工程を説明する。
まず、図９Ｅに示すように、パターニングしたコンタクトホール３５をマスクとして用い、層間絶縁膜３４ｂをドライエッチングにより加工し、コンタクトホール３５が層間絶縁膜３４ｂを貫通するまで形成する。
次に、図９Ｆに示すように、コンタクトホール３５内の中継電極３１上にＣｕを主体とした酸化膜３１ａを形成する。続いて、図９Ｇに示すように、陽極２を構成する材料をコンタクトホール３５に充填し、このコンタクトホール３５を介して、陽極２と中継電極３１とを電気的に接続する。陽極２の材料としては、例えば、Ｍｏ、Ａｌ、Ａｇ、Ａｕ、Ｃｕなどの導電性金属、若しくはそれらの合金、ＰＥＤＯＴ：ＰＳＳなどの有機導電性材料、酸化亜鉛、または鉛添加酸化インジウムのいずれかの材料が用いられるが、安価で反射率が高いＡｌを主成分とする金属であることが好ましい。これらの材料からなる膜を真空蒸着法、電子ビーム蒸着法、ＲＦスパッタ法、または、印刷法などにより作成し、電極パターンを形成する。
このとき、Ｃｕを主体とした酸化膜３１ａとＡｌを主体とした陽極２が接続されるが、Ａｌの方がＣｕよりもイオン化傾向が高いために、Ａｌを主体とした酸化物からなる拡散防止膜３６が形成される。なお、酸化還元反応を加速するために焼成工程を追加してもよい。
ここで、上記製造工程において、図９Ｅ〜図９Ｇの工程は、層間絶縁膜３４ａをマスクとしたセルフアラインで行うことにより、フォトレジスト剥離時の薬液の影響などを回避可能であり、さらにマスクの削減ができ、製造工程の簡略化、製造コストの削減ができるようになる。
図９Ｇに示すように陽極２を形成した後、続いて上記薄膜トランジスタアレイ装置１上にバンク５ａ、ＥＬ層３、及び透明な陰極４を順次積層することによりＥＬ表示装置を作製する。
具体的には、まず層間絶縁膜３４上の各画素５の境界に対応する位置に、バンク５ａを形成する。ＥＬ層３は、陽極２上で、バンク５ａの開口部内に色（サブ画素列）毎またはサブ画素毎に形成する。このＥＬ層３は、正孔注入層、正孔輸送層、発光層、電子輸送層、及び電子注入層などの各層が積層されて構成される。例えば、正孔注入層として銅フタロシアニンを、正孔輸送層として、ナフチルジアミン（α−ＮＰＤ（Ｂｉｓ［Ｎ−（１−Ｎａｐｈｔｈｙｌ）−Ｎ−Ｐｈｅｎｙｌ］ｂｅｎｚｉｄｉｎｅ））を、発光層として、トリス（８−キノリノラト）アルミニウム（Ａｌｑ３（ｔｒｉｓ（８−ｈｙｄｒｏｘｙｑｕｉｎｏｌｉｎｅ）ａｌｕｍｉｎｕｍ））を、電子輸送層としてオキサゾール誘導体を、電子注入層としてＡｌｑ３をそれぞれ用いることができる。なお、これらの材料は、あくまで一例であって他の材料を用いてもよい。
透明な陰極４は、ＥＬ層３上に連続的に形成される透過性を有する電極である。透明な陰極４の材料としては、例えば、ＩＴＯ、ＳｎＯ２、Ｉｎ２Ｏ３、ＺｎＯまたはこれらの組み合わせなどを用いることができる。
なお、本実施の形態においては、画素５を構成する薄膜トランジスタが２個の場合を示しているが、画素５内の薄膜トランジスタのばらつきを補償するために、３個以上の複数個の薄膜トランジスタにより構成する場合でも同様の構成を採用することが可能である。また、本実施の形態においては、有機ＥＬ素子を駆動するための画素構成を示したが、これに限るものではない。液晶、無機ＥＬ等、ＴＦＴを使って構成される薄膜トランジスタアレイ装置全てに適用可能である。
以上のように本実施の形態におけるＥＬ表示装置は、一対の電極間に発光層を配置した発光部と、発光部の発光を制御する薄膜トランジスタアレイ装置１とを備えている。また、発光部と薄膜トランジスタアレイ装置１との間に層間絶縁膜を配置するとともに、発光部の一方の電極が層間絶縁膜のコンタクトホールを介して薄膜トランジスタアレイ装置１と電気的に接続されている。さらに、薄膜トランジスタアレイ装置１は、層間絶縁膜のコンタクトホールを介して発光部の電極に電気的に接続される電流供給用の電極を有し、かつ発光部の一方の電極と薄膜トランジスタアレイ装置１の電流供給用の電極の界面に拡散防止膜３６を形成している。
この構成により、十分なコンタクト特性を得ることができるとともに、相互拡散による断線不良を防止することができる。
以上のように本開示によれば、ＥＬ表示装置に用いる薄膜トランジスタアレイ装置において、特性向上を図る上で有用である。
１ 薄膜トランジスタアレイ装置
２ 陽極
３ ＥＬ層
４ 陰極
５ 画素
６ 画素回路
７ ゲート配線
８ ソース配線
９ 電源配線
１０，１１ 薄膜トランジスタ
２１ 基板
２２ 第１の金属層
２３ ゲート絶縁膜
２４，２５ 半導体層
２６ 第２の金属層
２７ パッシベーション膜
２８ 導電酸化物膜
２９ 第３の金属層
３０，３２，３３，３５ コンタクトホール
３１ 中継電極
３４，３４ａ，３４ｂ 層間絶縁膜
３６ 拡散防止膜
２ 陽極
３ ＥＬ層
４ 陰極
５ 画素
６ 画素回路
７ ゲート配線
８ ソース配線
９ 電源配線
１０，１１ 薄膜トランジスタ
２１ 基板
２２ 第１の金属層
２３ ゲート絶縁膜
２４，２５ 半導体層
２６ 第２の金属層
２７ パッシベーション膜
２８ 導電酸化物膜
２９ 第３の金属層
３０，３２，３３，３５ コンタクトホール
３１ 中継電極
３４，３４ａ，３４ｂ 層間絶縁膜
３６ 拡散防止膜
Claims (8)
- 一対の電極間に発光層を配置した発光部と、前記発光部の発光を制御する薄膜トランジスタアレイ装置とを備え、前記発光部と前記薄膜トランジスタアレイ装置との間に層間絶縁膜を配置するとともに、前記発光部の一方の電極が前記層間絶縁膜のコンタクトホールを介して前記薄膜トランジスタアレイ装置と電気的に接続されているＥＬ表示装置であって、前記薄膜トランジスタアレイ装置は、前記層間絶縁膜のコンタクトホールを介して前記発光部の電極に電気的に接続される電流供給用の電極を有し、かつ前記発光部の一方の電極と前記薄膜トランジスタアレイ装置の電流供給用の電極の界面に拡散防止膜を形成したＥＬ表示装置。
- 前記拡散防止膜は、前記発光部の一方の電極を構成する金属材料と同じ金属を主成分とする酸化物により構成した請求項１に記載のＥＬ表示装置。
- 前記拡散防止膜は、ＡｌxＣｕyＯz、ｘ＞ｙ≧０、ｚ＞０を満たす材料組成を有する請求項２に記載のＥＬ表示装置。
- 前記拡散防止膜は、膜厚が０＜ｔ≦６ｎｍである請求項１に記載のＥＬ表示装置。
- 発光部との間に層間絶縁膜を配置するとともに、前記発光部の一方の電極が前記層間絶縁膜のコンタクトホールを介して電気的に接続される電流供給用の電極を有する薄膜トランジスタアレイ装置であって、前記発光部の一方の電極と前記電流供給用の電極の界面に拡散防止膜を形成した薄膜トランジスタアレイ装置。
- 前記拡散防止膜は、前記発光部の一方の電極を構成する金属材料と同じ金属を主成分とする酸化物により構成した請求項５に記載の薄膜トランジスタアレイ装置。
- 前記拡散防止膜は、ＡｌxＣｕyＯz、ｘ＞ｙ≧０、ｚ＞０を満たす材料組成を有する請求項６に記載の薄膜トランジスタアレイ装置。
- 前記拡散防止膜は、膜厚が０＜ｔ≦６ｎｍである請求項５に記載の薄膜トランジスタアレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013554096A JP5778786B2 (ja) | 2012-01-17 | 2012-11-22 | 薄膜トランジスタアレイ装置及びそれを用いたｅｌ表示装置 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012006693 | 2012-01-17 | ||
| JP2012006693 | 2012-01-17 | ||
| JP2013554096A JP5778786B2 (ja) | 2012-01-17 | 2012-11-22 | 薄膜トランジスタアレイ装置及びそれを用いたｅｌ表示装置 |
| PCT/JP2012/007516 WO2013108326A1 (ja) | 2012-01-17 | 2012-11-22 | 薄膜トランジスタアレイ装置及びそれを用いたｅｌ表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2013108326A1 true JPWO2013108326A1 (ja) | 2015-05-11 |
| JP5778786B2 JP5778786B2 (ja) | 2015-09-16 |
Family
ID=48798784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013554096A Active JP5778786B2 (ja) | 2012-01-17 | 2012-11-22 | 薄膜トランジスタアレイ装置及びそれを用いたｅｌ表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9231038B2 (ja) |
| JP (1) | JP5778786B2 (ja) |
| KR (1) | KR20140113678A (ja) |
| CN (1) | CN103959470B (ja) |
| WO (1) | WO2013108326A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9117785B2 (en) * | 2013-11-22 | 2015-08-25 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
| CN109697958B (zh) * | 2019-01-10 | 2020-11-10 | 昆山国显光电有限公司 | 一种有机发光显示面板及有机发光显示装置 |
| US20230082475A1 (en) * | 2020-02-26 | 2023-03-16 | Sharp Kabushiki Kaisha | Display device and method for manufacturing same |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06236878A (ja) * | 1993-02-09 | 1994-08-23 | Kawasaki Steel Corp | 金属配線 |
| JP2006023388A (ja) * | 2004-07-06 | 2006-01-26 | Kobe Steel Ltd | 表示デバイスおよびその製法 |
| JP2006049873A (ja) * | 2004-07-06 | 2006-02-16 | Fuji Photo Film Co Ltd | 機能素子 |
| JP2006148040A (ja) * | 2004-11-17 | 2006-06-08 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2007264445A (ja) * | 2006-03-29 | 2007-10-11 | Casio Comput Co Ltd | 表示装置及びその製造方法 |
| JP2011209756A (ja) * | 2002-12-19 | 2011-10-20 | Kobe Steel Ltd | 表示デバイスおよびその製法、ならびにスパッタリングターゲット |
| JP2012252829A (ja) * | 2011-06-01 | 2012-12-20 | Seiko Epson Corp | 発光装置の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3768739B2 (ja) | 1999-07-14 | 2006-04-19 | キヤノン株式会社 | 部品折り曲げ装置 |
| JP2001160486A (ja) | 1999-12-03 | 2001-06-12 | Sony Corp | 有機ｅｌディスプレイの製造方法及び有機ｅｌディスプレイ |
| JP3940385B2 (ja) | 2002-12-19 | 2007-07-04 | 株式会社神戸製鋼所 | 表示デバイスおよびその製法 |
| US7170176B2 (en) * | 2003-11-04 | 2007-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7642711B2 (en) | 2004-07-06 | 2010-01-05 | Fujifilm Corporation | Functional layer having wiring connected to electrode and barrier metal between electrode and wiring |
| KR100730151B1 (ko) * | 2005-09-30 | 2007-06-19 | 삼성에스디아이 주식회사 | 평판 표시 장치 |
| JP2009229941A (ja) | 2008-03-24 | 2009-10-08 | Sony Corp | アクティブマトリックス型表示装置及びアクティブマトリックス型表示装置の製造方法 |
| JP5484853B2 (ja) * | 2008-10-10 | 2014-05-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US8686448B2 (en) | 2011-05-27 | 2014-04-01 | Seiko Epson Corporation | Light emitting device, electronic apparatus, and manufacturing method of light emitting device |
-
2012
- 2012-11-22 KR KR1020147019310A patent/KR20140113678A/ko not_active Application Discontinuation
- 2012-11-22 JP JP2013554096A patent/JP5778786B2/ja active Active
- 2012-11-22 WO PCT/JP2012/007516 patent/WO2013108326A1/ja active Application Filing
- 2012-11-22 CN CN201280056953.9A patent/CN103959470B/zh active Active
-
2014
- 2014-05-21 US US14/284,219 patent/US9231038B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06236878A (ja) * | 1993-02-09 | 1994-08-23 | Kawasaki Steel Corp | 金属配線 |
| JP2011209756A (ja) * | 2002-12-19 | 2011-10-20 | Kobe Steel Ltd | 表示デバイスおよびその製法、ならびにスパッタリングターゲット |
| JP2006023388A (ja) * | 2004-07-06 | 2006-01-26 | Kobe Steel Ltd | 表示デバイスおよびその製法 |
| JP2006049873A (ja) * | 2004-07-06 | 2006-02-16 | Fuji Photo Film Co Ltd | 機能素子 |
| JP2006148040A (ja) * | 2004-11-17 | 2006-06-08 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2007264445A (ja) * | 2006-03-29 | 2007-10-11 | Casio Comput Co Ltd | 表示装置及びその製造方法 |
| JP2012252829A (ja) * | 2011-06-01 | 2012-12-20 | Seiko Epson Corp | 発光装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9231038B2 (en) | 2016-01-05 |
| WO2013108326A1 (ja) | 2013-07-25 |
| CN103959470A (zh) | 2014-07-30 |
| CN103959470B (zh) | 2016-08-24 |
| JP5778786B2 (ja) | 2015-09-16 |
| US20140252365A1 (en) | 2014-09-11 |
| KR20140113678A (ko) | 2014-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101671038B1 (ko) | 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법 | |
| US8482010B2 (en) | EL display panel, EL display apparatus, and method of manufacturing EL display panel | |
| JP5595392B2 (ja) | Ｅｌ表示パネル、ｅｌ表示装置及びｅｌ表示パネルの製造方法 | |
| JP5576862B2 (ja) | 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法 | |
| JP5724105B2 (ja) | 薄膜トランジスタアレイ装置、ｅｌ表示パネル、ｅｌ表示装置、薄膜トランジスタアレイ装置の製造方法、ｅｌ表示パネルの製造方法 | |
| US8791453B2 (en) | Thin-film semiconductor device for display apparatus, method for manufacturing thin-film semiconductor device for display apparatus, EL display panel, and EL display apparatus | |
| KR101338021B1 (ko) | 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법 | |
| KR101544663B1 (ko) | 박막 트랜지스터 어레이 장치 및 그것을 이용한 el 표시 장치 | |
| JP5778786B2 (ja) | 薄膜トランジスタアレイ装置及びそれを用いたｅｌ表示装置 | |
| WO2011148424A1 (ja) | 表示装置用薄膜半導体装置、表示装置及び表示装置用薄膜半導体装置の製造方法 | |
| WO2011138818A1 (ja) | 薄膜トランジスタ装置、薄膜トランジスタアレイ装置、有機ｅｌ表示装置、及び薄膜トランジスタ装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150428 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150604 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150630 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150709 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5778786 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316803 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |