KR20060064263A - 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법 - Google Patents

표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20060064263A
KR20060064263A KR1020040103019A KR20040103019A KR20060064263A KR 20060064263 A KR20060064263 A KR 20060064263A KR 1020040103019 A KR1020040103019 A KR 1020040103019A KR 20040103019 A KR20040103019 A KR 20040103019A KR 20060064263 A KR20060064263 A KR 20060064263A
Authority
KR
South Korea
Prior art keywords
molybdenum alloy
conductive layer
molybdenum
copper
forming
Prior art date
Application number
KR1020040103019A
Other languages
English (en)
Inventor
조범석
정창오
배양호
이제훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040103019A priority Critical patent/KR20060064263A/ko
Publication of KR20060064263A publication Critical patent/KR20060064263A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 몰리브덴 합금을 포함하는 도전층 및 구리를 포함하는 도전층을 포함하는 표시 장치용 배선과, 기판, 상기 기판 위에 형성되어 있는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하고 있는 드레인 전극 및 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하며, 상기 게이트선과 상기 데이터선 및 드레인 전극 중 적어도 어느 하나는 몰리브덴 합금을 포함하는 도전층 및 구리를 포함하는 도전층을 포함하는 박막 트랜지스터 표시판 및 그 제조 방법을 제공한다.
구리, 몰리브덴 합금, 저저항, 접착성, 확산, 식각, 프로파일

Description

표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터 표시판 및 그 제조 방법{Wiring for display device, thin film transistor array panel comprising the wiring and method for manufacturing the same}
도 1은 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선에 따라 자른 단면도이고,
도 3a, 도 4a, 도 5a 및 도 6a는 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 일실시예에 따라 제조하는 방법을 순차적으로 도시한 박막 트랜지스터 표시판의 배치도이고,
도 3b는 도 3a의 IIIb-IIIb'선에 따라 자른 단면도이고,
도 4b는 도 4a의 IVb-IVb'선에 따라 자른 단면도이고,
도 5b는 도 5a의 Vb-Vb'선에 따라 자른 단면도이고,
도 6b는 도 6a의 VIb-VIb'선에 따라 자른 단면도이다.
*도면의 주요부분에 대한 부호의 설명
110: 절연 기판 121: 게이트선
124: 게이트 전극 81, 82: 접촉 보조 부재
140: 게이트 절연막 151: 진성 비정질 규소층
161: 불순물 비정질 규소층 171: 데이터선
173: 소스 전극 175: 드레인 전극
177: 유지 축전기용 도전체 180: 보호막
181, 182, 185, 187: 접촉구 190: 화소 전극
본 발명은 박막 트랜지스터 액정 표시 장치(TFT-LCD) 또는 유기 발광 표시 소자(OLED) 등과 같은 표시 장치에서 사용되는 배선, 상기 배선을 포함하는 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것으로, 보다 상세하게는 저저항성 배선, 상기 저저항성 배선을 포함하는 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표시판에 각각 구비되어 있는 것이다. 이 중에서도, 한 표시판에는 복수의 화소 전극 이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조가 주류이다. 이러한 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선을 표시판에 각각 형성한다. 상기 박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자로서의 역할을 한다. 이러한 박막 트랜지스터는, 자발광소자인 능동형 유기 발광 표시 소자(AM-OLED)에서도 각 발광 소자를 개별적으로 제어하는 스위칭 소자로서 역할을 한다.
이러한 박막 트랜지스터에서, 게이트 전극을 포함하는 게이트선, 소스 전극을 포함하는 데이터선 및 드레인 전극 등의 재료로서 크롬(Cr)이 주로 이용되었다.
그러나, 표시 장치의 면적이 점점 대형화되는 추세에 따라 게이트선 및 데이터선의 길이가 점점 길어지게 되고, 이에 따라 기존의 크롬 배선을 이용하는 경우 상대적으로 높은 저항에 의해 신호 지연 등의 문제가 발생한다.
이러한 문제점을 극복하기 위하여, 낮은 비저항을 가지는 구리(Cu)가 대면적 표시 장치에 적합한 것으로 알려져 있다. 그러나, 구리(Cu)는 기판과의 접착성(adhesion)이 극히 불량하여 배선의 들뜸(lifting) 및 벗겨짐(peeling)을 쉽게 유발한다. 또한, 구리(Cu)는 높은 산화성을 가지기 때문에 상부 및 하부의 다른 막으로 쉽게 확산(diffusion)하여 오히려 접촉 저항을 증가시키는 문제가 있다.
따라서, 구리(Cu)로 이루어진 배선을 실제 공정에 적용하기에는 신뢰성이 떨어진다.
따라서, 본 발명은 상기 문제점을 해결하기 위한 것으로써, 저저항성 및 신뢰성을 동시에 확보할 수 있는 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터 표시판 및 그 제조 방법을 제공한다.
본 발명에 따른 표시 장치용 배선은, 몰리브덴 합금을 포함하는 도전층 및 구리를 포함하는 도전층을 포함한다.
또한, 상기 몰리브덴 합금은 몰리브덴에 티타늄(Ti), 탄탈늄(Ta), 텅스텐(W), 크롬(Cr) 및 지르코늄(Zr)에서 선택된 적어도 어느 하나가 포함된 것이 바람직하다.
또한, 상기 몰리브덴 합금은 질화몰리브덴(MoN)으로 이루어지는 것이 바람직하다.
또한, 본 발명에 따른 박막 트랜지스터 표시판은, 기판, 상기 기판 위에 형성되어 있는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하고 있는 드레인 전극, 및 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하며, 상기 게이트선과 상기 데이터선 및 드레인 전극 중 적어도 어느 하나는 몰리브덴 합금을 포함하는 도전층 및 구리를 포함하는 도전층을 포함한다.
또한, 상기 몰리브덴 합금은 몰리브덴에 티타늄(Ti), 탄탈늄(Ta), 텅스텐(W), 크롬(Cr) 및 지르코늄(Zr)에서 선택된 적어도 어느 하나가 포함된 것이 바람직하다.
또한, 상기 몰리브덴 합금은 질화몰리브덴(MoN)으로 이루어지는 것이 바람직하다.
또한, 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은, 기판 위에 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막 및 반도체층을 순차적으로 형성하는 단계, 상기 게이트 절연막 및 반도체층 위에 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 소정 간격을 두고 마주하고 있는 드레인 전극을 형성하는 단계 및 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며, 상기 게이트선을 형성하는 단계와 상기 데이터선 및 드레인 전극을 형성하는 단계 중 적어도 어느 하나는 몰리브덴 합금층을 형성하는 단계 및 구리를 포함하는 도전층을 형성하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 일실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부 분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 일실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법에 대하여 도면을 참조하여 상세하게 설명한다.
먼저, 도 1 및 도 2를 참조하여 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선에 따라 자른 단면도이다.
도 1 및 도 2에서 보는 바와 같이, 절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(gate electrode)(124)을 이룬다. 또한 각 게이트선(121)의 다른 일부는 아래 방향으로 돌출하여 복수의 확장부(expansion)(127)를 형성한다.
게이트선(121)은, 몰리브덴 합금으로 이루어진 도전층(124p, 127p, 129p)(이하, '하부 몰리브덴 합금층'이라 함), 구리(Cu) 또는 구리 합금(Cu-alloy)으로 이루어진 도전층(124q, 127q, 129q)(이하, '구리층'이라 함) 및 몰리브덴 합금으로 이루어진 도전층(124r, 127r, 129r)(이하, '상부 몰리브덴 합금층'이라 함)으로 형성되어 있다.
상기 하부 및 상부 몰리브덴 합금층은 몰리브덴에 티타늄(Ti), 탄탈늄(Ta), 텅스텐(W), 크롬(Cr) 및 지르코늄(Zr)에서 선택된 적어도 하나의 첨가 원소를 포함한다.
일반적으로, 구리(Cu)는 낮은 비저항을 가지는 대표적인 물질로 대면적 표시 장치의 배선 재료로 적합하지만, 기판 등의 하부막과의 접착성이 극히 불량하고 높은 산화성으로 인하여 하부 및 상부막으로 확산되는 문제점으로 인하여 단독으로 배선을 형성할 수는 없다.
이에 따라, 구리층의 하부 및/또는 상부에 몰리브덴(Mo)층을 형성하여 하부막과의 접착성을 개선하고, 구리가 산화되어 하부 및 상부막으로 확산되는 것을 방지하는 구성이 알려져 있다.
그러나, 이 경우, 몰리브덴층과 구리층을 일괄 식각할 수 없는 문제점이 있다.
몰리브덴층과 구리층으로 이루어진 다층막인 경우, 갈바닉 효과(galvanic effect)에 의하여 구리층에 비하여 몰리브덴층이 급속히 식각된다. 갈바닉(galvanic) 효과란 용해질 내의 두 금속 사이에 전위차가 존재하는 경우 상대적으로 양(positive)의 전위를 가지는 금속은 음극(cathode)으로 작용하여 환원되려는 경향을 가지며 상대적으로 음(negative)의 전위를 가지는 금속은 양극(anode)으로 작용하여 산화되려는 경향성을 가지는 현상이다. 이 경우, 음극(cathode)으로 작용하는 금속은 단독으로 존재하는 경우보다 보다 느리게 식각(부식)되고 양극(anode)으로 작용하는 금속은 단독으로 존재하는 경우보다 보다 빠르게 식각된다. 이러한 갈바닉 효과에 의해, 양극으로 작용하는 몰리브덴층은 보다 빠른 식각 속도를 나타내고 음극으로 작용하는 구리층은 보다 느린 식각 속도를 나타낸다. 따라서, 몰리브덴층과 구리층 사이에 상대적으로 식각 차이가 커져서 일괄 식각할 수 없다.
따라서, 본 발명에서는, 기존의 문제점인 하부막과의 접착성 및 구리의 산화성에 의한 확산 문제를 해결하는 동시에, 다층막을 일괄 식각하여 양호한 프로파일을 나타내기 위하여, 구리층의 하부 및/또는 상부에 몰리브덴 합금층을 형성한다.
몰리브덴 합금층은 몰리브덴에 티타늄(Ti), 탄탈늄(Ta), 텅스텐(W), 크롬(Cr) 및 지르코늄(Zr)이 소정량 첨가된 몰리브덴 합금으로 이루어지며, 이는 순수 몰리브덴에 비하여 약 6배 정도 낮은 식각 속도를 가진다. 따라서, 몰리브덴 합금층과 구리층으로 이루어진 다층막을 양호한 프로파일로 일괄 식각할 수 있다. 이는 질화몰리브덴(MoN)의 경우도 동일하게 적용될 수 있다.
이 경우, 상기 첨가 원소는, 몰리브덴 합금의 총 중량에 대하여, 1 내지 20중량%로 포함되는 것이 바람직하다. 상기 첨가 원소가 1중량% 미만으로 포함되는 경우 구리층에 비하여 식각 속도가 지나치게 빠르며, 첨가 원소가 20중량%를 초과하여 포함되는 경우 구리층에 비하여 식각 속도가 지나치게 느리기 때문에 양호한 프로파일을 형성하기 곤란하다.
또한, 하부 몰리브덴 합금층(124p, 127p, 129p)에 의하여, 기판(110)과의 접착성(adhesion)이 향상되어 배선의 벗겨짐(peeling) 또는 들뜸(lifting) 현상을 방지할 수 있다.
또한, 상부 몰리브덴 합금층(124r, 127r, 129r)에 의하여, 구리가 산화되어 상부의 게이트 절연막(140)으로 확산되는 것을 방지할 수 있다.
상기 하부 몰리브덴 합금층(124p, 127p, 129p), 구리층(124q, 127q, 129q) 및 상부 몰리브덴 합금층(124r, 127r, 129r)의 측면은 약 30 내지 80도의 경사각으로 형성되어 있다.
게이트선(121) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon) 등으로 이루어진 복수의 선형 반도체층(151)이 형성되어 있다. 선형 반도체층(151)은 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다. 또한, 선형 반도체층(151)은 게이트선(121)과 만나는 지점 부근에서 폭이 커져서 게이트선(121)의 넓은 면적을 덮고 있다.
반도체층(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질규소 따위의 물질로 이루어지는 선형 저항성 접촉층(ohmic contact)(161) 및 복수의 섬형 저항성 접촉층(163, 165)이 형성되어 있다. 섬형 저항성 접촉층(163, 165)은 쌍을 이루어 반도체층(151)의 돌출부(154) 위에 위치되어 있다. 반도체층(151, 154)과 저항성 접촉층(161, 163, 165)의 측면 역시 경사져 있으며 경사각은 기판(110)에 대해서 40 내지 80°이다.
저항성 접촉층(161, 163, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175) 및 복수의 유지 축전기용 도전체(storage capacitor conductor)(177)가 형성되어 있다.
데이터선(171)은 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치되어 있다.
상기 소스 전극(173)을 포함하는 데이터선(171) 및 드레인 전극(175)은 몰리브덴 합금으로 이루어진 도전층(171p, 173p, 175p, 177p, 179p)(이하, 하부 몰리브덴 합금층'이라 함), 구리(Cu) 또는 구리 합금(Cu-alloy)으로 이루어진 도전층(171q, 173q, 175q, 177q, 179q)(이하,'구리층'이라 함), 및 몰리브덴 합금으로 이루어진 도전층(171r, 173r, 175r, 177r, 179r)(이하,'상부 몰리브덴 합금층'이라 함)의 삼중막으로 형성되어 있다.
본 발명에서는, 구리층의 하부 및/또는 상부에 몰리브덴 합금층을 형성함으로써, 하부막과의 접착성 및 구리의 확산 문제를 해결하는 동시에 다층막의 일괄 식각 후 양호한 프로파일을 나타낸다.
상기 하부 및 상부 몰리브덴 합금층은 몰리브덴에 티타늄(Ti), 탄탈늄(Ta), 텅스텐(W), 크롬(Cr) 및 지르코늄(Zr)에서 선택된 적어도 어느 하나의 첨가 원소가 포함되어 있는 몰리브덴 합금으로 이루어진다. 또는, 질화몰리브덴(MoN)일 수도 있다.
이 경우, 상기 첨가 원소는, 몰리브덴 합금의 총 중량에 대하여, 1 내지 20 중량%로 포함되는 것이 바람직하다. 상기 첨가 원소가 1중량% 미만으로 포함되는 경우 구리층에 비하여 식각 속도가 지나치게 빠르며, 첨가 원소가 20중량%를 초과하여 포함되는 경우 구리층에 비하여 식각 속도가 지나치게 느리기 때문에, 양호한 프로파일을 형성하기 곤란하다.
하부 몰리브덴 합금층(171p, 173p, 175p, 177p, 179p)에 의하여, 하부막과의 접착성(adhesion)이 향상되어 배선의 벗겨짐(peeling) 또는 들뜸(lifting) 현상을 방지할 수 있다.
또한, 상부 몰리브덴 합금층(171r, 173r, 175r, 177r, 179r)에 의하여, 구리가 산화되어 상부의 보호막(180)으로 확산되는 것을 방지할 수 있다.
상기 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(Thin Film Transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체의 돌출부(154)의 표면에 형성된다. 유지 축전기용 도전체(177)는 게이트선(121)의 확장부(127)와 중첩되어 있다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)도 게이트선(121)과 마찬가지로 그 측면이 기판(110)에 대해서 약 30 내지 80°의 각도로 각각 경사져 있다.
섬형 저항성 접촉층(163, 165)은 하부의 반도체층(154)과 그 상부의 소스 전극(173) 및 드레인 전극(175) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 또한, 선형 반도체층(151)은 소스 전극(173)과 드레인 전극(175) 사이를 비롯 하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 영역에서 선형 반도체층(151)의 폭이 데이터선(171)의 폭보다 작지만 전술한 바와 같이 게이트선(121)과 만나는 부분에서 폭이 커져서 게이트선(121)과 데이터선(171) 사이의 절연을 강화한다.
데이터선(171), 드레인 전극(175), 유지 축전기용 도전체(177) 및 노출된 반도체층(151) 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물질, 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연물질, 또는 무기 물질인 질화규소 따위로 이루어진 보호막(passivation layer)(180)이 형성되어 있다. 또한, 상기 보호막(180)을 유기 물질로 형성하는 경우에는, 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(154)이 드러난 부분으로 보호막(180)의 유기 물질이 접촉하는 것을 방지하기 위하여, 유기막의 하부에 질화규소(SiNx) 또는 산화규소(SiO2)로 이루어진 절연막(도시하지 않음)이 추가로 형성될 수도 있다.
보호막(180)에는 게이트선의 끝부분(129), 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선의 끝부분(179)을 각각 드러내는 복수의 접촉구(contact hole)(181, 185, 187, 182)가 형성되어 있다.
보호막(180) 위에는 ITO 또는 IZO로 이루어진 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
화소 전극(190)은 접촉구(185, 187)를 통하여 드레인 전극(175) 및 유지 축전기용 도전체(177)와 각각 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받고 유지 축전기용 도전체(177)에 데이터 전압을 전달한다.
데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 액정층의 액정 분자들을 재배열시킨다.
또한, 화소 전극(190)과 대향 표시판에 형성되어 있는 공통 전극(도시하지 않음)은 액정 축전기(liquid crystal capacitor)를 이루어 박막 트랜지스터가 턴오프(turn off)된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며, 이를 "유지 축전기(storage electrode)"라 한다. 유지 축전기는 화소 전극(190) 및 이와 이웃하는 게이트선 (121)[이를 "전단 게이트선(previous gate line)"이라 함]의 중첩 등으로 형성되며, 유지 축전기의 정전 용량, 즉 유지 용량을 늘이기 위하여 게이트선(121)을 확장한 확장부(127)를 두어 중첩 면적을 크게 하는 한편, 화소 전극(190)과 연결되고 확장부(127)와 중첩되는 유지 축전기용 도전체(177)를 보호막(180) 아래에 두어 둘 사이의 거리를 가깝게 한다.
접촉 보조 부재(81, 82)는 접촉구(181, 182)를 통하여 게이트선의 끝부분(129)과 데이터선의 끝부분(179)에 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선의 끝부분(129) 또는 데이터선의 끝부분(179)과 구동 집적 회로와 같은 외부 장치의 접착성을 보완하고 이들을 보호한다.
그러면, 도 1 및 도 2에 도시한 상기 박막 트랜지스터 표시판을 본 발명의 일실시예에 따라 제조하는 방법에 대하여 도 3a 내지 도 6b와 도 1 및 도 2를 참조하여 상세히 설명한다.
먼저, 도 3a 및 도 3b에서 보는 바와 같이, 절연 기판(110) 위에 몰리브덴 합금층, 구리를 포함하는 도전층 및 몰리브덴 합금층을 순차적으로 적층한다.
여기서, 상기 몰리브덴 합금층과 구리를 포함하는 도전층은 공동 스퍼터링(co-sputtering)으로 형성한다. 본 실시예에서는 공동 스퍼터링의 타겟으로 몰리브덴에 티타늄이 소정량 첨가되어 있는 몰리브덴-티타늄(MoTi)과 구리(Cu)를 사용하였다. 상기 공동 스퍼터링은, 초기에 구리(Cu) 타겟에는 파워를 인가하지 않으며 몰리브덴-티타늄 타겟에만 파워를 인가하여 기판 위에 몰리브덴-티타늄으로 이루어지는 몰리브덴 합금층을 형성한다. 상기 몰리브덴 합금층은 약 50 내지 500Å의 두께로 형성한다.
그 다음, 몰리브덴-티타늄 타겟에 인가되는 파워를 오프(off)한 후, 구리(Cu)에 인가되는 파워를 인가하여 구리층을 형성한다. 이 경우, 구리층은 약 1000 내지 3000Å의 두께로 형성한다.
그 다음, 상기 구리 타겟의 파워를 오프(off)한 후, 몰리브덴-티타늄 타겟에 다시 파워를 인가하여 구리층 위에 몰리브덴 합금층을 형성한다. 상기 몰리브덴 합금층은 약 50 내지 500Å의 두께로 형성한다.
상기 몰리브덴 합금층은 티타늄 외에 탄탈늄(Ta), 텅스텐(W), 크롬(Cr) 및 지르코늄(Zr)에서 선택될 수 있다.
또는, 몰리브덴-티타늄 타겟 대신 몰리브덴(Mo) 타겟을 이용하고, 스퍼터링시 질소 공급 기체에 노출시킴으로써 질화몰리브덴(MoN)으로 형성할 수도 있다. 이 경우, 질소 공급 기체에는 예컨대 질소 기체(N2), 아산화질소(N20) 또는 암모니아(NH3)에서 선택될 수 있다.
이와 같이, 게이트선을 몰리브덴 합금층 및 구리층으로 형성함으로써, 하부 기판(110)과의 접착성을 향상시켜 배선의 들뜸(lifting) 또는 벗겨짐(peeling) 문제를 해결할 수 있으며, 구리(Cu)가 산화되어 하부의 기판(110) 및 상부의 게이트 절연막(140)으로 확산(diffusion)되는 문제를 해결할 수 있다. 또한, 몰리브덴 합금층은 동일한 식각액에 대하여 구리층과 비슷한 식각 속도를 가지므로, 일괄 식각하여 양호한 프로파일을 가진 배선을 형성할 수 있다.
이로써, 게이트 전극(124)을 포함하는 게이트선(121)은 구리층의 상부 및 하부에 몰리브덴 합금이 형성되어 있는 삼중막 형태로 형성된다.
이어서, 상기 삼중막의 게이트선(121)을 동일한 식각액을 이용한 습식 식각(wet etching)으로 한번에 식각한다. 이 경우, 식각액으로는, 과산화수소(H2O2) 식각액, 또는 인산(H2PO3), 질산(HNO3) 및 아세트산(CH3COOH)이 적정 비율로 혼합되어 있는 통합 식각액을 이용한다.
상기 식각으로, 도 3a 및 도 3b에서 보는 바와 같이, 게이트 전극(124), 복수의 확장부(127) 및 게이트선의 끝부분(129)을 포함하는 게이트선(121)이 형성된 다.
그 다음, 도 4a 및 도 4b에 도시한 바와 같이, 게이트선(121) 및 게이트 전극(124)을 덮도록 질화규소(SiNx) 또는 산화규소(SiO2)를 증착하여 게이트 절연막(140)을 형성한다. 게이트 절연막(140)의 적층 온도는 약 250 내지 500℃, 두께는 2,000 내지 5,000Å 정도로 한다.
그 다음, 게이트 절연막(140) 위에 진성 비정질 규소층(intrinsic amorphous silicon), 불순물이 도핑된 비정질 규소층(extrinsic amorphous silicon)을 연속하여 적층하고, 불순물이 도핑된 비정질 규소층과 진성 비정질 규소층을 사진 식각하여 복수의 돌출부(154)와 복수의 불순물 반도체 패턴(164)을 각각 포함하는 선형 진성 반도체층(151) 및 불순물이 도핑된 비정질 규소층(161)을 형성한다.
그 다음, 불순물이 도핑된 비정질 규소층(161) 위에 몰리브덴 합금층, 구리층 및 몰리브덴 합금층의 삼중막을 적층한다.
여기서, 상기 삼중막은 상기 게이트선(121)과 마찬가지로 공동 스퍼터링(co-sputtering)으로 형성한다. 공동 스퍼터링의 타겟으로는 몰리브덴에 티타늄이 소정량 첨가되어 있는 몰리브덴-티타늄(MoTi)과 구리(Cu)를 사용한다.
상기 공동 스퍼터링은, 초기에 구리(Cu) 타겟에는 파워를 인가하지 않으며 몰리브덴-티타늄 타겟에만 파워를 인가하여 몰리브덴-티타늄으로 이루어지는 몰리브덴 합금층을 형성한다. 상기 몰리브덴 합금층은 약 50 내지 500Å의 두께로 형성한다.
그 다음, 몰리브덴-티타늄 타겟에 인가되는 파워를 오프(off)한 후, 구리(Cu)에 인가되는 파워를 인가하여 구리층을 형성한다. 이 경우, 구리층은 약 1000 내지 3000Å의 두께로 형성한다.
그 다음, 상기 구리 타겟의 파워를 오프(off)한 후, 몰리브덴-티타늄 타겟에 다시 파워를 인가하여 구리층 위에 몰리브덴 합금층을 형성한다. 상기 몰리브덴 합금층은 약 50 내지 500Å의 두께로 형성한다.
상기 몰리브덴 합금층은 티타늄 외에 탄탈늄(Ta), 텅스텐(W), 크롬(Cr) 및 지르코늄(Zr)에서 선택될 수 있다.
또는, 몰리브덴-티타늄 타겟 대신 몰리브덴(Mo) 타겟을 이용하고, 스퍼터링시 질소 공급 기체에 노출시킴으로써 질화몰리브덴(MoN)으로 형성할 수도 있다. 이 경우, 질소 공급 기체에는 예컨대 질소 기체(N2), 아산화질소(N20) 또는 암모니아(NH3)에서 선택될 수 있다.
이어서, 상기 삼중막의 데이터선(171)을 동일한 식각액을 이용하여 일괄 식각한다. 이 경우, 식각액으로는, 과산화수소(H2O2) 식각액, 또는 인산(H2PO 3), 질산(HNO3) 및 아세트산(CH3COOH)이 적정 비율로 혼합되어 있는 통합 식각액을 이용한다.
이와 같이, 구리층의 하부 및/또는 상부에 몰리브덴 합금층을 형성함으로써, 하부막과의 접착성(adhesion)을 향상시키며 하부의 반도체층과 상부의 보호막으로 구리가 확산되는 것을 방지할 수 있다. 또한, 몰리브덴 합금층은 구리층과 동일한 식각액에서 비슷한 식각 속도를 가지므로, 일괄 식각으로 양호한 프로파일의 배선을 형성할 수 있다.
이로써, 도 5a 및 도 5b에 도시된 바와 같이, 삼중층의 소스 전극(173), 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선의 끝부분(179)이 형성된다.
이어서, 소스 전극(173), 드레인 전극(175) 및 유지 축전기용 도전체(177)로 덮이지 않고 노출된 불순물 반도체층(161, 165) 부분을 제거함으로써 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉층(161)과 복수의 섬형 저항성 접촉층(165)을 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출시킨다. 이 경우, 노출된 진성 반도체(154) 부분의 표면을 안정화시키기 위하여 산소(O2) 플라즈마를 실시한다.
다음으로, 도 6a 및 도 6b에 도시한 바와 같이, 평탄화 특성이 우수하며 감광성을 가지는 유기물질, 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연물질, 또는 무기 물질인 질화규소(SiNx) 따위를 단일층 또는 복수층으로 형성하여 보호막(passivation layer)(180)을 형성한다.
그 다음, 보호막(180) 위에 감광막을 코팅한 후 광마스크를 통하여 감광막에 빛을 조사한 후 현상하여 복수의 접촉구(181, 185, 187, 182)를 형성한다. 이 때 감광성을 가지는 유기막일 경우에는 사진 공정만으로 접촉구를 형성할 수 있으며, 게이트 절연막(140)과 보호막(180)에 대하여 실질적으로 동일한 식각비를 가지는 식각 조건으로 실시하는 것이 바람직하다.
이어서, 상기 보호막(180) 위에 ITO의 투명 금속층을 스퍼터링 방법으로 적층한다. 이 때, 상기 투명 금속층은 약 400 내지 1500Å의 두께로 형성한다.
본 실시예에서는 구리층의 상부 및 하부에 몰리브덴 합금층을 형성하는 경우에 대하여 설명하였지만, 상기 상부 및 하부 중 어느 하나에만 형성될 수도 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상기와 같이, 구리층의 하부 및/또는 상부에 몰리브덴 합금층을 형성함으로써, 기판 등의 하부막과 배선의 접착성(adhesion)을 향상시키고 구리가 산화되어 하부 및 상부막으로 확산되는 것을 방지하여 배선 저항의 급속한 증가를 방지할 수 있다. 또한, 일괄 식각에 의하여 양호한 프로파일을 가진 배선을 형성할 수 있다.

Claims (18)

  1. 몰리브덴 합금을 포함하는 도전층 및 구리를 포함하는 도전층을 포함하는 표시 장치용 배선.
  2. 제1항에서, 상기 몰리브덴 합금은 몰리브덴에 티타늄(Ti), 탄탈늄(Ta), 텅스텐(W), 크롬(Cr) 및 지르코늄(Zr)에서 선택된 적어도 어느 하나를 포함하는 표시 장치용 배선.
  3. 제2항에서, 상기 티타늄(Ti), 탄탈늄(Ta), 텅스텐(W), 크롬(Cr) 및 지르코늄(Zr)에서 선택된 적어도 어느 하나는 몰리브덴 합금의 총량에 대하여 1 내지 20중량%으로 포함되어 있는 표시 장치용 배선.
  4. 제1항에서, 상기 몰리브덴 합금은 질화몰리브덴(MoN)인 표시 장치용 배선.
  5. 제1항에서, 상기 몰리브덴 합금을 포함하는 도전층은 상기 구리를 포함하는 도전층의 하부 및 상부 중 적어도 하나에 형성되어 있는 표시 장치용 배선.
  6. 기판,
    상기 기판 위에 형성되어 있는 게이트선,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하고 있는 드레인 전극, 및
    상기 드레인 전극과 연결되어 있는 화소 전극을 포함하며,
    상기 게이트선과 상기 데이터선 및 드레인 전극 중 적어도 어느 하나는 몰리브덴 합금을 포함하는 도전층 및 구리를 포함하는 도전층을 포함하는 박막 트랜지스터 표시판.
  7. 제6항에서, 상기 몰리브덴 합금은 몰리브덴에 티타늄(Ti), 탄탈늄(Ta), 텅스텐(W), 크롬(Cr) 및 지르코늄(Zr)에서 선택된 적어도 어느 하나를 포함하는 박막 트랜지스터 표시판.
  8. 제7항에서, 상기 티타늄(Ti), 탄탈늄(Ta), 텅스텐(W), 크롬(Cr) 및 지르코늄(Zr)에서 선택된 적어도 어느 하나는 몰리브덴 합금의 총량에 대하여 1 내지 20중량%의 포함되어 있는 박막 트랜지스터 표시판.
  9. 제6항에서, 상기 몰리브덴 합금은 질화몰리브덴(MoN)인 박막 트랜지스터 표시판.
  10. 제6항에서, 상기 몰리브덴 합금을 포함하는 도전층은 상기 구리를 포함하는 도전층의 하부 및 상부 중 적어도 하나에 형성되어 있는 박막 트랜지스터 표시판.
  11. 제6항에서, 상기 구리를 포함하는 도전층은 상기 몰리브덴 합금을 포함하는 도전층보다 두꺼운 박막 트랜지스터 표시판.
  12. 기판 위에 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막 및 반도체층을 순차적으로 형성하는 단계,
    상기 게이트 절연막 및 반도체층 위에 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 소정 간격을 두고 마주하고 있는 드레인 전극을 형성하는 단계, 및
    상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며,
    상기 게이트선을 형성하는 단계와 상기 데이터선 및 드레인 전극을 형성하는 단계 중 적어도 어느 하나는 몰리브덴 합금층을 형성하는 단계 및 구리를 포함하는 도전층을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  13. 제12항에서, 상기 구리를 포함하는 도전층을 형성하는 단계 후에 몰리브덴 합금층을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  14. 제12항 또는 제13항에서, 상기 몰리브덴 합금층을 형성하는 단계는 몰리브덴에 티타늄(Ti), 탄탈늄(Ta), 텅스텐(W), 크롬(Cr) 및 지르코늄(Zr)에서 선택된 적 어도 어느 하나를 포함하는 금속으로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  15. 제14항에서, 상기 몰리브덴 합금층을 형성하는 단계는 몰리브덴에 티타늄(Ti), 탄탈늄(Ta), 텅스텐(W), 크롬(Cr) 및 지르코늄(Zr)에서 선택된 적어도 어느 하나를 1 내지 20중량%로 포함하는 금속으로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  16. 제12항 또는 제13항에서, 상기 몰리브덴 합금층을 형성하는 단계는 몰리브덴을 질소 공급 기체에 노출하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  17. 제16항에서, 상기 질소 공급 기체는 질소(N2), 아산화질소(N2O) 또는 암모니아(NH3)에서 선택된 적어도 어느 하나인 박막 트랜지스터 표시판의 제조 방법.
  18. 제12항 또는 제13항에서, 상기 몰리브덴 합금층과 상기 구리를 포함하는 도전층은 동일한 식각액으로 일괄 식각하는 박막 트랜지스터 표시판의 제조 방법.
KR1020040103019A 2004-12-08 2004-12-08 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법 KR20060064263A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040103019A KR20060064263A (ko) 2004-12-08 2004-12-08 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040103019A KR20060064263A (ko) 2004-12-08 2004-12-08 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20060064263A true KR20060064263A (ko) 2006-06-13

Family

ID=37159867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040103019A KR20060064263A (ko) 2004-12-08 2004-12-08 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20060064263A (ko)

Similar Documents

Publication Publication Date Title
KR101054344B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101282397B1 (ko) 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
KR101152127B1 (ko) 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR101160829B1 (ko) 식각액 조성물 및 박막 트랜지스터 표시판의 제조 방법
KR20060064264A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101122228B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060131071A (ko) 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR20060090523A (ko) 표시 장치용 배선 및 상기 배선을 포함하는 박막트랜지스터 표시판
KR101180863B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7582501B2 (en) Thin film transistor panel and manufacturing method thereof
KR20060062913A (ko) 표시 장치용 배선과 상기 배선을 포함하는 박막트랜지스터 표시판 및 그 제조 방법
KR20060042425A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060064263A (ko) 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법
KR20060079706A (ko) 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법
KR100984351B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060064262A (ko) 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법
KR20060121414A (ko) 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR20060070334A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060036634A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060067334A (ko) 표시 장치용 배선의 형성 방법 및 배선을 포함하는 박막트랜지스터 표시판의 제조 방법
KR20060122234A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080024763A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060058404A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination