JP2008129157A - 画素回路および表示装置、並びに画素回路の製造方法 - Google Patents
画素回路および表示装置、並びに画素回路の製造方法 Download PDFInfo
- Publication number
- JP2008129157A JP2008129157A JP2006311495A JP2006311495A JP2008129157A JP 2008129157 A JP2008129157 A JP 2008129157A JP 2006311495 A JP2006311495 A JP 2006311495A JP 2006311495 A JP2006311495 A JP 2006311495A JP 2008129157 A JP2008129157 A JP 2008129157A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- wiring layer
- light emitting
- transistor
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 167
- 239000011229 interlayer Substances 0.000 claims description 55
- 239000000463 material Substances 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 15
- 239000011159 matrix material Substances 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 230000000644 propagated effect Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 abstract description 2
- 238000003475 lamination Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 115
- 238000005401 electroluminescence Methods 0.000 description 46
- 238000010586 diagram Methods 0.000 description 25
- 238000000034 method Methods 0.000 description 17
- 239000011347 resin Substances 0.000 description 17
- 229920005989 resin Polymers 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 13
- 101100153525 Homo sapiens TNFRSF25 gene Proteins 0.000 description 11
- 102100022203 Tumor necrosis factor receptor superfamily member 25 Human genes 0.000 description 11
- 239000000758 substrate Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/007—Use of pixel shift techniques, e.g. by mechanical shift of the physical pixels or by optical shift of the perceived pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/17—Passive-matrix OLED displays
- H10K59/179—Interconnections, e.g. wiring lines or terminals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
- G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0626—Adjustment of display parameters for control of overall brightness
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【解決手段】画素回路101は、選択的に入力される制御端子への信号線からの信号レベルに応じて導通状態が制御される少なくとも一つのトランジスタ(TFT111)と、信号線と直交するように配線される少なくとも一つの配線層PSLと、有し、配線層PSLと発光素子113の所定電極との間にTFT111が接続され、発光素子113の発光領域200と層の積層方向において重なる領域において、互いに直交する配線のうちのいずれ一方が配線されている。
【選択図】図10
Description
これは有機ELディスプレイなどにおいても同様であるが、有機ELディスプレイは各画素回路に発光素子を有する、いわゆる自発光型のディスプレイであり、液晶ディスプレイに比べて画像の視認性が高い、バックライトが不要、応答速度が速い、等の利点を有する。
また、各発光素子の輝度はそれに流れる電流値によって制御することによって発色の階調を得る、すなわち発光素子が電流制御型であるという点で液晶ディスプレイなどとは大きく異なる。
この表示装置1は、図1に示すように、画素回路(PXLC)2aがm×nのマトリクス状に配列された画素アレイ部2、水平セレクタ(HSEL)3、ライトスキャナ(WSCN)4、水平セレクタ3により選択され輝度情報に応じたデータ信号が供給される信号線(データ線)信号SGL1〜SGLn、およびライトスキャナ4により選択駆動される走査線WSL1〜WSLmを有する。
なお、水平セレクタ3、ライトスキャナ4に関しては、多結晶シリコン上に形成する場合や、MOSIC等で画素の周辺に形成することもある。
図2の画素回路は、多数提案されている回路のうちで最も単純な回路構成であり、いわゆる2トランジスタ駆動方式の回路である。
有機EL発光素子は多くの場合整流性があるため、OLED(Organic Light Emitting Diode)と呼ばれることがあり、図2その他では発光素子としてダイオードの記号を用いているが、以下の説明においてOLEDには必ずしも整流性を要求するものではない。
図2ではTFT11のソースが電源電位VCCに接続され、発光素子13のカソード(陰極)は接地電位GNDに接続されている。図2の画素回路2aの動作は以下の通りである。
走査線WSLを選択状態(ここでは低レベル)とし、信号線SGLに書き込み電位Vdataを印加すると、TFT12が導通してキャパシタC11が充電または放電され、TFT11のゲート電位はVdataとなる。
走査線WSLを非選択状態(ここでは高レベル)とすると、信号線SGLとTFT11とは電気的に切り離されるが、TFT11のゲート電位はキャパシタC11によって安定に保持される。
TFT11および発光素子13に流れる電流は、TFT11のゲート・ソース間電圧Vgsに応じた値となり、発光素子13はその電流値に応じた輝度で発光し続ける。
上記ステップST1のように、走査線WSLを選択してデータ線に与えられた輝度情報を画素内部に伝える操作を、以下「書き込み」と呼ぶ。
上述のように、図2の画素回路2aでは、一度Vdataの書き込みを行えば、次に書き換えられるまでの間、発光素子13は一定の輝度で発光を継続する。
このとき、pチャネルのドライブトランジスタのソースは電源電位VCCに接続されており、このTFT11は常に飽和領域で動作している。よって、下記の式1に示した値を持つ定電流源となっている。
Ids=1/2・μ(W/L)Cox(Vgs−|Vth|)2 …(1)
しかしながら、図2の2トランジスタ駆動は定電流駆動のために有機EL発光素子には上述したように定電流が流れ続け、有機EL発光素子のI−V特性が劣化してもその発光輝度は経時劣化することはない。
このTFT21は飽和領域で駆動されるので、動作点のソース電圧に対したVgsに関して上記式1に示した方程式の電流値の電流Idsを流す。
あるいは、OLEDと直列に接続されるドライブ(駆動)トランジスタやスイッチングトランジスタの他に、移動度やしきい値キャンセル用のTFT等が設けられる構成が採用される場合がある。
このパルス信号が印加されるTFTが2あるいはそれ以上存在する場合には、各パルス信号を印加するタイミングが重要となる。
また、発光素子の発光領域は段差を持つように形成されるが、この段差が大きいと、外光による表示部表面の反射が多くなり、高品位な画質を得ることができない。
図7は、本第1の実施形態に係る画素回路の具体的な構成を示す回路図である。
また、図7においても、図面に簡単化のために一つの画素回路の具体的な構成を示している。
具体的には、発光素子113のカソードが基準電位Vcatに接続され、アノードが第1のノードND111に接続され、TFT112のソース(たとえば第2電極)が第1のノードND111に接続され、TFT111のドレイン(たとえば第1電極)がパワー駆動線PSLに接続されている。
そして、TFT111のゲートが第2のノードND112に接続されている。
また、キャパシタC111の第1電極が第1のノード111に接続され、キャパシタC111の第2電極が第2のノードND112に接続されている。
信号線SGLと第2のノードND112との間にTFT112のソース・ドレインがそれぞれ接続されている。そして、TFT112のゲートが走査線WSLに接続されている。
図8(A)は走査線WSLに印加されるゲートパルス(走査パルス)SPを、図8(B)はパワー駆動線PSLに印加されるパワー信号PSGを、図8(C)は信号線SGLに印加される入力信号SINを、それぞれ示している。
その後、信号線SGLに輝度情報に応じたデータ信号Vsigを印加し、TFT112を通して第2のノードND112に信号を書き込む。このとき、TFT111に電流を流しながら書き込みを行うことから、同時並列的に、移動度補正が行われる。
そして、TFT112を非導通状態として、輝度情報に応じて発光素子113を発光させる。
すなわち、図9(A)に示すように、パワー駆動線PSLと走査線WSLは信号線SGLと直交するように形成されるが、本実施形態においては、図9(B)に示すように、信号線SGLが発光素子113の発光領域(開口エリア)200に配置されず、非発光領域(非開口エリア)210にないように構成されている。
本実施形態では、このトップエミッション方式を採用し、かつ、この発光領域より下層に互いに直交する配線層を配置させずに段差緩和を図っている。
これと並行して、TFT112の第2電極としてのソースが接続される配線層も、電源ラインPSLと同じ層で、かつ、同材料に配線層で多層配線化し、この多層配線されたソース電極を発光素子113のアノード電極に接続している。
一般に、TFTのゲート電極は、高抵抗配線、たとえばモリブデン(Mo)、タンタル(Ta)などの金属または合金をスパッタリングなどの方法で成膜して形成される。
たとえば、ボトムゲート構造のTFT111は、図10に示すように、透明絶縁基板(たとえばガラス基板)121上にゲート絶縁膜122で覆われた第1配線層としてのゲート電極123が形成されている。ゲート電極123は第2のノードND112と接続される。
前述したように、ゲート電極は、たとえばモリブデン(Mo)、タンタル(Ta)などの金属または合金をスパッタリングなどの方法で成膜して形成される。
TFT111は、ゲート絶縁膜122上に半導体膜(チャネル形成領域)124、並びに半導体膜124を挟んで一対のn+拡散層125,126が形成されている。
そして、ゲート絶縁膜122、チャネル形成領域124、n+拡散層125,126を覆うように、たとえばSiO2により形成される酸化膜等からなる絶縁膜127が形成されている。
なお、図示していないが、チャネル形成領域124と各n+拡散層125,126との間にはそれぞれn-拡散層(LDD)が形成される。n+拡散層125がTFT111のドレイン拡散層(第1電極に相当)を形成し、n+拡散層126がTFT111のソース拡散層(第2電極に相当)を形成している。
ドレイン電極129およびソース電極130は、たとえば低抵抗であるアルミニウム(Al)をパターニングしたものである。
ドレイン電極129、ドレイン電極130、および絶縁膜127を覆うように、平坦化膜としての層間膜131が形成されている。
層間膜131は、たとえば酸化膜、ポリイミド、アクリル系樹脂、あるいは感光性樹脂により形成される。
これら第3配線層133,134は、たとえばアルミニウム(Al)をパターニングして形成することも可能であり、また、さらに上層のアノード電極層と同一の材料、たとえば銀(Ag)等により形成することも可能である。
第3配線層133,134、および層間膜131を覆うように、平坦化膜135が形成されている。
そして、第2電極用第3配線層134には、平坦化膜135に形成されたコンタクトホール136を介して発光素子113のアノード電極層137が接続されている。
さらに、アノード電極層137上にEL発光素子材料層138が形成され、これらの側方に絶縁膜139が形成され、絶縁膜139上にカソード電極層140が形成される。
そこで、第3配線層129,130にアノード電極層137と同材料、たとえばAgを用いることにより既存プロセスの流用が可能となる。
すなわち、感光性樹脂を用いて多層配線化する場合、第2配線層と第3配線層の層間膜131に感光性樹脂を用いることにより工程数を削減でき、短タクト、低コストで多層配線化が可能となる。層間膜131に酸化膜を使用した場合、成膜/フォトリソグラフィ/エッチング/レジスト剥離の4工程が最低限必要となるが、感光性樹脂の場合、フォトリソグラフィのみで可能となる。
そこで、本実施形態では、第3配線層133,134の配線厚みを次のように設定することにより、層間膜131が削られても平坦化膜135の塗布性に影響が出ないようにしている。
平坦化膜の膜厚をtp、第3配線層の膜厚をtl、層間膜材料による定数をAとすると、次の関係を満足する。
tl=tp/(1+A)
図12は、上層配線エッチング時に層間膜が膜減りした様子を示す図である。
平坦化膜を正常に塗布させるためには、tp≧tlとする。
また、膜減り量は配線膜厚に比例する。tx=A×tl(Aは定数であり、層間膜材料による)よって、tl=tp/(1+A)に設定することにより膜減りが生じても、平坦化膜131の塗布性に影響を与えない。
ここでは、層間膜131に酸化膜を用いた場合と、感光性樹脂を用いた場合の2つの方法について説明する。
前述したように、ゲート電極123は、たとえばモリブデン(Mo)、タンタル(Ta)などの金属または合金をスパッタリングなどの方法で成膜して形成される。
次に、図13(B)に示すように、SiO2によりゲート絶縁膜122を形成後、アモルファスシリコンを成膜し、多結晶化してチャネル形成領域124、n+拡散層125,126(ドレインおよびソース)を形成する。
次に、図13(C)に示すように、SiO2により層間絶縁膜127を形成する。
図13(D)に示すように、層間絶縁膜127に、ドレイン125、ソース126に達するコンタクトホール128a,128bを開口する。
そして、図13(E)に示すように、絶縁膜127に形成されたコンタクトホール128aを介してドレイン125に接続するように第1電極用第2配線層としてのドレイン電極129を形成し、絶縁膜127に形成されたコンタクトホール128bを介してソース126に接続するように第2電極用第2配線層としてのソース電極130を形成する。
ドレイン電極129およびソース電極130は、たとえば低抵抗であるアルミニウム(Al)をパターニングにより形成する。
図14(G)に示すように、層間膜131にドレイン電極129、ソース電極130に達するコンタクトホール132a,132bを開口する。
そして、図14(H)に示すように、層間膜131に形成されたコンタクトホール132aを介してドレイン電極129に接続するように電源ラインPSLとしての第3配線層(または第2配線層)133を形成し、層間膜131に形成されたコンタクトホール132bを介してソース電極130に接続するように第2電極用第3配線層(または第2配線層)134を形成する。
これら第3配線層133,134は、たとえばアルミニウム(Al)をパターニングして形成することも可能であり、また、さらに上層のアノード電極層と同一の材料、たとえば銀(Ag)等により形成することも可能である。
次に、図15(I)に示すように、第3配線層133,134、および層間膜131を覆うように、平坦化膜135を形成する。続いて、平坦化膜135に第3配線層134に達するコンタクトホール136を開口する。
そして、図15(J)に示すように、平坦化膜135に形成されたコンタクトホール136を介して第3配線層134に接続するように、発光素子113のアノード電極層137を形成する。
さらに、アノード電極層137上にEL発光素子材料層138を形成し、これらの側方に絶縁膜139を形成し、絶縁膜139上にカソード電極層140を形成する。
前述したように、ゲート電極123は、たとえばモリブデン(Mo)、タンタル(Ta)などの金属または合金をスパッタリングなどの方法で成膜して形成される。
次に、図16(B)に示すように、SiO2によりゲート絶縁膜122を形成後、アモルファスシリコンを成膜し、多結晶化してチャネル形成領域124、n+拡散層125,126(ドレインおよびソース)を形成する。
次に、図16(C)に示すように、SiO2により層間絶縁膜127を形成する。
図16(D)に示すように、層間絶縁膜127に、ドレイン125、ソース126に達するコンタクトホール128a,128bを開口する。
そして、図16(E)に示すように、絶縁膜127に形成されたコンタクトホール128aを介してドレイン125に接続するように第1電極用第2配線層としてのドレイン電極129を形成し、絶縁膜127に形成されたコンタクトホール128bを介してソース126に接続するように第2電極用第2配線層としてのソース電極130を形成する。
ドレイン電極129およびソース電極130は、たとえば低抵抗であるアルミニウム(Al)をパターニングにより形成する。
このように、感光性樹脂を層間(絶縁)膜131に使用する場合、コンタクトホールの形成工程も含んで同時並列的に処理することができることから、前述した酸化膜を層間膜に使用する場合に比べて工程数を削減することが可能となっている。すなわち、図14(F)および(G)の2工程を1工程で済ませることができる。
そして、図17(G)に示すように、層間膜131に形成されたコンタクトホール132aを介してドレイン電極129に接続するように電源ラインPSLとしての第3配線層(または第2配線層)133を形成し、層間膜131に形成されたコンタクトホール132bを介してソース電極130に接続するように第2電極用第3配線層(または第2配線層)134を形成する。
これら第3配線層133,134は、たとえばアルミニウム(Al)をパターニングして形成することも可能であり、また、さらに上層のアノード電極層と同一の材料、たとえば銀(Ag)等により形成することも可能である。
次に、図18(H)に示すように、第3配線層133,134、および層間膜131を覆うように、平坦化膜135を形成する。続いて、平坦化膜135に第3配線層134に達するコンタクトホール136を開口する。
そして、図18(I)に示すように、平坦化膜135に形成されたコンタクトホール136を介して第3配線層134に接続するように、発光素子113のアノード電極層137を形成する。
さらに、アノード電極層137上にEL発光素子材料層138を形成し、これらの側方に絶縁膜139を形成し、絶縁膜139上にカソード電極層140を形成する。
なお、図19(A)は走査線WSLに印加されるゲートパルス(走査パルス)GPを、図19(B)はパワー駆動線PSLに印加されるパワー信号PSGを、図19(C)は信号線SGLに印加される入力信号SINを、図19(D)は第2のノードND112の電位VND112を、図19(E)は第1のノードND111の電位VND111を、それぞれ示している。
このとき、駆動トランジスタでるTFT111は飽和領域で動作するように設定されているため、EL発光素子113に流れる電流IdsはTFT111のゲート・ソース間電圧Vgsに応じて式1に示される値をとる。
このとき、TFT111のゲート・ソース間電圧は(Vofs−Vss)という値をとる。このTFT111のゲート・ソース間電圧(Vofs−Vss)がTFT111のしきい値電圧Vthよりも大きくない(低い)としきい値補正動作を行うことができないために、TFT111のゲート・ソース間電圧(Vofs−Vss)がTFT111のしきい値電圧Vthよりも大きく、すなわちVofs−Vss>Vthとする必要がある。
パワー駆動線PSLを電源電圧VccとすることでEL発光素子113のアノード(ノードND111)がTFT111のソースとして機能し、図23に示すように電流が流れる。
EL発光素子113の等価回路は、図23に示すように、ダイオードと容量で表されるため、Vel≦Vcat+Vthel(EL発光素子113のリーク電流がTFT111に流れる電流よりもかなり小さい)の関係を満足する限り、TFT111の電流はキャパシタC111とCelを充電するために使われる。
このとき、容量Celの端子間の電圧Velは時間と共に、図24に示すように上昇してゆく。一定時間経過後、TFT111のゲート・ソース間電圧はVthという値をとる。このとき、Vel=Vofs−Vth≦Vcat+Vthelとなっている。
このとき、TFT111のソース電圧がEL発光素子113のしきい値電圧Vthelとカソード電圧Vcatの和を越えなければ(EL発光素子113のリーク電流がTFT111に流れる電流よりもかなり小さければ)、TFT111に流れる電流はキャパシタC111とCelを充電するのに使用される。
このとき、TFT111のしきい値補正動作は完了しているため、TFT111が流す電流は移動度μを反映したものとなる。
具体的にいうと、図26に示すように、移動度μが大きいものはこのときの電流量が大きく、ソース電圧の上昇も早い。逆に移動度μが小さいものは電流量が小さく、ソース電圧の上昇は遅くなる。これによって、TFT111のゲート・ソース間電圧は移動度μを反映して小さくなり、一定時間経過後に完全に移動度を補正するVgsとなる。
TFT111のゲート・ソース間電圧は一定であるので、TFT111は一定電流Ids'をEL発光素子113に流し、VelはEL発光素子113にIds'という電流が流れる電圧Vxまで上昇し、EL発光素子113は発光する。
本画素回路101においてもEL発光素子113は発光時間が長くなるとそのI-V特性は変化してしまう。そのため図中B点(ノードND111)の電位も変化する。しかしながら、TFT111のゲート・ソース間電圧は一定値に保たれているのでEL発光素子113に流れる電流は変化しない。よってEL発光素子113のI-V特性が劣化しても、一定電流Idsが常に流れ続け、EL発光素子113の輝度が変化することはない。
また、素子数が少ないため高精細化が可能であることに加えて、配線数が少ないことを利用して、開口部の段差を緩和することにより、外光による表示部表面の反射を低減することができる。
また、素子数が少ないため高精細化が可能であることに加えて、感光性樹脂を用いて多層配線化することにより低抵抗配線を実現し、良好な画質の表示装置を得ることができる。
また、感光性樹脂を用いた場合に、平坦化膜の膜厚をtp、第3配線層の膜厚をtl、層間膜材料による定数をAとすると、tl=tp/(1+A)なる関係を満足するように構成することにより、層間膜が膜減りを起こしても平坦化膜の塗布性に影響を与えず、多層配線化を実現できる。
Claims (9)
- 選択的に入力される制御端子への信号線からの信号レベルに応じて導通状態が制御される少なくとも一つのトランジスタと、
発光素子と、
上記信号線と直交するように配線される少なくとも一つの配線層と、を有し、
上記配線層と上記発光素子の所定電極との間に上記トランジスタが接続され、
上記発光素子の発光領域と層の積層方向において重なる領域において、互いに直交する配線のうちのいずれ一方が配線されている
画素回路。 - 上記トランジスタは、第1配線層で形成された制御電極と、当該第1配線層を覆うように形成された絶縁膜と、当該絶縁膜上に形成されたチャネル形成領域と、当該チャネル形成領域を挟むように形成された第1電極および第2電極と、を含み、
上記電源用配線は、
上記トランジスタの第1電極に絶縁膜に形成したコンタクトを介して接続されるように形成された第2配線層と、
層間膜に形成したコンタクトを介して上記第2配線層と接続されるように形成された第3配線層と、を含み、
層の積層方向において、上記第3配線層の上層に上記発光素子の発光領域が形成されている
請求項1記載の画素回路。 - 上記トランジスタの第2電極は、上記トランジスタの第1電極に絶縁膜に形成したコンタクトを介して、第1電極用第2配線層と同層の第2電極用第2配線層に接続され、
上記第2電極用第2配線層は、層間膜に形成したコンタクトを介して、上記第1電極用第3配線層と同層の第2電極用第3配線層に接続され、
上記第2電極用第3配線層は、平坦化膜に形成したコンタクトを介して上記発光素子の所定電極用第4配線層に接続されている
請求項2記載の画素回路。 - 上記画素回路は、
異なる電圧が印加可能な電源用配線と、
基準電位と、
駆動信号が伝搬される駆動配線と、
流れる電流によって輝度が変化する発光素子と、
駆動トランジスタと、
信号線と上記駆動トランジスタのゲートとの間に接続され、ゲートに印加される駆動信号により導通状態が制御されるスイッチングトランジスタと、
上記駆動トランジスタのゲートとソース間に接続されたキャパシタと、を有し、
上記電源用配線と上記基準電位間に上記駆動トランジスタと上記発光素子が直列に接続されている
請求項3記載の画素回路。 - マトリクス状に配列され、制御端子への信号レベルに応じて導通状態が制御される駆動トランジスタと、上記駆動トランジスタの制御端子に信号線の信号を転送するスイッチングトランジスタと、を含む複数の画素回路と、
上記画素回路を形成する上記駆動トランジスタの接続ラインに供給する所定電圧を出力する第1のスキャナと、
上記画素回路を形成する上記スイッチングトランジスタのゲートへの駆動信号を出力する第2のスキャナと、
上記画素回路に上記第1のスキャナによる所定電圧を供給するための少なくとも一つの電源用配線と、
複数の画素回路の上記トランジスタの制御端子が共通に接続され、上記第2のスキャナによる駆動信号が伝搬される少なくとも一つの駆動配線と、を有し、
上記画素回路は、
発光素子と、
上記信号線と直交するように配線される少なくとも一つの配線層と、有し、
上記配線層と上記発光素子の所定電極との間に上記トランジスタが接続され、
上記発光素子の発光領域と層の積層方向において重なる領域において、互いに直交する配線のうちのいずれ一方が配線されている
表示装置。 - 上記トランジスタは、第1配線層で形成された制御電極と、当該第1配線層を覆うように形成された絶縁膜と、当該絶縁膜上に形成されたチャネル形成領域と、当該チャネル形成領域を挟むように形成された第1電極および第2電極と、を含み、
上記電源用配線は、
上記トランジスタの第1電極に絶縁膜に形成したコンタクトを介して接続されるように形成された第2配線層と、
層間膜に形成したコンタクトを介して上記第2配線層と接続されるように形成された第3配線層と、を含み、
層の積層方向において、上記第3配線層の上層に上記発光素子の発光領域が形成されている
請求項5記載の表示装置。 - 上記トランジスタの第2電極は、上記トランジスタの第1電極に絶縁膜に形成したコンタクトを介して、第1電極用第2配線層と同層の第2電極用第2配線層に接続され、
上記第2電極用第2配線層は、層間膜に形成したコンタクトを介して、上記第1電極用第3配線層と同層の第2電極用第3配線層に接続され、
上記第2電極用第3配線層は、平坦化膜に形成したコンタクトを介して上記発光素子の所定電極用第4配線層に接続されている
請求項6記載の表示装置。 - 上記画素回路は、
異なる電圧が印加可能な電源用配線と、
基準電位と、
駆動信号が伝搬される駆動配線と、
流れる電流によって輝度が変化する発光素子と、
駆動トランジスタと、
信号線と上記駆動トランジスタのゲートとの間に接続され、ゲートに印加される駆動信号により導通状態が制御されるスイッチングトランジスタと、
上記駆動トランジスタのゲートとソース間に接続されたキャパシタと、を有し、
上記電源用配線と上記基準電位間に上記駆動トランジスタと上記発光素子が直列に接続されている
請求項7記載の表示装置。 - 発光素子と、制御端子への信号レベルに応じて導通状態が制御される少なくとも一つのトランジスタと、を含む画素回路の製造方法であって、
上記トランジスタの制御電極を第1配線層で形成する第1工程と、
絶縁膜を介して上記トランジスタのチャネル形成領域を挟むように第1電極および第2電極を形成する第2工程と、
上記トランジスタ上に絶縁膜を形成する第3工程と、
上記トランジスタの第1電極および第2電極に、絶縁膜に形成したコンタクトを介して接続されるように第1電極用第2配線層と第2電極用第2配線層を形成する第4工程と、
第1電極用第2配線層と第2電極用第2配線層上に層間膜を形成する第5工程と、
上記第1電極用第2配線層と第2電極用第2配線層に、上記層間膜に形成したコンタクトを介して接続されるように第1電極用第3配線層と第2電極用第3配線層を形成する第6工程と、
上記第2電極用第3配線層に、上記平坦化膜に形成したコンタクトを介して接続されるように上記発光素子の所定電極用第4配線層を形成する第7工程と、
上記第4配線層上に発光素子材料層を形成する第8工程と、
周辺において段差を持つように上記発光素子の発光領域を形成する第9工程と
を含む画素回路の製造方法。
Priority Applications (12)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006311495A JP4353237B2 (ja) | 2006-11-17 | 2006-11-17 | 画素回路および表示装置、並びに画素回路の製造方法 |
US11/979,308 US8188941B2 (en) | 2006-11-17 | 2007-11-01 | Pixel circuit and display device, and a method of manufacturing pixel circuit |
US13/426,865 US8836617B2 (en) | 2006-11-17 | 2012-03-22 | Pixel circuit and display device, and a method of manufacturing pixel circuit |
US13/666,158 US8760372B2 (en) | 2006-11-17 | 2012-11-01 | Pixel circuit and display device, and a method of manufacturing pixel circuit |
US14/447,670 US8976089B2 (en) | 2006-11-17 | 2014-07-31 | Pixel circuit and display device, and a method of manufacturing pixel circuit |
US14/611,746 US9135857B2 (en) | 2006-11-17 | 2015-02-02 | Pixel circuit and display device, and a method of manufacturing pixel circuit |
US14/826,285 US9336719B2 (en) | 2006-11-17 | 2015-08-14 | Pixel circuit and display device, and a method of manufacturing pixel circuit |
US15/097,685 US9577021B2 (en) | 2006-11-17 | 2016-04-13 | Pixel circuit and display device, and a method of manufacturing pixel circuit |
US15/403,487 US9997587B2 (en) | 2006-11-17 | 2017-01-11 | Pixel circuit and display device, and a method of manufacturing pixel circuit |
US15/667,909 US10121836B2 (en) | 2006-11-17 | 2017-08-03 | Pixel circuit and display device, and a method of manufacturing pixel circuit |
US15/829,141 US10014355B2 (en) | 2006-11-17 | 2017-12-01 | Pixel circuit and display device, and a method of manufacturing pixel circuit |
US16/162,876 US10559636B2 (en) | 2006-11-17 | 2018-10-17 | Pixel circuit and display device, and a method of manufacturing pixel circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006311495A JP4353237B2 (ja) | 2006-11-17 | 2006-11-17 | 画素回路および表示装置、並びに画素回路の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008129157A true JP2008129157A (ja) | 2008-06-05 |
JP4353237B2 JP4353237B2 (ja) | 2009-10-28 |
Family
ID=39541822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006311495A Expired - Fee Related JP4353237B2 (ja) | 2006-11-17 | 2006-11-17 | 画素回路および表示装置、並びに画素回路の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (11) | US8188941B2 (ja) |
JP (1) | JP4353237B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9859334B2 (en) | 2016-05-27 | 2018-01-02 | Samsung Display Co., Ltd. | Display apparatus |
WO2018047504A1 (ja) * | 2016-09-09 | 2018-03-15 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置及び電子機器 |
US10276092B2 (en) | 2016-04-28 | 2019-04-30 | Samsung Display Co., Ltd. | Display apparatus |
WO2020032336A1 (ko) * | 2018-08-08 | 2020-02-13 | 삼성디스플레이 주식회사 | 표시 장치 |
JP2020115406A (ja) * | 2019-01-17 | 2020-07-30 | 株式会社Joled | 表示パネルおよび電子機器 |
US11335749B2 (en) | 2016-04-04 | 2022-05-17 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7022556B1 (en) | 1998-11-11 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Exposure device, exposure method and method of manufacturing semiconductor device |
JP4353237B2 (ja) | 2006-11-17 | 2009-10-28 | ソニー株式会社 | 画素回路および表示装置、並びに画素回路の製造方法 |
US20110227087A1 (en) * | 2008-11-28 | 2011-09-22 | Sharp Kabushiki Kaisha | Substrate for display device, and display device |
JP2010249935A (ja) * | 2009-04-13 | 2010-11-04 | Sony Corp | 表示装置 |
KR101882297B1 (ko) | 2012-02-03 | 2018-07-30 | 삼성디스플레이 주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
JP6056175B2 (ja) | 2012-04-03 | 2017-01-11 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
CN103907190B (zh) * | 2012-10-16 | 2017-05-17 | 深圳市柔宇科技有限公司 | 一种oled拼接显示屏及其制造方法 |
JP2014145857A (ja) * | 2013-01-28 | 2014-08-14 | Sony Corp | 表示装置およびその製造方法、並びに電子機器 |
KR102294480B1 (ko) * | 2013-10-25 | 2021-08-27 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판, 박막 트랜지스터 기판의 제조 방법 및 박막트랜지스터 기판을 포함하는 표시 장치 |
US9890835B2 (en) | 2015-04-24 | 2018-02-13 | Allison Transmission, Inc. | Multi-speed transmission |
KR102606279B1 (ko) | 2016-04-04 | 2023-11-27 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
CN106920804B (zh) | 2017-04-28 | 2020-03-24 | 厦门天马微电子有限公司 | 一种阵列基板、其驱动方法、显示面板及显示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003271095A (ja) * | 2002-03-14 | 2003-09-25 | Nec Corp | 電流制御素子の駆動回路及び画像表示装置 |
JP2003330387A (ja) * | 2002-03-05 | 2003-11-19 | Sanyo Electric Co Ltd | 表示装置 |
JP2004119219A (ja) * | 2002-09-26 | 2004-04-15 | Seiko Epson Corp | 電気光学装置、パネル基板及び電子機器 |
JP2006148040A (ja) * | 2004-11-17 | 2006-06-08 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
JP2006276143A (ja) * | 2005-03-28 | 2006-10-12 | Casio Comput Co Ltd | ディスプレイパネル |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5684365A (en) | 1994-12-14 | 1997-11-04 | Eastman Kodak Company | TFT-el display panel using organic electroluminescent media |
US7224118B2 (en) | 2003-06-17 | 2007-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic apparatus having a wiring connected to a counter electrode via an opening portion in an insulating layer that surrounds a pixel electrode |
JP4552844B2 (ja) * | 2005-06-09 | 2010-09-29 | セイコーエプソン株式会社 | 発光装置、その駆動方法および電子機器 |
JP4939045B2 (ja) | 2005-11-30 | 2012-05-23 | セイコーエプソン株式会社 | 発光装置および電子機器 |
JP4353237B2 (ja) * | 2006-11-17 | 2009-10-28 | ソニー株式会社 | 画素回路および表示装置、並びに画素回路の製造方法 |
JP2009075231A (ja) * | 2007-09-19 | 2009-04-09 | Hitachi Displays Ltd | 画像表示装置 |
US8482494B2 (en) * | 2008-02-05 | 2013-07-09 | Casio Computer Co., Ltd. | Display drive apparatus, and display apparatus and display drive method thereof |
JP2009258275A (ja) * | 2008-04-15 | 2009-11-05 | Sony Corp | 表示装置および出力バッファ回路 |
-
2006
- 2006-11-17 JP JP2006311495A patent/JP4353237B2/ja not_active Expired - Fee Related
-
2007
- 2007-11-01 US US11/979,308 patent/US8188941B2/en active Active
-
2012
- 2012-03-22 US US13/426,865 patent/US8836617B2/en not_active Expired - Fee Related
- 2012-11-01 US US13/666,158 patent/US8760372B2/en not_active Expired - Fee Related
-
2014
- 2014-07-31 US US14/447,670 patent/US8976089B2/en not_active Expired - Fee Related
-
2015
- 2015-02-02 US US14/611,746 patent/US9135857B2/en not_active Expired - Fee Related
- 2015-08-14 US US14/826,285 patent/US9336719B2/en active Active
-
2016
- 2016-04-13 US US15/097,685 patent/US9577021B2/en active Active
-
2017
- 2017-01-11 US US15/403,487 patent/US9997587B2/en active Active
- 2017-08-03 US US15/667,909 patent/US10121836B2/en active Active
- 2017-12-01 US US15/829,141 patent/US10014355B2/en not_active Expired - Fee Related
-
2018
- 2018-10-17 US US16/162,876 patent/US10559636B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003330387A (ja) * | 2002-03-05 | 2003-11-19 | Sanyo Electric Co Ltd | 表示装置 |
JP2003271095A (ja) * | 2002-03-14 | 2003-09-25 | Nec Corp | 電流制御素子の駆動回路及び画像表示装置 |
JP2004119219A (ja) * | 2002-09-26 | 2004-04-15 | Seiko Epson Corp | 電気光学装置、パネル基板及び電子機器 |
JP2006148040A (ja) * | 2004-11-17 | 2006-06-08 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
JP2006276143A (ja) * | 2005-03-28 | 2006-10-12 | Casio Comput Co Ltd | ディスプレイパネル |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11335749B2 (en) | 2016-04-04 | 2022-05-17 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus |
US10276092B2 (en) | 2016-04-28 | 2019-04-30 | Samsung Display Co., Ltd. | Display apparatus |
US9859334B2 (en) | 2016-05-27 | 2018-01-02 | Samsung Display Co., Ltd. | Display apparatus |
WO2018047504A1 (ja) * | 2016-09-09 | 2018-03-15 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置及び電子機器 |
US10510820B2 (en) | 2016-09-09 | 2019-12-17 | Sony Semiconductor Solutions Corporation | Display device and electronic apparatus |
US10998394B2 (en) | 2016-09-09 | 2021-05-04 | Sony Semiconductor Solutions Corporation | Display device and electronic apparatus |
US11563070B2 (en) | 2016-09-09 | 2023-01-24 | Sony Semiconductor Solutions Corporation | Display device and electronic apparatus |
WO2020032336A1 (ko) * | 2018-08-08 | 2020-02-13 | 삼성디스플레이 주식회사 | 표시 장치 |
US11723247B2 (en) | 2018-08-08 | 2023-08-08 | Samsung Display Co., Ltd. | Display device |
JP2020115406A (ja) * | 2019-01-17 | 2020-07-30 | 株式会社Joled | 表示パネルおよび電子機器 |
JP7373103B2 (ja) | 2019-01-17 | 2023-11-02 | JDI Design and Development 合同会社 | 表示パネルおよび電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US8760372B2 (en) | 2014-06-24 |
US20180090550A1 (en) | 2018-03-29 |
US20170330922A1 (en) | 2017-11-16 |
US9336719B2 (en) | 2016-05-10 |
US20190058023A1 (en) | 2019-02-21 |
US9135857B2 (en) | 2015-09-15 |
US20150213759A1 (en) | 2015-07-30 |
US10559636B2 (en) | 2020-02-11 |
US20150349044A1 (en) | 2015-12-03 |
US20080150437A1 (en) | 2008-06-26 |
US20170250241A1 (en) | 2017-08-31 |
US20140339531A1 (en) | 2014-11-20 |
US20120176297A1 (en) | 2012-07-12 |
US8836617B2 (en) | 2014-09-16 |
US10014355B2 (en) | 2018-07-03 |
US9997587B2 (en) | 2018-06-12 |
US8976089B2 (en) | 2015-03-10 |
US20160225841A1 (en) | 2016-08-04 |
US10121836B2 (en) | 2018-11-06 |
JP4353237B2 (ja) | 2009-10-28 |
US20130057458A1 (en) | 2013-03-07 |
US8188941B2 (en) | 2012-05-29 |
US9577021B2 (en) | 2017-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4353237B2 (ja) | 画素回路および表示装置、並びに画素回路の製造方法 | |
JP4438790B2 (ja) | 画素回路および表示装置、並びに画素回路の製造方法 | |
US9202857B2 (en) | Display device | |
US20150084940A1 (en) | Display apparatus and fabrication method for display apparatus | |
KR101697851B1 (ko) | 화소 회로와 표시 장치 | |
JP4438789B2 (ja) | 画素回路および表示装置、並びに画素回路の製造方法 | |
JP2009157157A (ja) | 画素回路および表示装置、並びに表示装置の製造方法 | |
JP2008233400A (ja) | 表示装置 | |
JP2008180785A (ja) | 画素回路および表示装置 | |
JP2009157156A (ja) | 画素回路および表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090707 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090720 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4353237 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |