CN110783266B - 一种改善金属走线底切现象的制备方法 - Google Patents

一种改善金属走线底切现象的制备方法 Download PDF

Info

Publication number
CN110783266B
CN110783266B CN201911109973.8A CN201911109973A CN110783266B CN 110783266 B CN110783266 B CN 110783266B CN 201911109973 A CN201911109973 A CN 201911109973A CN 110783266 B CN110783266 B CN 110783266B
Authority
CN
China
Prior art keywords
metal
layer
barrier layer
metal barrier
plasma cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911109973.8A
Other languages
English (en)
Other versions
CN110783266A (zh
Inventor
张军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN201911109973.8A priority Critical patent/CN110783266B/zh
Publication of CN110783266A publication Critical patent/CN110783266A/zh
Application granted granted Critical
Publication of CN110783266B publication Critical patent/CN110783266B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种改善金属走线底切现象的制备方法，通过在金属走线成膜制程中增加等离子清洗工艺，增加被清洗金属膜层表面的纳米级原子表面积，消除金属膜层已有缺陷，使后续成膜的金属膜层获得更好的表面接触面积和金属扩散融合性能，以减小不同膜层金属的蚀刻速率差异，改善现有制程工艺中金属走线易出现底切的问题。

Description

一种改善金属走线底切现象的制备方法
技术领域
本发明涉及显示面板制造领域，尤其涉及一种改善金属走线底切现象的制备方法。
背景技术
为更好的适应市场需求，使显示装置画面细节更丰富，研发具有高解析度的显示装置已经成为显示技术领域的主要研究方向之一。在显示装置中，各子像素组成的各像素点的密集程度会直接对分辨率造成影响，继而影响显示装置的画面细节还原程度。所以，为使显示装置具有高解析度，须使显示装置的像素达到足够的密集程度，才能保证满足解析度要求。
但在显示装置中，像素数目越密集，对显示装置的制备工艺和性能要求就越高。一方面是由于像素数目较密集，显示装置为保证各像素显示的实时性就需要更快的响应速率。另一方面是由于像素数目越密集，显示装置在制备过程中就会涉及越多精细走线的制备，若走线制备精度不够，就会对显示性能造成影响。
现有的铝制程技术由于采用铝材料参与显示装置的制程，在走线不太密集时还可满足制备要求，但在走线精度要求较高，走线较精细、密集的情况下，铝制程技术就会暴露出大量问题。因此，在保证满足导电能力的情况下，采用铜制程工艺替代铝制程工艺，以制备出更细更薄的金属走线，从而降低断线机率。MoCu膜层是铜制程工艺中最常见的结构，但这种结构在使用铜酸进行蚀刻时易出现底切现象，影响走线的制备精度，造成电性异常的问题，因此如何解决MoCu膜层的底切问题就成为铜制程工艺中的一项关键技术。
发明内容
本发明提供一种改善金属走线底切现象的制备方法，能够增加金属走线表面的纳米级原子表面积，并消除膜层表面不稳定的缺陷，使后续成膜的金属膜层能获得更好的表面接触面积和金属扩散融合性能，以解决现有制备工艺中金属走线易出现底切现象，影响产品良率的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明提供一种改善金属走线底切现象的制备方法，包括以下步骤：
S10：提供一衬底，在所述衬底表面制备金属阻挡层；
S20：对所述金属阻挡层表面进行等离子清洗工艺处理；
S30：在被清洗的所述金属阻挡层表面制备金属导电层；其中，所述金属阻挡层与所述金属导电层形成待蚀刻的第一金属层；
S40：对所述第一金属层进行黄光制程，以在所述第一金属层上形成电极图形。
由于所述金属阻挡层在经等离子清洗工艺处理后，会活化表面，当所述金属导电层制备于所述金属阻挡层表面时，所述金属导电层与所述金属阻挡层之间会相互扩散形成致密合金层，降低所述金属阻挡层与所述金属导电层的蚀刻速率差异，进而改善底切现象。
根据本发明一优选实施例，所述金属阻挡层材料包括Mo、Ti、W、Cr、Mn、MoTi、CuMgAl、CuGa等较难熔金属，以增加所述金属导电层的附着力；所述金属导电层材料为Cu、Au、Al等导电性能较好的金属，所述金属导电层与所述金属导电层采用物理气相沉积方法制备，包括溅射镀膜、真空蒸镀。
根据本发明一优选实施例，所述等离子体清洗处理采用氩气、氮气、氟化氮、四氟化氮、氢气、氧气的其中一种作为清洗介质。
根据本发明一优选实施例，所述金属阻挡层与所述金属导电层均在PVD高真空环境中制备。
根据本发明一优选实施例，所述等离子清洗工艺在高真空环境中制备。
根据本发明一优选实施例，所述等离子清洗工艺在中真空环境中制备。
根据本发明一优选实施例，所述金属阻挡层还包括第一金属阻挡层和第二金属阻挡层，所述制备方法包括以下步骤：
S10：提供一衬底，在所述衬底表面制备第一金属阻挡层，并对所述第一金属阻挡层进行等离子清洗工艺处理；
S20：在所述第一金属阻挡层表面制备金属导电层，并对所述金属导电层进行等离子清洗工艺处理；
S30：在所述金属导电层表面制备第二金属阻挡层；其中，所述第一金属阻挡层、所述金属导电层以及所述第二金属阻挡层形成待蚀刻的第一金属层；
S40：对所述第一金属层进行黄光制程，以在所述第一金属层上形成电极图形。
根据本发明一优选实施例，所述第一金属层表面制备有第二金属层，所述制备方法还包括以下步骤：
S50：在所述第一金属层表面制备第一金属阻挡层，并对所述第一金属阻挡层进行等离子清洗工艺处理；
S60：在所述第一金属阻挡层表面制备第一金属导电层，并对所述第一金属导电层进行等离子清洗工艺处理；
S70：在所述第一金属导电层表面制备第二金属阻挡层；其中，所述第一金属阻挡层、所述第一金属导电层以及所述第二金属阻挡层形成待蚀刻的第二金属层；
S80：对所述第二金属层进行黄光制程，以在所述第二金属层上形成电极图形。
其中，所述第一金属层与所述第二金属层之间设置有绝缘层以及图形化的有源层。所述第一金属阻挡层及所述第二金属阻挡层材料包括Mo、Ti、W、Cr、Mn、MoTi、CuMgAl、CuGa等较难熔金属；所述第一金属阻挡层与所述第二金属阻挡层用于阻挡所述金属导电层向其他膜层扩散，起到间隔作用。
所述第二金属阻挡层上还可以进行等离子体清洗处理，以在所述第二金属阻挡层上制备多层金属层，所述多层金属层指经过等离子体清洗处理后其表面又制备有金属膜层的结构。
类似地，由于所述第二金属阻挡层表面还可制备多层金属层，所以所述多层金属层中经等离子清洗处理的膜层材料均可包括Mo、Cu、Al、Au、Cr、Mn、Ti、W、MoTi、CuMgAl、CuGa等材料。
本发明的有益效果为：相较于现有的涉及金属走线的成膜工艺，本发明的改善金属走线底切现象的制备方法，通过在常规的金属走线成膜工艺制程中增加等离子体清洗工艺，通过等离子体清洗工艺对已制备的金属膜层表面进行清洗处理，以使被清洗金属膜层表面的纳米级原子表面积增加，消除膜层已有缺陷。在等离子清洗处理完成后继续制备一层金属膜层，使两层不同材质的金属膜层在高真空环境中相互扩散，形成致密的金属纳米合金层，从而调整不同金属膜层的蚀刻速率；解决了现有的制程工艺中，因不同膜层蚀刻速率的差异易出现底切现象的技术问题。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A～图1B为本发明的改善金属走线底切现象的制备流程图；
图2A～图2F为本发明的改善金属走线底切现象的制备步骤图。
图3为应用本发明的改善金属走线底切现象的制备方法制备薄膜晶体管源/漏极的制备流程图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
本发明针对现有的涉及铜制程工艺中，因不同金属膜层在蚀刻时具有不同的蚀刻速率，导致不同膜层在蚀刻时具有不同的蚀刻速度，当某一膜层蚀刻出的走线满足要求时，另一膜层的金属走线可能还未满足蚀刻要求，或另一膜层的金属走线已出现过蚀刻，这就已造成底切现象，导致器件出现电性异常的技术问题，本实施例能够解决该缺陷。
如图1A～图1B所示为本发明的一种改善金属走线底切现象的制备方法流程图，如图2A～图2F所示为本发明的一种改善金属走线底切现象的制备步骤图。
参照如图1A所示的流程图和图2A～图2C所示的步骤图可知，本发明的一种改善金属走线底切现象的制备方法包括以下步骤：
S10：提供一衬底201，在所述衬底201表面制备金属阻挡层202，如图2A所示；
S20：对所述金属阻挡层202表面进行等离子清洗工艺处理，如图2B所示；
S30：在被清洗的所述金属阻挡层202表面制备金属导电层203；其中，所述金属阻挡层202与所述金属导电层203形成待蚀刻的第一金属层204，如图2C所示；；
S40：对所述第一金属层204进行黄光制程，以在所述第一金属层204上形成电极图形。
其中，所述金属阻挡层202表面需进行等离子体清洗处理，以增加所述金属阻挡层202表面的纳米级原子的表面积，并消除膜层缺陷，如图2A～图2C所示，所述金属阻挡层202制备在所述衬底201表面，所述金属阻挡层202经等离子清洗工艺处理后在所述金属阻挡层202表面制备金属导电层203，所述金属导电层203与所述金属阻挡层202之间相互扩散形成致密合金层(图中未示出)，以降低所述金属阻挡层202与所述金属导电层203的蚀刻速率差异，改善底切现象。
由于等离子体清洗处理采用等离子体作为清洗介质对所述金属阻挡层202表面进行清洗，而等离子体中又存在以下物质：电子；中性原子、分子、自由基；离子化的原子、分子；未反应的分子、原子等物质。这些物质除可以使等离子体总体保持电中性外，还会在与所述金属阻挡层202表面相互作用时发挥着重要作用。
当所述金属阻挡层202进行等离子体清洗处理时，等离子体中的电子由于质量极小，移动速度又快于离子，所以会先离子到达所述金属阻挡层202表面，使所述金属阻挡层202表面带有负电荷，促进后续的反应；而电子达到所述金属阻挡层202表面时，会对所述金属阻挡层202表面进行撞击，这种撞击可使吸附在所述金属阻挡层202表面的分子发生分解和解吸。
由于等离子体中的阳离子对带负电荷表面具有加速冲向的倾向性，所以在电子到达所述金属阻挡层202表面，并使所述金属阻挡层202表面带有负电荷后，阳离子会加速冲向所述金属阻挡层202表面，使所述金属阻挡层202表面获得相当大的动能，以撞击去除所述金属阻挡层202表面上吸附的物质，并促进所述金属阻挡层202表面继续发生反应。
由于等离子体中的自由基数量会多于离子，且自由基可在等离子体与所述金属阻挡层202反应过程中起到能量传递的活化作用。因此，处于激发态下的自由基会易于与所述金属阻挡层202表面的分子结合，形成新的自由基，且在形成新自由基的同时释放出大量的结合能。新形成的自由基与处于激发态的自由基一样处于不稳定高能量状态，易发生分解反应，在变成小分子的同时产生新的自由基，这种反应可能一直不断进行，直至最后分解出水、二氧化碳之类的简单分子。而释放出的结合能会促进反应，从而使所述金属阻挡层202表面的物质发生反应被去除。
此外，等离子体发出的光线的波长及能量也会对所述金属阻挡层202表面产生作用。在所述金属阻挡层202进行等离子体清洗时，紫外光本身所具有强光能和穿透能力，除会使附着在所述金属阻挡层202表面的物质分子键发生断裂而分解，也会使附着在所述金属阻挡层202表面数微米处的物质分子键发生断裂而分解，故可使所述金属阻挡层202表面的物质可被彻底清除。
所述金属阻挡层202在经等离子体清洗处理后，即可在所述金属阻挡层202表面制备所述金属导电层203。由于所述金属阻挡层202在经等离子清洗处理后已去除表面的附着物，达到清洁状态，所述金属导电层203与所述金属阻挡层202在高真空环境中会引起冷焊，即所述金属导电层203与所述金属阻挡层202材料相互扩散，所述金属导电层203表面与所述金属阻挡层202表面粘着，从而形成致密合金层，调整了所述金属导电层203与所述金属阻挡层202之间的蚀刻差异。
所述等离子清洗工艺还可用于对所述金属导电层203进行清洗处理，处理后的所述金属导电层203上可继续制备多层金属层。类似地，所述等离子清洗工艺还可对所述多层金属层进行清洗处理，经清洗后的所述多层金属层表面还可制备多层金属层，所述多层金属层指经过等离子体清洗工艺处理后其表面又制备有金属膜层的结构。
具体地，参照图1B所示的制备流程图和图2D～图2F所示的制备步骤图，所述制备方法包括以下步骤：
S10：提供一衬底，在所述衬底201表面制备第一金属阻挡层2021，并对所述第一金属阻挡层2021进行等离子清洗处理，如图2D所示；
S20：在所述第一金属阻挡层2021表面制备金属导电层203，并对所述金属导电层203进行等离子清洗处理，如图2E所示；
S30：在所述金属导电层203表面制备第二金属阻挡层2022，如图2F所示；其中，所述第一金属阻挡层2021、所述金属导电层203、以及所述第二金属阻挡层2022形成待蚀刻的第一金属层204；
S40：对所述第一金属层204进行黄光制程，以在所述第一金属层204上形成电极图形。
类似地，在步骤S30后，所述第二金属阻挡层2022表面还可继续进行等离子清洗处理，制备所述多层金属层，所述多层金属层的制备方法与所述金属导电层203、所述第一金属阻挡层2021以及所述第二金属阻挡层2022的制备方法相同，在此不再进行赘述。此外，由于可制备所述多层金属层，故本发明中的膜层结构不限于两层金属层膜层结构，本领域的相关技术人员可依据实际设计需求选择膜层结构的层叠数目。本发明的改善金属走线底切现象的制备方法也不限于用于铜制程工艺中，本领域的相关技术人员也可将其用于其他易出现底切现象的工艺中。
所述等离子清洗工艺所清洗的所述第一金属阻挡层2021、所述金属导电层203、所述第二金属阻挡层2022和所述多层金属层的材质包括Mo、Cu、Al、Au、Cr、Mn、Ti、W、MoTi、CuMgAl、CuGa等材料；所述第一金属阻挡层2021、所述第二金属阻挡层2022和所述多层金属层中的部分膜层可采用不同材质制成，可也采用相同材料制成；类似地，所述第一金属阻挡层2021、所述第二金属阻挡层2022和所述多层金属层可以有其中两个膜层选用相同材质制成。对于所述第一金属阻挡层2021、所述金属导电层203、所述第二金属阻挡层2022和所述多层金属层的材质，本领域的相关技术人员可按实际需求决定。
所述第一金属阻挡层2021、所述金属导电层203、所述第二金属阻挡层2022和所述多层金属层可采用物理气相沉积方法制备，包括溅射镀膜、真空蒸镀等工艺。同样地，在满足制备要求的情况下所述第一金属阻挡层2021、所述金属导电层203、所述第二金属阻挡层2022和所述多层金属层的制备方法也可采用其他方法制得，如化学气相沉积法等方法制备得到，本领域的相关技术人员根据实际需求进行选择。
根据所述第一金属阻挡层2021、所述金属导电层203、所述第二金属阻挡层2022和所述多层金属层材质的不同，所述等离子体清洗工艺可采用氩气、氮气、氟化氮、四氟化氮、氢气、氧气等作为清洗介质，实现对不同材质的金属膜层的清洗处理。
所述第一金属阻挡层2021、所述金属导电层203、所述第二金属阻挡层2022及所述多层金属层在高真空环境中制备。
对所述第一金属阻挡层2021、所述金属导电层203、所述第二金属阻挡层2022或所述多层金属层的等离子清洗处理可在高真空环境中实现，也可在中真空环境中实现。在中真空环境中进行等离子清洗工艺时，真空度优选100Pa；因真空度为100Pa在实际生产时很容易得到，所以可降低等离子清洗工艺的实施难度。
由于薄膜晶体管的栅极和源/漏电极可采用复合材料制备，所以可将本发明的改善金属走线底切现象的制备方法用于制备薄膜晶体管；即当栅极电极采用两层复合材料制备而成，可将所述金属阻挡层202、所述金属导电层203用于制备薄膜晶体管的栅极电极；当源/漏电极采用三层复合材料制备而成时，可将所述第一金属阻挡层2021、所述金属导电层203和所述第二金属导电层2022用于制备薄膜晶体管的源/漏极电极。
具体地，当所述金属阻挡层202、所述金属导电层203用于制备薄膜晶体管的栅极电极时，制备流程如图1A所示，制备得到的所述电极图形即为栅极图形。
其中，所述金属阻挡层202用于增加所述金属导电层203与所述衬底201的附着性。在形成所述电极图形后会对已制备的金属走线精度进行短路及断路检查，保证金属层的侧壁蚀刻出具有一定角度的坡度角，以避免容易出现跨断问题，影响薄膜晶体管性能。
由于所述金属阻挡层202表面经等离子清洗处理后，可以增加所述金属阻挡层202表面的纳米级原子的表面积，并消除膜层缺陷，所以当所述金属导电层203制备于所述金属阻挡层202表面时，所述金属导电层203与所述金属阻挡层202之间形成的致密合金层可以降低蚀刻速率差异，改善底切现象，保证蚀刻后的金属膜层侧壁具有一定角度。
当所述第一金属阻挡层2021、所述金属导电层203和所述第二金属阻挡层2022用于制备薄膜晶体管的源/漏极电极时，制备流程图如图3所示，包括以下步骤：
S10：提供一衬底，并对所述衬底进行前清洗处理；其中，所述衬底上已制备栅极和有源层；
S20：在所述有源层表面制备第一金属阻挡层2021，并对所述第一金属阻挡层2021进行等离子清洗处理，以增加所述第一金属阻挡层2021表面的纳米级原子的表面积，且消除膜层缺陷；
S30：在所述第一金属阻挡层2021表面制备金属导电层203，并对所述金属导电层203进行等离子清洗处理；
S40：在所述金属导电层203表面制备第二金属阻挡层2022，并进行后清洗处理；其中，所述第一金属阻挡层2021、所述金属导电层203，以及所述第二金属阻挡层2022，形成待蚀刻的第二金属层；
S50：对所述第二金属层进行黄光制程，以在所述第二金属层上形成源/漏极电极图形。
其中，所述第一金属阻挡层2021可以间隔所述金属导电层203与所述有源层，以避免所述金属导电层203向所述有源层进行扩散，影响薄膜晶体管的关态特性。所述第二金属阻挡层2022可避免所述金属导电层203与制备在所述第二金属阻挡层2022上的各膜层(如ITO)直接接触，以避免相互作用，引起接触不良。
由于所述第一金属阻挡层2021和所述金属导电层203表面均经等离子清洗处理，所以所述第一金属阻挡层2021与所述金属导电层203之间、所述金属导电层203与所述第二金属阻挡层2022之间均会形成的致密合金层，因此所述第一金属阻挡层2021、所述金属导电层203与所述第二金属阻挡层2022的蚀刻速率差异会小于未经等离子清洗处理前的蚀刻速率，避免制程中出现底切现象。
本发明中给出的薄膜晶体管栅极制备方法中，采用栅极为两层复合材料制备的结构形式，本领域的相关技术人员也可根据需要在所述金属导电层203上层叠制备所述多层金属层，以满足不同的要求；同样地，所述源漏极的结构也不限于三层复合材料层叠的结构形式，本领域的相关技术人员可依需设置复合材料的层叠数目，以满足不同的设计需求。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种改善金属走线底切现象的制备方法，其特征在于，包括以下步骤：
S10：提供一衬底，在所述衬底表面制备金属阻挡层；
S20：对所述金属阻挡层表面进行等离子清洗工艺处理；
S30：在被清洗的所述金属阻挡层表面制备金属导电层；其中，所述金属阻挡层与所述金属导电层形成待蚀刻的第一金属层，所述金属导电层表面与所述金属阻挡层表面粘着，形成致密合金层；
S40：对所述第一金属层进行黄光制程，以在所述第一金属层上形成电极图形；
其中，所述金属阻挡层表面经等离子清洗处理，以降低与所述金属导电层之间的蚀刻速率差异，改善底切现象。
2.根据权利要求1所述的制备方法，其特征在于，所述金属阻挡层材料采用Mo、Ti、W、Cr、Mn、Cu、Mg、Al、Ga的其中一种或多种组合。
3.根据权利要求1所述的制备方法，其特征在于，所述金属导电层材料为Cu、Al、Au的其中一种。
4.根据权利要求1所述的制备方法，其特征在于，所述等离子清洗工艺采用氩气、氮气、氟化氮、四氟化氮、氢气、氧气的其中一种作为清洗介质。
5.根据权利要求1所述的制备方法，其特征在于，所述金属阻挡层与所述金属导电层均在高真空环境中制备。
6.根据权利要求1所述的制备方法，其特征在于，所述等离子清洗工艺在高真空环境中制备。
7.根据权利要求1所述的制备方法，其特征在于，所述等离子清洗工艺在中真空环境中制备。
8.根据权利要求1所述的制备方法，其特征在于，所述金属阻挡层还包括第一金属阻挡层和第二金属阻挡层，所述制备方法包括以下步骤：
S10：提供一衬底，在所述衬底表面制备第一金属阻挡层，并对所述第一金属阻挡层进行等离子清洗工艺处理；
S20：在所述第一金属阻挡层表面制备金属导电层，并对所述金属导电层进行等离子清洗工艺处理；
S30：在所述金属导电层表面制备第二金属阻挡层；其中，所述第一金属阻挡层、所述金属导电层以及所述第二金属阻挡层形成待蚀刻的第一金属层；
S40：对所述第一金属层进行黄光制程，以在所述第一金属层上形成电极图形。
9.根据权利要求1所述的制备方法，其特征在于，所述第一金属层表面制备有第二金属层，所述制备方法还包括以下步骤：
S50：在所述第一金属层表面制备第一金属阻挡层，并对所述第一金属阻挡层进行等离子清洗工艺处理；
S60：在所述第一金属阻挡层表面制备第一金属导电层，并对所述第一金属导电层进行等离子清洗工艺处理；
S70：在所述第一金属导电层表面制备第二金属阻挡层；其中，所述第一金属阻挡层、所述第一金属导电层以及所述第二金属阻挡层形成待蚀刻的第二金属层；
S80：对所述第二金属层进行黄光制程，以在所述第二金属层上形成电极图形。
10.根据权利要求9所述的制备方法，其特征在于，所述第一金属层与所述第二金属层之间设置有绝缘层及图形化的有源层。
CN201911109973.8A 2019-11-14 2019-11-14 一种改善金属走线底切现象的制备方法 Active CN110783266B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911109973.8A CN110783266B (zh) 2019-11-14 2019-11-14 一种改善金属走线底切现象的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911109973.8A CN110783266B (zh) 2019-11-14 2019-11-14 一种改善金属走线底切现象的制备方法

Publications (2)

Publication Number Publication Date
CN110783266A CN110783266A (zh) 2020-02-11
CN110783266B true CN110783266B (zh) 2022-11-04

Family

ID=69390925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911109973.8A Active CN110783266B (zh) 2019-11-14 2019-11-14 一种改善金属走线底切现象的制备方法

Country Status (1)

Country Link
CN (1) CN110783266B (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412339B (zh) * 2011-10-28 2014-10-01 深圳市创益科技发展有限公司 具有高反射背电极的薄膜太阳能电池制造方法
CN102723279A (zh) * 2012-06-12 2012-10-10 华南理工大学 一种金属氧化物薄膜晶体管的制作方法
CN103545196B (zh) * 2012-07-13 2017-04-19 中芯国际集成电路制造(上海)有限公司 金属互连线的制造方法
WO2014067463A1 (zh) * 2012-11-02 2014-05-08 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层
CN104952932A (zh) * 2015-05-29 2015-09-30 合肥鑫晟光电科技有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
CN107481934B (zh) * 2016-12-27 2019-11-26 武汉华星光电技术有限公司 一种薄膜晶体管的制作方法
CN108878350B (zh) * 2017-05-09 2020-11-03 中芯国际集成电路制造(上海)有限公司 金属层结构及其制作方法、半导体结构及其制作方法
CN107393870B (zh) * 2017-08-30 2020-03-06 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
CN109860043B (zh) * 2018-12-13 2021-03-16 深圳市华星光电半导体显示技术有限公司 一种阵列基板制备方法
CN110265406A (zh) * 2019-06-06 2019-09-20 深圳市华星光电技术有限公司 阵列基板及制作方法

Also Published As

Publication number Publication date
CN110783266A (zh) 2020-02-11

Similar Documents

Publication Publication Date Title
JP6375026B2 (ja) エッチング組成物及びこれを適用した表示基板の製造方法
TWI383068B (zh) 蝕刻劑及使用其製造包括薄膜電晶體電子元件方法
CN105441903B (zh) 纳米结构制造过程中的导电助层的沉积和选择性移除
CN105887091A (zh) 用于银薄层的蚀刻剂组合物，使用其形成金属图案的方法和使用其制作阵列基板的方法
US11537016B2 (en) Method of manufacturing array substrate, and array substrate
PH12015500543B1 (en) Method for metallization of solar cell substrates
WO2013073045A1 (ja) 太陽電池及び太陽電池の製造方法
TW201112331A (en) Wiring layer structure and manufacturing method thereof
CN111244034A (zh) 阵列基板及其制造方法
CN100405575C (zh) 形成显示装置的接触孔的方法
JP3567142B2 (ja) 金属配線およびそれを用いたアクティブマトリクス基板
CN110783266B (zh) 一种改善金属走线底切现象的制备方法
DE4333426C1 (de) Verfahren zur Metallisierung von Solarzellen aus kristallinem Silizium
TW201625090A (zh) 圖案化導電結構及其製造方法
DE4311173A1 (de) Verfahren zur stromlosen Abscheidung eines Metalls über einer Halbleiteroberfläche
US10026822B2 (en) Fabrication of nanoscale vacuum grid and electrode structure with high aspect ratio dielectric spacers between the grid and electrode
JP4855315B2 (ja) 薄膜トランジスタ製造方法、液晶表示装置製造方法
JP2536377B2 (ja) 半導体装置およびその製造方法
JP2013138265A (ja) スイッチング素子
CN1468050A (zh) 印刷线路板的制造方法及利用该制造方法所制成的印刷线路板
KR102274080B1 (ko) 터치 스크린 기판 제조방법
JP2004140198A (ja) 半導体装置およびその製造方法
CN100444324C (zh) 一种利用无电解电镀制作二极管晶体的方法
KR100351906B1 (ko) 반도체 소자의 제조 방법
JP2004165347A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant