JP5392975B2 - 液晶表示装置およびその作製方法 - Google Patents

液晶表示装置およびその作製方法 Download PDF

Info

Publication number
JP5392975B2
JP5392975B2 JP2006214049A JP2006214049A JP5392975B2 JP 5392975 B2 JP5392975 B2 JP 5392975B2 JP 2006214049 A JP2006214049 A JP 2006214049A JP 2006214049 A JP2006214049 A JP 2006214049A JP 5392975 B2 JP5392975 B2 JP 5392975B2
Authority
JP
Japan
Prior art keywords
film
insulator
semiconductor film
electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006214049A
Other languages
English (en)
Other versions
JP2007072447A (ja
JP2007072447A5 (ja
Inventor
邦雄 細谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006214049A priority Critical patent/JP5392975B2/ja
Publication of JP2007072447A publication Critical patent/JP2007072447A/ja
Publication of JP2007072447A5 publication Critical patent/JP2007072447A5/ja
Application granted granted Critical
Publication of JP5392975B2 publication Critical patent/JP5392975B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G02F1/133604—Direct backlight with lamps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G02F1/133605—Direct backlight including specially adapted reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Description

本発明はアクティブマトリクス型の液晶表示装置およびその作製方法に関する。
従来より、薄膜トランジスタ（ＴＦＴ）などの能動素子を用いたアクティブマトリクス型の液晶表示装置が知られている。アクティブマトリクス型の液晶表示装置は画素密度を高くすることが可能であり、小型軽量でしかも低消費電力であることから、ＣＲＴに代わるフラットパネルディスプレイの一つとしてパーソナルコンピュータのモニタ、液晶テレビ、カーナビゲーションのモニタなどの製品が開発されている。
液晶表示装置は、複数のＴＦＴや配線の他、第１の電極（画素電極）等を含む画素部等が形成された基板（アクティブマトリクス基板）と、第２の電極（対向電極）、遮光膜（ブラックマトリクス）、および着色膜（カラーフィルター）等が形成された基板（対向基板）とを貼り合わせ、これらの間に液晶を封入し、画素電極と対向電極との間に印加される電界により液晶分子を配向させ、光源からの光量を制御することによって表示が行われている。
なお、アクティブマトリクス基板上には、複数の画素がマトリクス状に形成され、画素を構成する第１の電極（画素電極）が画素毎に独立して形成されていることから、第１の電極（画素電極）間等の表示に有効でない部分における光漏れが生じ、コントラストを低下させることにより、視認性の悪い表示になってしまうといった問題が生じている。このような光漏れを防止する為に遮光膜（ブラックマトリクス）が設けられており、対向基板側、もしくはアクティブマトリクス基板側に形成されている（例えば、特許文献１参照。）。
特開２００３−２１８２９号公報
しかし、成膜、レジスト塗布、焼成、露光、エッチング等の工程を経て形成される遮光膜（ブラックマトリクス）は、複雑な工程を有する液晶表示装置の作製において、さらなる歩留まりの低下を招く要因の一つになっていた。
そこで、本発明では、新たな工程を増やすことなく遮光膜を形成することにより、視認性の高い液晶表示装置を提供することを目的とする。
本発明の液晶表示装置は、基板上に複数のＴＦＴ、配線、および第１の電極（画素電極）等で構成される画素部等が形成されたアクティブマトリクス基板と、基板上に第２の電極（対向電極）および着色膜等が形成された対向基板との間に液晶が封入された構成を有し、アクティブマトリクス基板上に形成されたＴＦＴの電極や配線等を形成する導電膜の一部が画素部における遮光膜として機能する構造を設けることを特徴とする。本発明の具体的な構成は、ゲート電極およびゲート線上にゲート絶縁膜を介して形成された半導体膜と、前記半導体膜上に形成された絶縁体と、前記半導体膜上に前記第１の絶縁体と重ならない位置に離間して形成されたソース領域、ドレイン領域と、前記ソース領域、ドレイン領域上に形成されたソース電極及びドレイン電極と、前記絶縁体上に形成された遮光膜と、前記遮光膜、ソース電極、及びドレイン電極上に保護膜と、を有し、前記絶縁体は前記ソース領域と前記ドレイン領域の間に位置し、前記保護膜は、前記絶縁体の側面に接していることを特徴とする液晶表示装置である。
また、本発明の別の構成は、第１の導電膜から形成されるゲート電極およびゲート線上にゲート絶縁膜を介して形成された第１の半導体膜と、前記第１の半導体膜上に形成された第１の絶縁体、および第２の絶縁体と、前記第１の半導体膜、前記第１の絶縁体、および第２の絶縁体上に形成される第２の半導体膜から得られる離間したソース領域、ドレイン領域と、前記第２の半導体膜上に形成された遮光性の第２の導電膜から得られる離間したソース電極、ドレイン電極、ソース線、第１の遮光膜、および第２の遮光膜とを有し、前記第１の絶縁体上に前記第１の遮光膜が形成され、前記第２の絶縁体上に前記ソース線が形成され、前記第１の遮光膜は、前記ゲート電極と重なる位置に形成され、前記ソース線は、前記ソース電極と電気的に接続されることを特徴とする液晶表示装置である。
また、本発明の別の構成は、第１の導電膜から形成されるゲート電極およびゲート線上にゲート絶縁膜を介して形成された第１の半導体膜と、前記第１の半導体膜上に形成された第１の絶縁体、および第２の絶縁体と、前記第１の半導体膜、前記第１の絶縁体、および第２の絶縁体上に形成される第２の半導体膜から得られる離間したソース領域、ドレイン領域と、前記第２の半導体膜上に形成された遮光性の第２の導電膜から得られる離間したソース電極、ドレイン電極、ソース線、第１の遮光膜、および第２の遮光膜とを有し、前記ソース線は、前記第２の絶縁体上に形成され、かつ、前記ゲート線と一部が重なっていることを特徴とする液晶表示装置である。
また、本発明の別の構成は、第１の導電膜から形成されるゲート電極およびゲート線上にゲート絶縁膜を介して形成された第１の半導体膜と、前記第１の半導体膜上に形成された第１の絶縁体、および第２の絶縁体と、前記第１の半導体膜、前記第１の絶縁体、および第２の絶縁体上に形成される第２の半導体膜から得られる離間したソース領域、ドレイン領域と、前記第２の半導体膜上に形成された遮光性の第２の導電膜から得られる離間したソース電極、ドレイン電極、ソース線、第１の遮光膜、および第２の遮光膜とを有し、前記ドレイン電極と電気的に接続された第１の電極（画素電極）、および前記ソース線と前記ソース電極とを電気的に接続する補助配線が同一の導電膜から形成されることを特徴とする液晶表示装置である。
また、本発明の別の構成は、第１の導電膜から形成されるゲート電極およびゲート線上にゲート絶縁膜を介して形成された第１の半導体膜と、前記第１の半導体膜上に形成された第１の絶縁体、および第２の絶縁体と、前記第１の半導体膜、前記第１の絶縁体、および第２の絶縁体上に形成される第２の半導体膜から得られる離間したソース領域、ドレイン領域と、前記第２の半導体膜上に形成された遮光性の第２の導電膜から得られる離間したソース電極、ドレイン電極、ソース線、第１の遮光膜、および第２の遮光膜とを有し、前記第２の遮光膜は、前記第１の絶縁体および前記第２の絶縁体と重ならない位置に形成され、前記ドレイン電極と電気的に接続された第１の電極が前記第２の遮光膜の一部と重なっていることを特徴とする液晶表示装置である。
さらに、本発明は、液晶表示装置の作製方法であって、その具体的な構成は、第１の導電膜から形成されるゲート電極およびゲート線上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に第１の半導体膜を形成し、前記第１の半導体膜上の一部に第１の絶縁体および第２の絶縁体を形成し、前記第１の半導体膜、第１の絶縁体、および第２の絶縁体上に第２の半導体膜を形成して第１の絶縁体、および第２の絶縁体と重ならない位置にソース領域およびドレイン領域をそれぞれ離間して形成し、前記第２の半導体膜上に遮光性の第２の導電膜を形成して前記ソース領域上にソース電極、前記ドレイン領域上にドレイン電極、前記第１の絶縁体上に第１の遮光膜、前記第２の絶縁体上にソース線、前記第１の絶縁体および前記第２の絶縁体と重ならない位置に第２の遮光膜をそれぞれ離間して形成することを特徴とする液晶表示装置の作製方法である。
また、本発明の別の構成は、第１の導電膜から形成されるゲート電極およびゲート線上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に第１の半導体膜を形成し、前記第１の半導体膜上の一部に第１の絶縁体および第２の絶縁体を形成し、前記第１の半導体膜、第１の絶縁体、および第２の絶縁体上に第２の半導体膜を形成して第１の絶縁体、および第２の絶縁体と重ならない位置にソース領域およびドレイン領域をそれぞれ離間して形成し、前記第２の半導体膜上に遮光性の第２の導電膜を形成して前記ソース領域上にソース電極、前記ドレイン領域上にドレイン電極、前記第１の絶縁体上に第１の遮光膜、前記第２の絶縁体上にソース線、前記第１の絶縁体および前記第２の絶縁体と重ならない位置に第２の遮光膜をそれぞれ離間して形成し、前記ドレイン電極と電気的に接続された第１の電極、および前記ソース線と前記ソース電極を電気的に接続する接続配線を同一の導電膜で同時に形成することを特徴とする液晶表示装置の作製方法である。
また、本発明の別の構成は、第１の導電膜から形成されるゲート電極およびゲート線上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に第１の半導体膜を形成し、前記第１の半導体膜上の一部に第１の絶縁体および第２の絶縁体を形成し、前記第１の半導体膜、第１の絶縁体、および第２の絶縁体上に第２の半導体膜を形成して第１の絶縁体、および第２の絶縁体と重ならない位置にソース領域およびドレイン領域をそれぞれ離間して形成し、前記第２の半導体膜上に遮光性の第２の導電膜を形成して前記ソース領域上にソース電極、前記ドレイン領域上にドレイン電極、前記第１の絶縁体上に第１の遮光膜、前記第２の絶縁体上にソース線、前記第１の絶縁体および前記第２の絶縁体と重ならない位置に第２の遮光膜をそれぞれ離間して形成し、前記第２の遮光膜の一部と重なるように前記ドレイン電極と電気的に接続された第１の電極が形成されることを特徴とする液晶表示装置の作製方法である。
なお、上記各構成において、前記第２の半導体膜は、シリコン、シリコン・ゲルマニウムを主成分とする非晶質半導体、またはセミアモルファス半導体からなることを特徴とする。
また、上記各構成において、前記第１の絶縁体および前記第２の絶縁体の膜厚は、前記第２の半導体膜および前記第２の導電膜の積層膜の膜厚よりも厚いことを特徴とする。
本発明の液晶表示装置において、液晶が封入される一対の基板のうちの一方であるアクティブマトリクス基板には、複数のＴＦＴおよび配線等で構成される駆動回路や、複数のＴＦＴ、配線、および画素電極等に加え、遮光膜が新たな工程を増やすことなく形成される。なお、本発明では、従来のように別途工程を設けて遮光膜を形成する必要がなくなり、液晶表示装置を作製する上での歩留まりの向上を図るとともに視認性の高い液晶表示装置を提供することができる。
また、本発明の液晶表示装置において、アクティブマトリクス基板上に形成されるＴＦＴが、アモルファス半導体やセミアモルファス半導体からなる活性層を有するボトムゲート型のＴＦＴであり、なおかつ、対向基板側に光源が設けられた場合には、ＴＦＴの活性層と重なる位置に遮光膜が設けられた構造となるため、上記効果に加えてＴＦＴを駆動させた場合にソース領域・ドレイン領域間にリーク電流が生じるのを防ぐことができる。なお、この場合には、ボトムゲート型のＴＦＴをチャネルストップ（保護）型とすることにより、作製工程を増やすことなく遮光膜を設けることができる。
以下に、本発明の一態様について図面等を用いながら詳細に説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態１では、本発明の液晶表示装置に用いることができるアクティブマトリクス基板の構造について図１を用いて説明する。
図１において、基板１０１上にボトムゲート型の薄膜トランジスタ（ＴＦＴ）１２０が形成されている。なお、基板１０１には、ガラス基板、石英基板、アルミナなどのセラミック等絶縁物質で形成される基板、プラスチック基板、シリコンウェハ、金属板等を用いることができる。
また、ここでは図示しないが、基板１０１から半導体膜等への不純物の混入を防止するため、基板１０１上に窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、あるいはこれらの積層膜等のブロッキング膜が形成されていても良い。
基板１０１上には、ゲート線１０２とその一部であるゲート電極１０３が形成されている。なお、ゲート線１０２およびゲート電極１０３には、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｒ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ、Ｎｄ等の金属元素からなる膜、または前記元素を主成分とする合金材料からなる膜、ＭｏとＡｌとＭｏとが順に積層された積層膜、ＴｉとＡｌとＴｉとの積層膜、ＭｏＮとＡｌ−ＮｄとＭｏＮとの積層膜、ＭｏとＡｌ−ＮｄとＭｏとの積層膜、ＣｒとＡｌとの積層膜、又は金属窒化物等の化合物材料からなる膜、アクセプター型元素又はドナー型元素を含むＳｉ、ＳｉＧｅからなる膜、透明導電膜として用いられるインジウム錫酸化物（ＩＴＯ：ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、酸化インジウムに２〜２０［ｗｔ％］の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）膜、酸化ケイ素を組成物として有するＩＴＯ等の膜を用いることができる。また、ゲート線１０２およびゲート電極１０３の膜厚は、２００ｎｍ以上とするのが好ましく、さらに３００〜５００ｎｍとするのが好ましい。
ゲート線１０２およびゲート電極１０３上には、絶縁膜１０４が形成されており、その一部はＴＦＴ１２０のゲート絶縁膜である。なお、絶縁膜１０４（ゲート絶縁膜を含む）は、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、及び窒化酸化珪素膜、その他の珪素を含む絶縁膜等により、単層または積層構造で形成される。なお、絶縁膜１０４の膜厚は、１０〜１５０ｎｍとするのが好ましく、さらに３０〜７０ｎｍとするのが好ましい。
ゲート絶縁膜を一部に含む絶縁膜１０４上には、第１の半導体膜１０５が形成されている。第１の半導体膜１０５には、シリコン、シリコンゲルマニウム（ＳｉＧｅ）等を主成分とする非晶質半導体、非晶質状態と結晶状態との中間的な構造を有するセミアモルファス半導体（以下、ＳＡＳと示す）から選ばれたいずれかの状態を有する膜を用いることができる。なお、セミアモルファス半導体のうち、０．５ｎｍ〜２０ｎｍの結晶粒を観察することができる微結晶状態はいわゆるマイクロクリスタル（以下、μｃと示す）と呼ばれている。また、上記主成分の他に、リン、ヒ素、ボロン等のアクセプター型元素又はドナー型元素が含まれていても良い。第１の半導体膜１０５の膜厚は、１０〜１５０ｎｍとし、さらに３０〜７０ｎｍとするのが好ましい。
第１の半導体膜１０５上に第１の絶縁体１０６、第２の絶縁体１０７、および第３の絶縁体（図示しない）が形成されている。なお、第３の絶縁体については実施の形態２で説明することとする。
第１の絶縁体１０６、第２の絶縁体１０７、および第３の絶縁体は、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、及び窒化酸化珪素膜、その他の珪素を含む絶縁膜により単層又は積層構造で形成される。第１の絶縁体１０６、第２の絶縁体１０７、および第３の絶縁体の膜厚は、次に形成されるソース領域１０８とソース電極１１０との積層膜の膜厚、およびドレイン領域１０９とドレイン電極１１１との積層膜の膜厚よりも厚くなるように形成される。具体的には、５００ｎｍ以上とするのが好ましい。なお、第１の絶縁体１０６、第２の絶縁体１０７、および第３の絶縁体をこのような膜厚で形成することにより、後の工程において、同一の導電膜からソース電極１１０、ドレイン電極１１１、第１の遮光膜１１２、ソース線１１３、第２の遮光膜１１４、第３の遮光膜（図示せず）をそれぞれ分離形成することができる。また、これら絶縁体は側面と底面がなす角が概略垂直である絶縁体、もしくは逆テーパ形状の絶縁体とすることが好ましい。なお、概略垂直とは９０°（±１°）をいう。また、ここで絶縁体の側面と底面がなす傾斜角をテーパ角というとすると、逆テーパー形状とは、テーパー角が９０°より大きいことをいう。
第１の半導体膜１０５、第１の絶縁体１０６、第２の絶縁体１０７、および第３の絶縁体上には、第２の半導体膜からなるソース領域１０８およびドレイン領域１０９が形成される。なお、第２の半導体膜は、シリコン、シリコンゲルマニウム（ＳｉＧｅ）等を主成分とする非晶質半導体、ＳＡＳ、μｃ等の半導体膜等で形成される。また、ここで用いる第２の半導体膜には、上記主成分の他に、リン、ヒ素、ボロン等のアクセプター型元素又はドナー型元素が含まれている。また、第２の半導体膜の膜厚は、１０〜１５０ｎｍとするのが好ましく、さらに３０〜７０ｎｍとするのが好ましい。
また、ソース領域１０８上にソース電極１１０、ドレイン領域１０９上にドレイン電極１１１、第１の絶縁体１０６と重なる位置に第１の遮光膜１１２、第２の絶縁体１０７と重なる位置にソース線１１３、第１の絶縁体１０６および第２の絶縁体１０７と重ならない位置に第２の遮光膜１１４、第３の絶縁体と重なる位置に第３の遮光膜（図示せず）がそれぞれ形成される。
なお、これら（ソース電極１１０、ドレイン電極１１１、第１の遮光膜１１２、ソース線１１３、および第２の遮光膜１１４）は遮光性の導電性材料を用いて形成され、その膜厚は、２００ｎｍ以上とするのが好ましく、さらに３００〜５００ｎｍとするのが好ましい。さらにここで用いる導電性の材料としては、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｒ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属元素からなる膜、または前記元素を主成分とする合金材料からなる膜、又は金属窒化物等の化合物材料からなる膜等が挙げられる。また、アクセプター型元素又はドナー型元素を含むＳｉ、ＳｉＧｅからなる膜を用いることができる。
また、上記のうち、第１の遮光膜１１２、第２の遮光膜１１４、および第３の遮光膜（図示せず）は、アクティブマトリクス基板上の画素部の画素の周囲を覆って形成されるため、画像表示の際の光漏れを防ぐ遮光膜としての機能を有する。
また、ゲート電極１０３と第１の遮光膜１１２、ゲート線１０２とソース線１１３がそれぞれ重なる部分を有する構造となるが、本発明においては、ゲート電極１０３と第１の遮光膜１１２との間に第１の絶縁体１０６を挟み、ゲート線１０２とソース線１１３との間に第２の絶縁体１０７を挟む構造を有しているため、それぞれ重なる部分において形成される寄生容量を低減させることができる。
さらに、図１に示すように基板上に形成されるＴＦＴ１２０の構造がボトムゲート型の場合において、第１の半導体膜１０５の一部（ＴＦＴ１２０のチャネル形成領域）と重なる位置に第１の遮光膜１１２が設けられていることによって、ＴＦＴ１２０から見て基板１０１の反対側から光が照射される場合であってもＴＦＴ１２０の活性層（チャネル形成領域）に光が照射されるのを防ぐことができる。なお、ＴＦＴ１２０の活性層（チャネル形成領域）に光が照射されるのを防ぐことにより、ＴＦＴ１２０を駆動させた場合にソース領域・ドレイン領域間にリーク電流が生じてしまう等の電気的特性に対する影響を防ぐことができる。
ソース電極１１０、ドレイン電極１１１、第１の遮光膜１１２、ソース線１１３、第２の遮光膜１１４、および絶縁膜１０４上には、これらを覆って保護膜１１５が形成されている。なお、保護膜１１５は、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、及び窒化酸化珪素膜、その他の珪素を含む絶縁膜等により単層又は積層構造で形成される。また、保護膜１１５の膜厚は、１００〜５００ｎｍとし、さらに２００〜３００ｎｍとするのが好ましい。
また、ドレイン電極１１１上の保護膜１１５の一部に形成された開口部を介してドレイン電極１１１と電気的に接続された画素電極１１６が形成され、ソース線１１３およびソース電極１１０上の保護膜１１５の一部に形成された開口部を介して電気的に接続された補助配線１１７が形成されている。なお、画素電極１１６と補助配線１１７は、同一の導電性材料を用いて同時に形成され、その膜厚は、１０〜１５０ｎｍとし、さらに４０〜１００ｎｍとするのが好ましい。
また、ここで用いる導電性の材料としては、透明導電膜として用いられるインジウム錫酸化物（ＩＴＯ：ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、酸化インジウムに２〜２０［ｗｔ％］の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、酸化ケイ素を組成物として有するＩＴＯ等が挙げられる。
なお、上記に説明した本発明のアクティブマトリクス基板上に配向膜を形成し、対向電極、着色層（カラーフィルターともいう）、および配向膜等を備えた対向基板との間に液晶層を挟んで貼り合わせることにより液晶表示パネルを形成することができる。
本発明において、アクティブマトリクス基板上にボトムゲート型のＴＦＴ１２０のソース電極１１０、およびドレイン電極１１１を形成するために設けられる第１の絶縁体１０６と同時に第２の絶縁体、および第３の絶縁体を形成し、ソース電極１１０、およびドレイン電極１１１を形成する同一の導電膜から、第１の遮光膜１１２、第２の遮光膜１１４、第３の遮光膜（ここでは図示しない）、およびソース線１１３を同時に分離形成できることを特徴とする。
また、分離形成されたソース線１１３とソース電極１１０は、ＴＦＴ１２０と電気的に接続された画素電極１１６と同時に形成される補助配線１１７により電気的に接続されることを特徴とする。
従って、本発明の構造を有するアクティブマトリクス基板では、画素部における光漏れを防ぐ遮光膜（第１の遮光膜１１２、第２の遮光膜１１４、第３の遮光膜）やボトムゲート型のＴＦＴの活性層（チャネル形成領域）の遮光膜（第１の遮光膜１１２）を新たな作製工程を増やすことなく備えることができる。
（実施の形態２）
本実施の形態２では、実施の形態１で説明したアクティブマトリクス基板の作製方法について図２〜図４を用いて説明する。なお、図２（Ａ）、図３（Ａ）、図４（Ａ）は、アクティブマトリクス基板の画素部における平面図であり、図２（Ｂ）、図３（Ｂ）、図４（Ｂ）は、図２（Ａ）、図３（Ａ）、図４（Ａ）中のＡ−Ａ’における断面図である。また、図２〜図４においては、共通の符号を用いて説明することとする。
図２に示すように、基板２０１上に第１の導電膜２０３を形成する。第１の導電膜２０３は、スパッタリング法、ＰＶＤ法、ＣＶＤ法、液滴吐出法、印刷法、電界メッキ法等の成膜方法により、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ、Ｎｄ等の金属元素、または前記元素を主成分とする合金材料、又は金属窒化物等の化合物材料、アクセプター型元素又はドナー型元素を含むＳｉ、ＳｉＧｅ、透明導電膜として用いられるインジウム錫酸化物（ＩＴＯ：ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、酸化インジウムに２〜２０［ｗｔ％］の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、酸化ケイ素を組成物として有するＩＴＯ等の膜で形成される。
なお、第１の導電膜２０３をパターニングすることによって、ゲート線２０４および保持容量線２０５が形成され、ゲート線２０４の一部であって、後に形成される第１の絶縁体２０６と重なる位置にゲート電極２０７が形成される。スパッタリング法やＣＶＤ法等の成膜方法を用いて第１の導電膜２０３を形成する場合には、液滴吐出法、フォトリソグラフィー工程、レーザビーム直接描画装置を用いて感光性材料を露光して現像する方法等によって、導電膜上にマスクを形成し、該マスクを用いて導電膜を所望の形状にパターニングすることとする。
また、液滴吐出法を用いる場合には、そのままパターン形成が可能であるため、吐出口（以下、ノズルと示す。）から上記金属の粒子が有機樹脂に溶解又は分散された液状物質を吐出し、加熱することにより、ゲート線２０４、保持容量線２０５、およびゲート電極２０７が形成される。有機樹脂は、金属粒子のバインダー、溶媒、分散剤、及び被覆剤として機能する有機樹脂から選ばれた一種又は複数種を用いることができる。代表的には、ポリイミド、アクリル、ノボラック樹脂、メラミン樹脂、フェノール樹脂、エポキシ樹脂、珪素樹脂、フラン樹脂、ジアリルフタレート樹脂等や、公知の有機樹脂が挙げられる。
なお、液状物質の粘度は５〜２０ｍＰａ・ｓが好適であり、これは、乾燥が起こることを防止し、吐出口から金属粒子を円滑に吐出できるようにするためである。また、表面張力は４０ｍ／Ｎ以下が好ましい。なお、用いる溶媒や用途に合わせて、液状物質の粘度等は適宜調整するとよい。
また、液状物質に含まれる金属粒子の粒子の径は、数ｎｍ〜１０μｍのものを用いることができるが、ノズルの目詰まり防止や高精細なパターンの作製のためには、なるべく小さい方が好ましく、粒径０．１μｍ以下の金属粒子を用いるのがより好ましい。
次に、ゲート絶縁膜を一部に含む絶縁膜２０８を形成する。絶縁膜２０８は、ＣＶＤ法やスパッタリング法等の成膜方法により、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、およびその他の珪素を含む絶縁膜等の単層または積層構造で形成される。なお、絶縁膜２０８の膜厚は、１０〜１５０ｎｍとするのが好ましく、さらに３０〜７０ｎｍとするのが好ましい。
次に、第１の半導体膜２０９を成膜する。第１の半導体膜２０９は、ＣＶＤ法やスパッタリング法等の成膜方法により、シリコン、シリコンゲルマニウム（ＳｉＧｅ）等を主成分とする非晶質半導体、ＳＡＳ、μｃ等の膜で形成される。また、第１の半導体膜２０９には、上記主成分の他に、リン、ヒ素、ボロン等のアクセプター型元素又はドナー型元素が含まれていても良い。また、第１の半導体膜２０９の膜厚は、１０〜１５０ｎｍとし、さらに３０〜７０ｎｍとするのが好ましい。
次に、第１の半導体膜２０９上に第１の絶縁体２０６、第２の絶縁体２１０、および第３の絶縁体２１１が形成される。なお、第１の絶縁体２０６、第２の絶縁体２１０、および第３の絶縁体２１１は、プラズマＣＶＤ法やスパッタリング法等の成膜方法により形成された酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、及び窒化酸化珪素膜、その他の珪素を含む絶縁膜（単層構造、または積層構造のいずれでも良い）等の絶縁膜を、液滴吐出法、フォトリソグラフィー工程、レーザビーム直接描画装置を用いて感光性材料を露光して現像する方法等によって、絶縁膜上にマスクを形成し、該マスクを用いて所望の形状にパターニングすることにより形成される。
また、第１の絶縁体２０６、第２の絶縁体２１０、および第３の絶縁体２１１の膜厚は、次に形成されるソース領域２１２とソース電極２１４との積層膜の膜厚、およびドレイン領域２１３とドレイン電極２１５との積層膜の膜厚よりも厚くなるように形成される。具体的には、５００ｎｍ以上とするのが好ましい。
なお、第１の絶縁体２０６、第２の絶縁体２１０、および第３の絶縁体２１１は、第１の半導体膜２０９と接する面において緻密な膜質が必要とされることから、プラズマＣＶＤ法等により形成される絶縁膜がより好ましいが、作製する上で成膜に時間がかかる等の問題があることから、特に膜厚が厚くなる場合には、成膜条件等を調整して第１の半導体膜２０９上に緻密な絶縁膜を２００ｎｍ以下で成膜し、粗な（ポーラスな）膜質の絶縁膜を連続して成膜し、５００ｎｍ以上の膜を形成しても良い。
次に、図３に示すように一導電型を呈する第２の半導体膜を形成する。第２の半導体膜は、ＣＶＤ法やスパッタリング法等の成膜方法により形成される。また、ここで形成されるシリコン、シリコンゲルマニウム（ＳｉＧｅ）等を主成分とする非晶質半導体、ＳＡＳ、μｃ等の膜中には、上記主成分の他に、リン、ヒ素、ボロン等のアクセプター型元素又はドナー型元素が含まれている。なお、第２の半導体膜は、第１の絶縁体２０６、第２の絶縁体２１０、および第３の絶縁体２１１上に形成された部分と、第１の半導体膜２０９上に形成された部分とでそれぞれ分離されている。なお、第１の半導体膜２０９上に形成された第２の半導体膜の一部がＴＦＴ２２５のソース領域２１２およびドレイン領域２１３である（図３（Ｂ）参照）。
さらに、第２の半導体膜上に第２の導電膜が形成される。なお、第２の導電膜の膜厚は、２００ｎｍ以上とするのが好ましく、さらに３００〜７００ｎｍとするのが好ましい。また、第２の導電膜に用いる遮光性の導電性材料としては、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属元素からなる膜、または前記元素を主成分とする合金材料からなる膜、又は金属窒化物等の化合物材料からなる膜等が挙げられる。また、アクセプター型元素又はドナー型元素を含むＳｉ、Ｇｅからなる膜を用いることができる。なお、第２の導電膜は、第２の半導体膜と同様に第１の絶縁体２０６、第２の絶縁体２１０、および第３の絶縁体２１１により分離形成される。
さらに第２の導電膜を所望の形状に形成して、ソース電極２１４、ドレイン電極２１５、ソース線２１６、第１の遮光膜２１７、第２の遮光膜２１８、および第３の遮光膜２１９を形成する。また、これら（ソース電極２１４、ドレイン電極２１５、ソース線２１６、第１の遮光膜２１７、第２の遮光膜２１８、および第３の遮光膜２１９）をマスクとして、第１の半導体膜２０９および第２の半導体膜をエッチングし、所望の形状を得る。以上により、ソース領域２１２、ドレイン領域２１３、およびチャネル形成領域２２０がそれぞれ形成される（図３（Ｂ））。なお、第２の導電膜を所望の形状に形成するためには、液滴吐出法、フォトリソグラフィー工程、レーザビーム直接描画装置を用いて感光性材料を露光して現像する方法等によって、第２の導電膜上にマスクを形成し、マスクを用いて所望の形状にエッチングする方法を用いることができる。
また、上記のうち、第１の遮光膜２１７、第２の遮光膜２１８、および第３の遮光膜２１９は、アクティブマトリクス基板上の画素部の画素の周囲を覆って形成されるため、画像表示の際の光漏れを防ぐ遮光膜としての機能を有する。
また、ゲート電極２０７と第１の遮光膜２１７、ゲート線２０４とソース線２１６がそれぞれ重なる部分を有する構造となるが、本発明においては、ゲート電極２０７と第１の遮光膜２１７との間に第１の絶縁体２０６を挟み、ゲート線２０４とソース線２１６との間に第２の絶縁体２１０を挟む構造を有しているため、それぞれ重なる部分において形成される寄生容量を低減させることができる。
さらに、図３に示すように基板上に形成されるＴＦＴ２２５の構造がボトムゲート型の場合において、第１の半導体膜２０９の一部（ＴＦＴ２２５のチャネル形成領域）と重なる位置に第１の遮光膜２１７が設けられていることによって、ＴＦＴ２２５から見て基板２０１の反対側から光が照射される場合であってもＴＦＴ２２５の活性層（チャネル形成領域）に光が照射されるのを防ぐことができる。なお、ＴＦＴ２２５の活性層（チャネル形成領域）に光が照射されるのを防ぐことにより、ＴＦＴ２２５を駆動させた場合にソース領域・ドレイン領域間にリーク電流が生じてしまう等の電気的特性に対する影響を防ぐことができる。
次に、保護膜２２１を形成する。なお、保護膜２２１は、プラズマＣＶＤ法やスパッタリング法等の成膜方法により、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜、および酸化窒化珪素膜等の絶縁膜により単層又は積層構造で形成される。なお、保護膜２２１の膜厚は、１００〜５００ｎｍとし、さらに２００〜３００ｎｍとするのが好ましい。
次に、保護膜２２１の一部であって、ドレイン電極２１５と重なる位置に開口部を形成し、開口部においてドレイン電極２１５と電気的に接続された画素電極２２２（図３、図４）を形成する。また、この時、保護膜２２１の一部であって、ソース線２１６およびソース電極２１４と重なる位置にもそれぞれ開口部を形成し、開口部においてソース線２１６とソース電極２１４を電気的に接続する補助配線２２３を形成する。
なお、画素電極２２２および補助配線２２３は、スパッタリング法、蒸着法、ＣＶＤ法、塗布法等により形成されるインジウム錫酸化物（ＩＴＯ：ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、酸化インジウムに２〜２０［ｗｔ％］の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、酸化ケイ素を組成物として有するＩＴＯ等の透明導電膜をパターニングすることにより形成される。なお、画素電極２２２および補助配線２２３の膜厚は、１０〜１５０ｎｍとし、さらに４０〜１００ｎｍとするのが好ましい。
また、図４に示すように先に形成した保持容量線２０５と画素電極２２２の一部が重なるところで保持容量２２４が形成されている。
以上の工程により、図４に示すアクティブマトリクス基板を形成することができる。
なお、図４に示すアクティブマトリクス基板を得た後、アクティブマトリクス基板および対向基板の基板表面に配向膜を形成し、これらの基板を貼り合わせた後、両基板の間に液晶材料を注入し、封止材によって完全に封止することにより、液晶表示パネルを形成することができる。ここでは、シングルゲート構造のＴＦＴについて記載したが特にこれに限定されず、複数のチャネル形成領域を有するマルチゲート型ＴＦＴ、例えばゲート電極を平面上に２つ並列配置して２つのチャネル形成領域を有するダブルゲート型ＴＦＴとしてもよい。なお、液晶表示パネルの構成については、実施の形態３で詳細に説明することとする。
（実施の形態３）
本実施の形態では、本発明の液晶表示パネルの構成について、図５を用いて説明する。図５（Ａ）は、アクティブマトリクス基板となる第１の基板５０１と、対向基板となる第２の基板５０２との間を第１のシール材５０３及び第２のシール材５０４によって封止されたパネルの上面図であり、図５（Ｂ）は、図５（Ａ）のＡ−Ａ’における断面図に相当する。また、第１の基板５０１には、実施の形態１または実施の形態２で説明したアクティブマトリクス基板を用いることとする。
図５（Ａ）において、点線で示された５０５は画素部、５０６は駆動回路部である。本実施の形態において、画素部５０５は、第１のシール材５０３及び第２のシール材５０４で封止されている領域内に形成され、駆動回路部５０６は、その領域外に実装されている。
また、第１の基板５０１と第２の基板５０２とを封止する第１のシール材５０３及び第２のシール材５０４には、密閉空間の間隔を保持するためのギャップ材が含有されており、これらにより形成される空間には、液晶材料が充填されている。
次に、断面構造について図５（Ｂ）を用いて説明する。第１の基板５０１上には画素部５０５が形成されており、ＴＦＴを代表とする半導体素子を複数有している。また、本実施の形態では、基板上に実装された駆動回路部５０６には、ソース信号線駆動回路およびゲート信号線駆動回路が含まれている。
また、画素部５０５には、複数の画素が形成されており、画素電極である第１の電極５１１は、配線を介して駆動用ＴＦＴ５１３と電気的に接続されている。一方、第２の基板５０２上には、着色層（カラーフィルタ）５１４や対向電極である第２の電極５１５が形成されている。なお、第１の電極５１１および第２の電極５１５上には、それぞれ配向膜５１６、５１７が形成されており、これらの配向膜５１６、５１７の間に液晶層５１２が挟まれた構造を有する。第１の電極５１１と第２の電極５１５とで液晶層５１２を挟んでなる部分が液晶素子５１０である。
また、５１８は柱状のスペーサであり、第１の基板５０１と第２の基板５０２（との間の距離（セルギャップ）を制御するために設けられている。絶縁膜を所望の形状にエッチングして形成されている。なお、球状スペーサを用いていても良い。
画素部５０５、および駆動回路部５０６に与えられる各種信号及び電位は、接続配線５１９を介して、ＦＰＣ５２０から供給されている。なお、接続配線５１９とＦＰＣ５２０とは、異方性導電膜又は異方性導電樹脂５２１で電気的に接続されている。なお、異方性導電膜又は異方性導電樹脂の代わりに半田等の導電性ペーストを用いてもよい。
また、図示しないが、第１の基板５０１及び第２の基板５０２の一方又は両方の表面には、接着剤によって偏光板が固定されている。なお、偏光板の他に位相差板を設けてもよい。
（実施の形態４）
本実施の形態では、本発明の液晶表示パネルにおける駆動回路の実装方法について、図６を用いて説明する。
図６（Ａ）の場合には、画素部６０１の周辺にソース信号線駆動回路６０２、及びゲート信号線駆動回路６０３ａ、６０３ｂを実装される。すなわち、公知の異方性導電接着剤、及び異方性導電フィルムを用いた実装方法、ＣＯＧ方式、ワイヤボンディング方法、並びに半田バンプを用いたリフロー処理等により基板６００上にＩＣチップ６０５を実装することで、ソース信号線駆動回路６０２、及びゲート信号線駆動回路６０３ａ、６０３ｂ等が実装される。なお、ＩＣチップ６０５は、ＦＰＣ（フレキシブルプリントサーキット）６０６を介して、外部回路と接続される。
なお、ソース信号線駆動回路６０２の一部、例えばアナログスイッチを基板上に一体形成し、かつその他の部分を別途ＩＣチップで実装してもよい。
また、図６（Ｂ）の場合には、画素部６０１とゲート信号線駆動回路６０３ａ、６０３ｂ等が基板上に一体形成され、ソース信号線駆動回路６０２等が別途ＩＣチップで実装される。すなわち、ＣＯＧ方式などの実装方法により、画素部６０１とゲート信号線駆動回路６０３ａ、６０３ｂ等が一体形成された基板６００上にＩＣチップ６０５を実装することで、ソース信号線駆動回路６０２等が実装される。なお、ＩＣチップ６０５は、ＦＰＣ６０６を介して、外部回路と接続される。
なお、ソース信号線駆動回路６０２の一部、例えばアナログスイッチを基板上に一体形成し、かつその他の部分を別途ＩＣチップで実装してもよい。
さらに、図６（Ｃ）の場合には、ＴＡＢ方式によりソース信号線駆動回路６０２等が実装される。なお、ＩＣチップ６０５は、ＦＰＣ６０６を介して、外部回路と接続される。図６（Ｃ）の場合には、ソース信号線駆動回路６０２等をＴＡＢ方式により実装しているが、ゲート信号線駆動回路等をＴＡＢ方式により実装してもよい。
ＩＣチップ６０５をＴＡＢ方式により実装すると、基板に対して画素部を大きく設けることができ、狭額縁化を達成することができる。
また、ＩＣチップ６０５の代わりにガラス基板上にＩＣを形成したＩＣ（以下、ドライバＩＣと表記する）を設けてもよい。ＩＣチップ６０５は、円形のシリコンウェハからＩＣチップを取り出すため、母体基板形状に制約がある。一方、ドライバＩＣは、母体基板がガラスであり、形状に制約がないため、生産性を高めることができる。そのため、ドライバＩＣの形状寸法は自由に設定することができる。例えば、ドライバＩＣの長辺の長さを１５〜８０ｍｍとして形成すると、ＩＣチップを実装する場合と比較し、必要な数を減らすことができる。その結果、接続端子数を低減することができ、製造上の歩留まりを向上させることができる。
ドライバＩＣは、基板上に形成された結晶質半導体を用いて形成することができ、結晶質半導体は連続発振型のレーザ光を照射することで形成するとよい。連続発振型のレーザ光を照射して得られる半導体膜は、結晶欠陥が少なく、大粒径の結晶粒を有する。その結果、このような半導体膜を有するトランジスタは、移動度や応答速度が良好となり、高速駆動が可能となり、ドライバＩＣに好適である。
（実施の形態５）
本実施の形態では、本発明の液晶表示装置に組み込まれる液晶モジュールであって、白色ライトを用いてカラー表示をする液晶モジュールについて、図７の断面図を用いて説明する。なお、本実施の形態５で説明する液晶モジュールには、実施の形態１〜４を実施することにより形成される液晶表示パネルを用いることができるものとする。
図７に示すように、アクティブマトリクス基板７０１と対向基板７０２は、シール材７０３により固着され、それらの間には液晶層７０５が設けられ、液晶表示パネルが形成されている。
また、アクティブマトリクス基板７０１上に形成された着色膜７０６は、カラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色膜が各画素に対応して設けられている。アクティブマトリクス基板７０１と対向基板７０２との内側には、配向膜７１８、７１９が形成されている。また、アクティブマトリクス基板７０１と対向基板７０２との外側には、偏光板７０７、７０８が配設されている。また、偏光板７０７の表面には、保護膜７０９が形成されており、外部からの衝撃を緩和している。
アクティブマトリクス基板７０１に設けられた接続端子７１０には、ＦＰＣ７１１を介して配線基板７１２が接続されている。配線基板７１２には、画素駆動回路（ＩＣチップ、ドライバＩＣ等）、コントロール回路や電源回路などの外部回路７１３が組み込まれている。
冷陰極管７１４、反射板７１５、及び光学フィルム７１６、インバータ（図示しない。）は、バックライトユニットであり、これらが光源となって液晶表示パネルへ光を投射する。液晶表示パネル、光源、配線基板７１２、ＦＰＣ７１１等は、ベゼル７１７で保持及び保護されている。
（実施の形態６）
本発明の液晶表示装置を備えた電子機器として、テレビジョン装置（単にテレビ、又はテレビジョン受信機ともよぶ）、デジタルカメラ、デジタルビデオカメラ、携帯電話装置（単に携帯電話機、携帯電話ともよぶ）、ＰＤＡ等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。その好ましい形態について、図８を参照して説明する。
図８（Ａ）に示すテレビジョン装置は、本体８００１、表示部８００２等を含んでいる。表示部８００２は、本発明の液晶表示装置を適用することができる。なお、本発明の液晶表示装置では、アクティブマトリクス基板上に遮光膜が形成されているため、画素電極間等の部分からの光漏れを防ぐことができる。これにより、視認性の高い画像表示が実現可能なテレビジョン装置を提供することができる。
図８（Ｂ）に示す携帯情報端末機器は、本体８１０１、表示部８１０２等を含んでいる。表示部８１０２は、本発明の液晶表示装置を適用することができる。なお、本発明の液晶表示装置では、アクティブマトリクス基板上に遮光膜が形成されているため、画素電極間等の部分からの光漏れを防ぐことができる。これにより、視認性の高い画像表示が実現可能な携帯情報端末機器を提供することができる。
図８（Ｃ）に示すデジタルビデオカメラは、本体８２０１、表示部８２０２等を含んでいる。表示部８２０２は本発明の液晶表示装置を適用することができる。なお、本発明の液晶表示装置では、アクティブマトリクス基板上に遮光膜が形成されているため、画素電極間等の部分からの光漏れを防ぐことができる。これにより、視認性の高い画像表示が実現可能なデジタルビデオカメラを提供することができる。
図８（Ｄ）に示す携帯電話機は、本体８３０１、表示部８３０２等を含んでいる。表示部８３０２は、本発明の液晶表示装置を適用することができる。なお、本発明の液晶表示装置では、アクティブマトリクス基板上に遮光膜が形成されているため、画素電極間等の部分からの光漏れを防ぐことができる。これにより、視認性の高い画像表示が実現可能な携帯電話機を提供することができる。
図８（Ｅ）に示す携帯型のテレビジョン装置は、本体８４０１、表示部８４０２等を含んでいる。表示部８４０２は、本発明の液晶表示装置を適用することができる。なお、本発明の液晶表示装置では、アクティブマトリクス基板上に遮光膜が形成されているため、画素電極間等の部分からの光漏れを防ぐことができる。これにより、視認性の高い画像表示が実現可能な携帯型のテレビジョン装置を提供することができる。また、テレビジョン装置としては、携帯電話機などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの（例えば４０インチ以上）まで、幅広いものに、本発明の液晶表示装置を適用することができる。
図８（Ｆ）に示す液晶モニタは、本体８５０１、表示部８５０２等を含んでいる。表示部８５０２は、本発明の液晶表示装置を適用することができる。なお、本発明の液晶表示装置では、アクティブマトリクス基板上に遮光膜が形成されているため、画素電極間等の部分からの光漏れを防ぐことができる。これにより、視認性の高い画像表示が実現可能な液晶モニタを提供することができる。
このように、画素電極間等の部分からの光漏れを防ぐことができる本発明の液晶表示装置をその表示部に用いることにより、視認性の高い画像表示が実現可能な電子機器を提供することができる。
アクティブマトリクス基板の構造を説明する図。 アクティブマトリクス基板の平面図および断面図。 アクティブマトリクス基板の平面図および断面図。 アクティブマトリクス基板の平面図および断面図。 本発明の液晶表示パネルを説明する図。 本発明の液晶表示パネルの駆動回路について説明する図。 液晶表示装置について説明する図。 電子機器について説明する図。
符号の説明
１０１ 基板
１０２ ゲート線
１０３ ゲート電極
１０４ 絶縁膜
１０５ 第１の半導体膜
１０６ 第１の絶縁体
１０７ 第２の絶縁体
１０８ ソース領域
１０９ ドレイン領域
１１０ ソース電極
１１１ ドレイン電極
１１２ 第１の遮光膜
１１３ ソース線
１１４ 第２の遮光膜
１１５ 保護膜
１１６ 画素電極
１１７ 補助配線
１２０ ＴＦＴ
２０１ 基板
２０３ 第１の導電膜
２０４ ゲート線
２０５ 保持容量線
２０６ 第１の絶縁体
２０７ ゲート電極
２０８ 絶縁膜
２０９ 第１の半導体膜
２１０ 第２の絶縁体
２１１ 第３の絶縁体
２１２ ソース領域
２１３ ドレイン領域
２１４ ソース電極
２１５ ドレイン電極
２１６ ソース線
２１７ 第１の遮光膜
２１８ 第２の遮光膜
２１９ 第３の遮光膜
２２０ チャネル形成領域
２２１ 保護膜
２２２ 画素電極
２２３ 補助配線
２２４ 保持容量
２２５ ＴＦＴ
５０１ 第１の基板
５０２ 第２の基板
５０３ 第１のシール材
５０４ 第２のシール材
５０５ 画素部
５０６ 駆動回路部
５１０ 液晶素子
５１１ 第１の電極
５１２ 液晶層
５１３ 駆動用ＴＦＴ
５１４ 着色層（カラーフィルタ）
５１５ 第２の電極
５１６ 配向膜
５１７ 配向膜
５１８ スペーサ
５１９ 接続配線
５２０ ＦＰＣ
５２１ 異方性導電樹脂
６００ 基板
６０１ 画素部
６０２ ソース信号線駆動回路
６０３ａ、６０３ｂ ゲート信号線駆動回路
６０５ ＩＣチップ
６０６ ＦＰＣ（フレキシブルプリントサーキット）
７０１ アクティブマトリクス基板
７０２ 対向基板
７０３ シール材
７０４ 対向電極
７０５ 液晶層
７０６ 着色膜
７０７ 偏光板
７０８ 偏光板
７０９ 保護膜
７１０ 接続端子
７１１ ＦＰＣ
７１２ 配線基板
７１３ 外部回路
７１４ 冷陰極管
７１５ 反射板
７１６ 光学フィルム
７１７ ベゼル
７１８ 配向膜
８００１ 本体
８００２ 表示部
８１０１ 本体
８１０２ 表示部
８２０１ 本体
８２０２ 表示部
８３０１ 本体
８３０２ 表示部
８４０１ 本体
８４０２ 表示部
８５０１ 本体
８５０２ 表示部

Claims (3)

  1. ゲート線及びゲート電極として機能する第１の導電膜と、
    前記第１の導電膜上に形成された第１の絶縁膜と、
    前記第１の絶縁膜上に形成された第１の半導体膜と、
    前記第１の半導体膜上に形成された第１の絶縁体及び第２の絶縁体と、
    前記第１の半導体膜、前記第１の絶縁体、及び前記第２の絶縁体上に形成された第２の半導体膜と、
    前記第２の半導体膜上に形成された第２の導電膜と、を有し、
    前記第１の半導体膜上に形成された前記第２の半導体膜は、ソース領域又はドレイン領域を有し、
    前記第１の半導体膜上に前記第２の半導体膜を介して設けられた第２の導電膜は、遮光膜の機能を有し、
    前記第１の半導体膜上に前記第２の半導体膜の前記ソース領域又は前記ドレイン領域を介して設けられた第２の導電膜は、ソース電極又はドレイン電極の機能を有し、
    前記第１の絶縁体上に前記第２の半導体膜を介して設けられた第２の導電膜は、遮光膜の機能を有し、
    前記第２の絶縁体上に前記第２の半導体膜を介して設けられた第２の導電膜は、ソース線の機能を有することを特徴とする液晶表示装置。
  2. ゲート線及びゲート電極として機能する第１の導電膜と、
    前記第１の導電膜と同一の膜から形成された保持容量線と、
    前記第１の導電膜上に形成された第１の絶縁膜と、
    前記第１の絶縁膜上に形成された第１の半導体膜と、
    前記第１の半導体膜上に形成された第１の絶縁体と、
    前記第１の導電膜と前記保持容量線上に前記第１の半導体膜を介して設けられた第２の絶縁体と、
    前記第１の半導体膜、前記第１の絶縁体、及び前記第２の絶縁体上に形成された第２の半導体膜と、
    前記第２の半導体膜上に形成された第２の導電膜と、
    前記第２の導電膜上に形成された第２の絶縁膜と、
    前記第２の絶縁膜上に形成された画素電極と、を有し、
    前記第１の半導体膜上に形成された前記第２の半導体膜は、ソース領域又はドレイン領域を有し、
    前記第１の半導体膜上に前記第２の半導体膜を介して設けられた第２の導電膜は、遮光膜の機能を有し、
    前記第１の半導体膜上に前記第２の半導体膜の前記ソース領域又は前記ドレイン領域を介して設けられた第２の導電膜は、ソース電極又はドレイン電極の機能を有し、
    前記第１の絶縁体上に前記第２の半導体膜を介して設けられた第２の導電膜は、遮光膜の機能を有し、
    前記第２の絶縁体上に前記第２の半導体膜を介して設けられた第２の導電膜は、ソース線の機能を有し、
    前記保持容量線と前記画素電極とが重なる部分でなる保持容量を有することを特徴とする液晶表示装置。
  3. ゲート線及びゲート電極として機能する第１の導電膜と、保持容量線を形成し、
    前記第１の導電膜上に第１の絶縁膜を形成し、
    前記第１の絶縁膜上に第１の半導体膜を形成し、
    前記第１の半導体膜上に第１の絶縁体を形成し、
    前記第１の半導体膜と前記保持容量線上に前記第１の半導体膜を介して設けられた第２の絶縁体を形成し、
    前記第１の半導体膜、前記第１の絶縁体、及び前記第２の絶縁体上に第２の半導体膜を形成し、
    前記第１の半導体膜上に形成された前記第２の半導体膜は、ソース領域又はドレイン領域を有し、
    前記第２の半導体膜上に遮光性の第２の導電膜を形成し、
    前記第２の半導体膜上に前記第２の導電膜を形成することで前記ソース領域上にソース電極、前記ドレイン領域上にドレイン電極、前記第１の絶縁体上の前記第２の半導体膜上に遮光膜、前記第２の絶縁体上の前記第２の半導体膜上にソース線をそれぞれ同時に形成し、
    前記ソース電極、前記ドレイン電極、前記遮光膜、及び前記ソース線上に第２の絶縁膜を形成し、
    前記第２の絶縁膜上に、画素電極を形成し、
    前記保持容量線と前記画素電極とが重なる部分でなる保持容量を形成することを特徴とする液晶表示装置の作製方法。
JP2006214049A 2005-08-12 2006-08-07 液晶表示装置およびその作製方法 Active JP5392975B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006214049A JP5392975B2 (ja) 2005-08-12 2006-08-07 液晶表示装置およびその作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005234160 2005-08-12
JP2005234160 2005-08-12
JP2006214049A JP5392975B2 (ja) 2005-08-12 2006-08-07 液晶表示装置およびその作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013156831A Division JP5674875B2 (ja) 2005-08-12 2013-07-29 半導体装置

Publications (3)

Publication Number Publication Date
JP2007072447A JP2007072447A (ja) 2007-03-22
JP2007072447A5 JP2007072447A5 (ja) 2009-07-09
JP5392975B2 true JP5392975B2 (ja) 2014-01-22

Family

ID=37722020

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006214049A Active JP5392975B2 (ja) 2005-08-12 2006-08-07 液晶表示装置およびその作製方法
JP2013156831A Expired - Fee Related JP5674875B2 (ja) 2005-08-12 2013-07-29 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013156831A Expired - Fee Related JP5674875B2 (ja) 2005-08-12 2013-07-29 半導体装置

Country Status (5)

Country Link
US (1) US7576359B2 (ja)
JP (2) JP5392975B2 (ja)
KR (1) KR101258677B1 (ja)
CN (1) CN1913155B (ja)
TW (1) TWI435451B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
US20090090915A1 (en) * 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
JP5311955B2 (ja) * 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
US8047442B2 (en) * 2007-12-03 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101523353B1 (ko) * 2007-12-03 2015-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막트랜지스터 및 반도체 장치
JP5232498B2 (ja) 2008-02-25 2013-07-10 株式会社ジャパンディスプレイイースト 液晶表示装置及びその製造方法
JP5182993B2 (ja) * 2008-03-31 2013-04-17 株式会社半導体エネルギー研究所 表示装置及びその作製方法
KR101243822B1 (ko) * 2008-05-27 2013-03-18 엘지디스플레이 주식회사 액정 표시 장치
US8654537B2 (en) 2010-12-01 2014-02-18 Apple Inc. Printed circuit board with integral radio-frequency shields
DE112015005332T5 (de) * 2014-11-28 2017-08-17 Semiconductor Energy Laboratory Co., Ltd. Bildverarbeitungsvorrichtung, Anzeigesystem und elektronisches Gerät
CN106782377B (zh) * 2016-12-27 2018-01-23 惠科股份有限公司 液晶显示器件及其驱动方法
JP2020112603A (ja) * 2019-01-08 2020-07-27 信越化学工業株式会社 マイクロディスプレイ基板の製造方法
CN115206995A (zh) * 2021-04-09 2022-10-18 株式会社日本显示器 显示装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0691105B2 (ja) * 1985-02-15 1994-11-14 株式会社日立製作所 薄膜トランジスタの製造方法
JPH0630360B2 (ja) * 1986-02-26 1994-04-20 松下電器産業株式会社 薄膜トランジスタの製造方法
JP2552335B2 (ja) * 1988-06-14 1996-11-13 シャープ株式会社 アクティブマトリクス基板
JPH0323429A (ja) 1989-06-20 1991-01-31 Sanyo Electric Co Ltd 薄膜トランジスタ
JPH053318A (ja) * 1991-06-26 1993-01-08 Stanley Electric Co Ltd 薄膜トランジスタと薄膜トランジスタの製造方法
JPH05109769A (ja) * 1991-10-18 1993-04-30 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
US5701055A (en) 1994-03-13 1997-12-23 Pioneer Electronic Corporation Organic electoluminescent display panel and method for manufacturing the same
US5952037A (en) 1995-03-13 1999-09-14 Pioneer Electronic Corporation Organic electroluminescent display panel and method for manufacturing the same
KR100303134B1 (ko) * 1995-05-09 2002-11-23 엘지.필립스 엘시디 주식회사 액정표시소자및그제조방법.
KR0171102B1 (ko) * 1995-08-29 1999-03-20 구자홍 액정표시장치 구조 및 제조방법
JPH09101541A (ja) * 1995-10-05 1997-04-15 Toshiba Corp 表示装置用アレイ基板及びその製造方法
US5894136A (en) * 1996-01-15 1999-04-13 Lg Electronics Inc. Liquid crystal display having a bottom gate TFT switch having a wider active semiconductor layer than a conductive layer on same
JPH09307114A (ja) * 1996-05-17 1997-11-28 Fujitsu Ltd 薄膜トランジスタ及びその製造方法及び液晶表示装置
JP2776378B2 (ja) * 1996-06-27 1998-07-16 日本電気株式会社 薄膜トランジスタアレイ基板およびその製造方法
JPH10186402A (ja) * 1996-12-25 1998-07-14 Sharp Corp アクティブマトリクス基板
JP2967758B2 (ja) 1997-04-11 1999-10-25 日本電気株式会社 アクティブマトリクス型液晶表示装置及びその製造方法
KR100262954B1 (ko) * 1997-09-03 2000-08-01 구본준 액정 표시 장치 제조 방법 및 그 제조 방법에 의한 구조
JP2968252B2 (ja) * 1998-04-06 1999-10-25 株式会社日立製作所 液晶表示装置
JP3267271B2 (ja) * 1998-12-10 2002-03-18 日本電気株式会社 液晶表示装置およびその製造法
JP2001175198A (ja) 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100710282B1 (ko) * 2000-12-29 2007-04-23 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그 제조방법
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
JP2003021829A (ja) 2001-07-06 2003-01-24 Sharp Corp 液晶表示装置およびその製造方法
KR100883769B1 (ko) * 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR100544436B1 (ko) * 2002-11-26 2006-01-23 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
TWI272872B (en) * 2002-12-13 2007-02-01 Lg Philips Lcd Co Ltd Dual panel-type organic electroluminescent display device and method of fabricating the same
KR101198819B1 (ko) * 2003-06-25 2012-11-07 엘지디스플레이 주식회사 씨오티 구조 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
JP2007072447A (ja) 2007-03-22
US7576359B2 (en) 2009-08-18
US20070035676A1 (en) 2007-02-15
TWI435451B (zh) 2014-04-21
JP2013238882A (ja) 2013-11-28
CN1913155A (zh) 2007-02-14
KR101258677B1 (ko) 2013-04-26
KR20070019592A (ko) 2007-02-15
CN1913155B (zh) 2010-09-01
JP5674875B2 (ja) 2015-02-25
TW200711144A (en) 2007-03-16

Similar Documents

Publication Publication Date Title
JP5392975B2 (ja) 液晶表示装置およびその作製方法
US9235071B2 (en) Display device
US20070002199A1 (en) Liquid crystal display device and method for manufacturing the same
JP4700156B2 (ja) 半導体装置
US7714958B2 (en) Display device
US8400590B2 (en) Liquid crystal display device
JP4845749B2 (ja) 表示装置
JP4932337B2 (ja) 液晶表示装置および作製方法
JP5030544B2 (ja) 液晶表示装置
JP5298156B2 (ja) フロント型プロジェクタ、及び半導体装置
JP5685613B2 (ja) 表示装置
JP4994491B2 (ja) プロジェクタ
JP6488328B2 (ja) 表示装置
JP5593435B2 (ja) 液晶表示装置
JP5526187B2 (ja) 表示装置
JP2019168695A (ja) 表示装置
JP2016012152A (ja) 表示装置
JP2015007806A (ja) 液晶表示装置
JP2014078033A (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090526

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130729

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131015

R150 Certificate of patent or registration of utility model

Ref document number: 5392975

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250