KR101258677B1 - 액정 표시장치 및 그의 제조방법 - Google Patents

액정 표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR101258677B1
KR101258677B1 KR1020060075881A KR20060075881A KR101258677B1 KR 101258677 B1 KR101258677 B1 KR 101258677B1 KR 1020060075881 A KR1020060075881 A KR 1020060075881A KR 20060075881 A KR20060075881 A KR 20060075881A KR 101258677 B1 KR101258677 B1 KR 101258677B1
Authority
KR
South Korea
Prior art keywords
film
insulator
electrode
source
semiconductor film
Prior art date
Application number
KR1020060075881A
Other languages
English (en)
Other versions
KR20070019592A (ko
Inventor
쿠니오 호소야
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20070019592A publication Critical patent/KR20070019592A/ko
Application granted granted Critical
Publication of KR101258677B1 publication Critical patent/KR101258677B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G02F1/133604—Direct backlight with lamps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G02F1/133605—Direct backlight including specially adapted reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 새로운 공정을 부가하지 않고 차광막을 형성함으로써 시인성이 높은 액정 표시장치를 제공하는 것을 목적으로 한다. 본 발명의 액정 표시장치는, 복수의 TFT, 배선, 및 제1 전극(화소 전극) 등을 포함하는 화소부가 형성된 액티브 매트릭스 기판과, 제2 전극(대향 전극), 착색막 등이 형성된 대향 기판과의 사이에 액정이 주입되어 봉입된 구성을 가지고 있다. 액티브 매트릭스 기판 위에 형성된 TFT의 전극이나 배선 등을 형성하는 도전막의 일부가 화소부에서의 차광막으로서 기능하는 것을 특징으로 한다.
액정 표시장치, 액티브 매트릭스 기판, 도전막, 차광막

Description

액정 표시장치 및 그의 제조방법{Liquid crystal display device and method for manufacturing the same}
도 1은 액티브 매트릭스 기판의 구조를 설명하는 도면.
도 2(A) 및 도 2(B)는 액티브 매트릭스 기판의 평면도 및 단면도.
도 3(A) 및 도 3(B)는 액티브 매트릭스 기판의 평면도 및 단면도.
도 4(A) 및 도 4(B)는 액티브 매트릭스 기판의 평면도 및 단면도.
도 5(A) 및 도 5(B)는 본 발명의 액정 표시 패널의 상면도 및 단면도.
도 6(A)∼도 6(C)는 본 발명의 액정 표시 패널의 구동회로를 설명하는 도면.
도 7은 액정 표시장치를 나타내는 단면도.
도 8(A)∼도 8(F)는 전자장치를 나타내는 도면.
본 발명은 액티브 매트릭스형 액정 표시장치 및 그의 제조방법에 관한 것이다.
종래, 박막트랜지스터(TFT) 등의 능동 소자를 사용한 액티브 매트릭스형 액정 표시장치가 알려져 있다. 액티브 매트릭스형 액정 표시장치는 화소 밀도를 높 게 하는 것이 가능하고, 소형 경량이고 저소비전력이기 때문에, CRT를 대신하는 플랫 패널 디스플레이의 하나로서 액티브 매트릭스형 액정 표시장치를 사용한 퍼스널 컴퓨터의 모니터, 액정 텔레비젼, 자동차 내비게이션 시스템의 모니터 등의 제품이 개발되고 있다.
액정 표시장치는, 복수의 TFT, 배선, 제1 전극(화소 전극) 등을 포함하는 화소부 등이 형성된 기판(액티브 매트릭스 기판)과, 제2 전극(대향 전극), 차광막(블랙 매트릭스), 착색막(컬러 필터) 등이 형성된 기판(대향 기판)을 부착하고, 이들 기판 사이에 액정을 주입하여 봉입한 구조를 가지며, 화소 전극과 대향 전극 사이에 인가되는 전계에 의해 액정 분자를 배향시키고, 광원으로부터의 광량을 제어함으로써 화상을 표시한다.
또한, 액티브 매트릭스 기판 위에는 복수의 화소가 매트릭스 형상으로 배치되고, 화소를 구성하는 제1 전극(화소 전극)이 화소마다 독립하여 형성되어 있다. 따라서, 제1 전극(화소 전극)들 사이와 같은, 표시에 사용되지 않는 부분에서 광 누출이 일어나, 콘트라스트를 저하시키고 시인성(視認性)이 나쁘게 된다는 문제가 있다. 이와 같은 광 누출을 방지하기 위해, 차광막(블랙 매트릭스)이 대향 기판 측 또는 액티브 매트릭스 기판 측에 제공되어 있다(예를 들어, 일본국 공개특허공고 2003-21829호 공보 참조).
그러나, 차광막(블랙 매트릭스)은 성막, 레지스트 도포, 소성, 노광, 에칭 등의 공정을 거쳐 형성되므로, 복잡한 공정을 가지는 액정 표시장치의 제조에 있어 서 한층 더 수율 저하를 초래하는 요인의 하나가 되고 있다.
따라서, 본 발명은 새로운 공정을 추가하지 않고 차광막을 형성함으로써 시인성이 높은 액정 표시장치를 제공하는 것을 목적으로 한다.
본 발명의 액정 표시장치는, 복수의 TFT, 배선, 제1 전극(화소 전극) 등을 포함하는 화소부 등이 형성된 액티브 매트릭스 기판과, 제2 전극(대향 전극), 착색막 등이 형성된 대향 기판과의 사이에 액정이 주입되어 봉입된 구성을 가지고, 액티브 매트릭스 기판 위에 형성된 TFT의 전극, 배선 등을 형성하는 도전막의 일부가 화소부에서의 차광막으로서 기능하는 것을 특징으로 한다.
본 발명의 구체적인 구성은, 게이트 절연막을 사이에 두고 게이트 전극 및 게이트선 위에 형성된 반도체막; 이 반도체막 위에 형성된 절연체; 이 절연체와 겹치지 않도록 반도체막 위에 분리하여 형성된 소스 영역 및 드레인 영역; 이 소스 영역 및 드레인 영역 위에 형성된 소스 전극 및 드레인 전극; 상기 절연체 위에 형성된 차광막; 및 이 차광막, 소스 전극 및 드레인 전극 위에 형성된 보호막을 포함하고; 상기 절연체가 소스 영역과 드레인 영역 사이에 형성되고, 상기 보호막이 상기 절연체의 양 측면에 접하여 형성되는 것을 특징으로 하는 액정 표시장치이다.
본 발명의 다른 구성은, 게이트 절연막을 사이에 두고, 제1 도전막으로부터 얻어진 게이트 전극 및 게이트선 위에 형성된 제1 반도체막; 이 제1 반도체막 위에 형성된 제1 절연체 및 제2 절연체; 상기 제1 반도체막, 제1 절연체 및 제2 절연체 위에 형성된 제2 반도체막으로부터 분리하여 얻어지는 소스 영역 및 드레인 영역; 및 상기 제2 반도체막 위에 형성된 차광성의 제2 도전막으로부터 분리하여 얻어지는 소스 전극, 드레인 전극, 소스선, 제1 차광막, 및 제2 차광막을 포함하고; 상기 제1 차광막이 상기 제1 절연체 위에 형성되고, 상기 소스선이 상기 제2 절연체 위에 형성되고, 상기 제1 차광막이 게이트 전극과 겹치도록 형성되고, 상기 소스선이 소스 전극에 전기적으로 접속되어 있는 것을 특징으로 하는 액정 표시장치이다.
또한, 본 발명의 다른 구성은, 게이트 절연막을 사이에 두고, 제1 도전막으로부터 얻어진 게이트 전극 및 게이트선 위에 형성된 제1 반도체막; 이 제1 반도체막 위에 형성된 제1 절연체 및 제2 절연체; 상기 제1 반도체막, 제1 절연체 및 제2 절연체 위에 형성된 제2 반도체막으로부터 분리하여 얻어지는 소스 영역 및 드레인 영역; 및 상기 제2 반도체막 위에 형성된 차광성의 제2 도전막으로부터 분리하여 얻어지는 소스 전극, 드레인 전극, 소스선, 제1 차광막, 및 제2 차광막을 포함하고; 상기 소스선이 상기 제2 절연체 위에 형성되고, 상기 게이트선과 부분적으로 겹치는 것을 특징으로 하는 액정 표시장치이다.
또한, 본 발명의 다른 구성은, 게이트 절연막을 사이에 두고, 제1 도전막으로부터 얻어진 게이트 전극 및 게이트선 위에 형성된 제1 반도체막; 이 제1 반도체막 위에 형성된 제1 절연체 및 제2 절연체; 상기 제1 반도체막, 제1 절연체 및 제2 절연체 위에 형성된 제2 반도체막으로부터 분리하여 얻어지는 소스 영역 및 드레인 영역; 및 상기 제2 반도체막 위에 형성된 차광성의 제2 도전막으로부터 분리하여 얻어지는 소스 전극, 드레인 전극, 소스선, 제1 차광막, 및 제2 차광막을 포함하고; 상기 드레인 전극에 전기적으로 접속된 제1 전극(화소 전극), 및 상기 소스선 을 상기 소스 전극에 전기적으로 접속하는 보조 배선이 동일 도전막으로 형성되는 것을 특징으로 하는 액정 표시장치이다.
또한, 본 발명의 다른 구성은, 게이트 절연막을 사이에 두고, 제1 도전막으로부터 얻어진 게이트 전극 및 게이트선 위에 형성된 제1 반도체막; 이 제1 반도체막 위에 형성된 제1 절연체 및 제2 절연체; 상기 제1 반도체막, 제1 절연체 및 제2 절연체 위에 형성된 제2 반도체막으로부터 분리하여 얻어지는 소스 영역 및 드레인 영역; 및 상기 제2 반도체막 위에 형성된 차광성의 제2 도전막으로부터 분리하여 얻어지는 소스 전극, 드레인 전극, 소스선, 제1 차광막, 및 제2 차광막을 포함하고; 상기 제2 차광막이 상기 제1 절연체 및 제2 절연체와 겹치지 않도록 형성되고, 상기 드레인 전극에 전기적으로 접속된 제1 전극이 상기 제2 차광막의 일부와 겹치는 것을 특징으로 하는 액정 표시장치이다.
또한, 본 발명은, 구체적으로는, 제1 도전막으로부터 얻어지는 게이트 전극 및 게이트선 위에 게이트 절연막을 형성하는 공정; 상기 게이트 절연막 위에 제1 반도체막을 형성하는 공정; 상기 제1 반도체막의 일부 위에 제1 절연체 및 제2 절연체를 형성하는 공정; 상기 제1 반도체막, 제1 절연체 및 제2 절연체 위에 제2 반도체막을 형성하여, 상기 제1 절연체 및 제2 절연체와 겹치지 않도록 소스 영역 및 드레인 영역을 분리하여 형성하는 공정; 및 상기 제2 반도체막 위에 차광성의 제2 도전막을 형성하여, 상기 소스 영역 위에 소스 전극, 상기 드레인 영역 위에 드레인 전극, 상기 제1 절연체 위에 제1 차광막, 상기 제2 절연체 위에 소스선, 상기 제1 절연체 및 제2 절연체와 겹치지 않는 위치에 제2 차광막을 분리하여 형성하는 공정을 포함하는 것을 특징으로 하는 액정 표시장치 제조방법을 제공한다.
본 발명의 다른 구성은, 제1 도전막으로부터 얻어지는 게이트 전극 및 게이트선 위에 게이트 절연막을 형성하는 공정; 상기 게이트 절연막 위에 제1 반도체막을 형성하는 공정; 상기 제1 반도체막의 일부 위에 제1 절연체 및 제2 절연체를 형성하는 공정; 상기 제1 반도체막, 제1 절연체 및 제2 절연체 위에 제2 반도체막을 형성하여, 상기 제1 절연체 및 제2 절연체와 겹치지 않도록 소스 영역 및 드레인 영역을 분리하여 형성하는 공정; 상기 제2 반도체막 위에 차광성의 제2 도전막을 형성하여, 상기 소스 영역 위에 소스 전극, 상기 드레인 영역 위에 드레인 전극, 상기 제1 절연체 위에 제1 차광막, 상기 제2 절연체 위에 소스선, 상기 제1 절연체 및 제2 절연체와 겹치지 않는 위치에 제2 차광막을 분리하여 형성하는 공정; 및 상기 드레인 전극에 전기적으로 접속된 제1 전극과, 상기 소스선을 상기 소스 전극에 전기적으로 접속하는 접속 배선을 동일 도전막으로 동시에 형성하는 공정을 포함하는 것을 특징으로 하는 액정 표시장치 제조방법이다.
또한, 본 발명의 다른 구성은, 제1 도전막으로부터 얻어지는 게이트 전극 및 게이트선 위에 게이트 절연막을 형성하는 공정; 상기 게이트 절연막 위에 제1 반도체막을 형성하는 공정; 상기 제1 반도체막의 일부 위에 제1 절연체 및 제2 절연체를 형성하는 공정; 상기 제1 반도체막, 제1 절연체 및 제2 절연체 위에 제2 반도체막을 형성하여, 상기 제1 절연체 및 제2 절연체와 겹치지 않도록 소스 영역 및 드레인 영역을 분리하여 형성하는 공정; 상기 제2 반도체막 위에 차광성의 제2 도전막을 형성하여, 상기 소스 영역 위에 소스 전극, 상기 드레인 영역 위에 드레인 전 극, 상기 제1 절연체 위에 제1 차광막, 상기 제2 절연체 위에 소스선, 상기 제1 절연체 및 제2 절연체와 겹치지 않는 위치에 제2 차광막을 분리하여 형성하는 공정; 및 상기 드레인 전극에 전기적으로 접속되고 상기 제2 차광막의 일부와 겹치는 제1 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 액정 표시장치 제조방법이다.
또한, 상기 구성들 각각에서, 제2 반도체막은, 규소 또는 규소-게르마늄을 주성분으로 하는 비정질 반도체와 세미아모르퍼스 반도체 중 어느 하나로 된 것을 특징으로 한다.
또한, 상기 구성들 각각에서, 제1 절연체 및 제2 절연체의 막 두께는 제2 반도체막과 제2 도전막과의 적층막의 막 두께보다 두꺼운 것을 특징으로 한다.
본 발명의 액정 표시장치에서는, 액정이 주입되어 봉입되는 한 쌍의 기판 중 한쪽인 액티브 매트릭스 기판 위에는, 복수의 TFT, 배선 등으로 구성되는 구동회로, 및 복수의 TFT, 배선, 화소 전극 등에 더하여, 차광막이 새로운 공정을 부가하지 않고 형성된다. 또한, 본 발명에 의하면, 종래와 같이 차광막을 형성하기 위해 별도의 공정을 제공할 필요가 없으므로, 시인성이 높은 액정 표시장치를 높은 수율로 제조할 수 있다.
또한, 본 발명의 액정 표시장치에서는, 액티브 매트릭스 기판 위에 형성되는 TFT가 비정질 반도체 또는 세미아모르퍼스 반도체로 된 활성층을 가지는 보텀 게이트형 TFT이고, 또한, 대향 기판 측에 광원이 제공된 경우에는, 차광막이 TFT의 활성층과 겹치도록 제공된다. 따라서, 상기 효과에 더하여, TFT가 구동될 때 소스 영역과 드레인 영역 사이에서 누설 전류가 발생하는 것을 방지할 수 있다. 또한, 이 경우에, 보텀 게이트형 TFT를 채널 스톱(보호)형으로 하면, 제조공정의 수를 증가시키지 않고 차광막을 제공할 수 있다.
이하, 본 발명의 실시형태에 대하여 도면을 참조하여 상세히 설명하지만, 본 발명은 많은 다른 양태로 실시될 수 있고, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 상세한 사항을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있을 것이다. 따라서, 본 발명이 본 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
[실시형태 1]
본 실시형태에서는, 본 발명의 액정 표시장치에 적용될 수 있는 액티브 매트릭스 기판의 구조에 대하여 도 1을 참조하여 설명한다.
도 1에서, 기판(101) 위에 보텀 게이트형의 박막트랜지스터(TFT)(120)가 형성되어 있다. 또한, 기판(101)에는, 유리 기판, 석영 기판, 알루미나 등의 세라믹 등 절연 물질로 된 기판, 플라스틱 기판, 실리콘 웨이퍼, 금속판 등이 사용될 수 있다.
또한, 도 1에는 도시되지 않았지만, 기판(101)으로부터 반도체막 등으로의 불순물의 혼입을 방지하기 위해, 기판(101) 위에 질화규소막, 산화규소막, 질화산화규소막, 또는 이들의 적층막이 블로킹막으로서 형성되어 있어도 좋다.
기판(101) 위에는, 게이트선(102)과 그 게이트선(102)의 일부인 게이트 전극(103)이 형성되어 있다. 게이트선(102) 및 게이트 전극(103)은, Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cr, Cd, Zn, Fe, Ti, Zr, Ba, Nd 등의 금속원소를 함유하는 막, 또는 이들 원소를 주성분으로 하는 합금 재료를 함유하는 막, Mo/Al/Mo의 적층막, Ti/Al/Ti의 적층막, MoN/Al-Nd/MoN의 적층막, Mo/Al-Nd/Mo의 적층막, Cr/Al의 적층막, 금속 질화물 등의 화합물 재료를 함유하는 막, 억셉터(acceptor) 원소 또는 도너(donor) 원소를 포함하는 Si 또는 SiGe를 함유한 막, 투명 도전막으로서 사용되는 인듐 주석 산화물(ITO)막, 산화인듐에 2∼20%의 산화아연(ZnO)을 혼합한 IZO(Indium Zinc Oxide)막, 산화규소를 함유하는 ITO막으로 형성될 수 있다. 또한, 게이트선(102) 및 게이트 전극(103)의 막 두께는 200 nm 이상으로 하는 것이 바람직하고, 더 바람직하게는, 300∼500 nm로 한다.
게이트선(102) 및 게이트 전극(103) 위에는 절연막(104)이 형성되어 있고, 그 절연막(104)의 일부가 TFT(1200)의 게이트 절연막이다. 또한, 절연막(104)(게이트 절연막을 포함)은 산화규소막, 질화규소막, 산화질화규소막, 질화산화규소막, 그 외의 규소를 함유하는 절연막 등을 사용하여 단층 또는 적층 구조로 형성된다. 또한, 이 절연막(104)의 막 두께는 10∼150 nm로 하는 것이 바람직하고, 더 바람직하게는, 30∼70 nm로 한다.
게이트 절연막을 일부로서 포함하는 절연막(104) 위에는 제1 반도체막(105)이 형성되어 있다. 제1 반도체막(105)은, 규소, 규소-게르마늄(SiGe) 등을 주성분으로 하는 비정질 반도체과, 비정질 상태와 결정 상태와의 중간적인 구조를 가지는 세미아모르퍼스 반도체(이하, SAS라고 표기함) 중 어느 하나를 포함하는 막을 사용하여 형성될 수 있다. 또한, 세미아모르퍼스 반도체 중, 0.5 nm∼20 nm의 결정립 이 관찰될 수 있는 미(微)결정 상태가 마이크로크리스탈(이하, μc라고 표기함)이라고 불리고 있다. 또한, 상기 주성분 외에, 인, 비소, 붕소 등의 억셉터 원소 또는 도너 원소가 함유될 수도 있다. 제1 반도체막(105)의 막 두께는 10∼150 nm로 하는 것이 바람직하고, 더 바람직하게는, 30∼70 nm로 한다.
제1 반도체막(105) 위에 제1 절연체(106), 제2 절연체(107), 및 제3 절연체(도시되지 않음)가 형성되어 있다. 제3 절연체에 대해서는 실시형태 2에서 설명하기로 한다.
제1 절연체(106), 제2 절연체(107), 및제3 절연체는, 산화규소막, 질화규소막, 산화질화규소막, 질화산화규소막, 그 외의 규소를 함유하는 절연막을 사용하여 단층 또는 적층 구조로 형성된다. 제1 절연체(106), 제2 절연체(107), 및 제3 절연체의 막 두께는 후에 형성되는 소스 영역(108)과 소스 전극(110)과의 적층막의 두께, 및 후에 형성되는 드레인 영역(109)과 드레인 전극(111)과의 적층막의 두께보다 두껍게 되도록 설정된다. 구체적으로는, 500 nm 이상의 두께가 바람직하다. 또한, 제1 절연체(106), 제2 절연체(107), 및 제3 절연체를 그러한 막 두께로 형성함으로써, 후의 공정에서, 소스 전극(110), 드레인 전극(111), 제1 차광막(112), 소스선(113), 제2 차광막(114), 및 제3 차광막(도시되지 않음)을 동일 도전막으로 분리하여 형성할 수 있다. 또한, 이들 절연체는 실질적으로 직각 형상 또는 역테이퍼 형상으로 형서되는 것이 바람직하다. 여기서, 테이퍼각이란, 절연체의 바닥에 대한 그 절연체의 측면의 각도를 의미한다. 즉, 역테이퍼 형상은 90°보다 큰 각도를 가지고, 실질적으로 직각 형상은 90°(±1°)의 각도를 가진다.
제1 반도체막(105), 제1 절연체(106), 제2 절연체(107), 및 제3 절연체 위에는 소스 영역(108) 및 드레인 영역(109)을 포함하는 제2 반도체막이 형성되어 있다. 제2 반도체막은 규소, 규소-게르마늄(SiGe) 등을 주성분으로 하는 비정질 반도체막, SAS막, μc막 등의 반도체막으로 되어 있다. 또한, 여기서 사용되는 제2 반도체막은 상기 주성분 외에, 인, 비소, 붕소 등의 억셉터 원소 또는 도너 원소를 함유한다. 제2 반도체막의 막 두께는 10∼150 nm로 하는 것이 바람직하고, 더 바람직하게는, 30∼70 nm로 한다.
또한, 소스 영역(108) 위에 소스 전극(110)이 형성되고, 드레인 영역(109) 위에 드레인 전극(111)이 형성되고, 제1 절연체(106)와 겹치도록 제1 차광막(112)이 형성되고, 제2 절연체(107)와 겹치도록 소스선(113)이 형성되고, 제1 절연체(106) 및 제2 절연체(107)와 겹치지 않도록 제2 차광막(114)이 형성되고, 제3 절연체와 겹치도록 제3 차광막(도시되지 않음)이 형성된다.
또한, 소스 전극(110), 드레인 전극(111), 제1 차광막(112), 소스선(113), 및 제2 차광막(114))은 차광성의 도전성 재료로 되어 있고, 그의 막 두께는 200 nm 이상으로 하는 것이 바람직하고, 더 바람직하게는, 300∼500 nm로 한다. 또한, 여기서 사용되는 도전성 재료는, Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cr, Cd, Zn, Fe, Ti, Zr, Ba 등의 금속원소를 함유하는 막, 이들 원소를 주성분으로 하는 합금 재료를 함유하는 막, 금속 질화물 등의 화합물 재료를 함유하는 막 등이 일 수 있다. 또는, 억셉터 원소 또는 도너 원소를 포함하는 Si 또는 SiGe를 함유한 막이 사용될 수도 있다.
상기 막들 중, 제1 차광막(112), 제2 차광막(114), 및 제3 차광막(도시되지 않음)은 액티브 매트릭스 기판 위의 화소부의 화소의 주위를 덮도록 형성되기 때문에, 화상 표시 시의 광 누출을 방지하는 차광막으로서의 기능을 가진다.
또한, 게이트 전극(103)과 제1 차광막(112)은 서로 부분적으로 겹쳐 있고, 게이트선(102)과 소스선(113)이 서로 부분적으로 겹쳐 있는 구조이지만, 본 발명에서는, 게이트 전극(103)과 제1 차광막(112)과의 사이에 제1 절연체(106)가 끼어져 있고, 게이트선(102)과 소스선(113)과의 사이에 제2 절연체(107)가 끼어진 구조를 가지고 있기 때문에, 각각의 겹침 부분에서의 기생 용량이 저감될 수 있다.
또한, 도 1에 나타내는 바와 같이, 기판 위에 형성되는 TFT(120)가 보텀 게이트형 TFT인 경우, 제1 반도체막(105)의 일부(TFT(120)의 채널 형성 영역)와 겹치도록 제1 차광막(112)이 제공되어 있음으로써, TFT(120)가 형성된 기판(101)의 측부로부터 광이 방사되는 경우에도 TFT(120)의 활성층(채널 형성 영역)에 광이 조사되는 것이 방지될 수 있다. 또한, TFT(120)의 활성층(채널 형성영역)에 광이 조사되는 것이 방지됨으로써, TFT(120)를 구동하는데 있어서의 소스 영역과 드레인 영역 사이에서 누설 전류가 발생하는 등의 전기적 특성에 대한 영향이 방지될 수 있다.
소스 전극(110), 드레인 전극(111), 제1 차광막(112), 소스선(113), 제2 차광막(114), 및 절연막(104) 위에는 이들을 덮도록 보호막(115)이 형성되어 있다. 이 보호막(115)은 산화규소막, 질화규소막, 산화질화규소막, 질화산화규소막, 그 외의 규소를 함유하는 절연막 등을 사용하여 단층 또는 적층 구조로 형성된다. 또 한, 보호막(115)의 막 두께는 100∼500 nm로 하고, 더 바람직하게는, 200∼300 nm로 한다.
또한, 드레인 전극(111) 위의 보호막(115)의 일부에 형성된 개구부를 통하여 드레인 전극(111)에 전기적으로 접속되도록 화소 전극(116)이 형성되고, 소스선(113) 및 소스 전극(110) 위의 보호막(115)의 일부에 형성된 개구부를 통하여 소스선(113) 및 소스 전극(110)에 전기적으로 접속되도록 보조 배선(117)이 형성되어 있다. 또한, 화소 전극(116)과 보조 배선(117)은 동일한 도전성 재료를 사용하여 동시에 형성되고, 그의 막 두께는 10∼150 nm로 하는 것이 바람직하고, 더 바람직하게는, 40∼100 nm로 한다.
또한, 여기서 사용되는 도전성 재료는, 투명 도전막으로서 사용되는 인듐 주석 산화물(ITO), 산화인듐에 2∼20%의 산화아연(ZnO)을 혼합한 IZO(Indium Zinc Oxide), 산화규소를 함유하는 ITO 등 일 수 있다.
또한, 본 발명의 상기한 액티브 매트릭스 기판 위에 배향막이 형성되고, 대향 기판 위에는 대향 전극, 착색층(컬러 필터라고도 함), 배향막 등이 형성되며, 그 다음, 액티브 매트릭스 기판과 대향 기판을 그들 사이에 액정층을 끼운 채 접합하여, 액정 표시 패널을 완성한다.
본 발명에서는, 보텀 게이트형 TFT(120)의 소스 전극(110) 및 드레인 전극(111)을 형성하기 위해 액티브 매트릭스 기판 위에 형성되는 제1 절연체(106)와 동시에 제2 절연체 및 제3 절연체를 형성하고, 소스 전극(110) 및 드레인 전극(111)을 형성하는 동일 도전막으로부터, 제1 차광막(112), 제2 차광막(114), 제3 차광막(도시되지 않음), 및 소스선(113)을 동시에 분리하여 형성할 수 있다.
또한, 분리하여 형성된 소스선(113)과 소스 전극(110)은 TFT(120)에 전기적으로 접속된 화소 전극(116)과 동시에 형성되는 보조 배선(117)을 통해 서로 전기적으로 접속되어 있다.
따라서, 본 발명의 구조를 가지는 액티브 매트릭스 기판은, 화소부에서의 광 누출을 방지하는 차광막(제1 차광막(112), 제2 차광막(114), 제3 차광막)과, 보텀 게이트형 TFT의 활성층(채널 형성 영역)의 차광막(제1 차광막(112))을 새로운 제조 공정을 추가함이 없이 구비할 수 있다.
[실시형태 2]
본 실시형태에서는, 실시형태 1에서 설명한 액티브 매트릭스 기판을 제조하는 방법에 대하여 도 2∼도 4를 참조하여 설명한다. 도 2(A), 도 3(A), 도 4(A)는 액티브 매트릭스 기판의 화소부를 나타내는 평면도이고, 도 2(B), 도 3(B), 도 4(B)는 도 2(A), 도 3(A), 도 4(A) 중의 A-A'선에 따른 단면도이다. 또한, 도 2∼도 4에서는 공통의 부호를 사용하여 설명하기로 한다.
도 2(A) 및 도 2(B)에 나타내는 바와 같이, 기판(201) 위에 제1 도전막(203)을 형성한다. 제1 도전막(203)은 스퍼터링법, PVD법, CVD법, 액적 토출법, 인쇄법, 전해 도금법 등의 성막 방법에 의해, Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cd, Zn, Fe, Ti, Zr, Ba, Nd 등의 금속원소, 또는 이들 원소를 주성분으로 하는 합금 재료, 또는 금속 질화물 등의 화합물 재료, 억셉터 원소 또는 도너 원소를 포함하는 Si 또는 SiGe, 투명 도전막으로서 사용되는 인듐 주석 산화물(ITO), 산화인듐에 2∼20%의 산화아연(ZnO)을 혼합한 IZO(Indium Zinc Oxide), 산화규소를 함유하는 ITO 등을 사용하여 형성된다.
그리고, 제1 도전막(203)을 패터닝하여 게이트선(204) 및 보유 용량선(205)이 형성되고, 게이트선(204)의 일부로서, 후에 형성되는 제1 절연체(206)와 겹치도록 게이트 전극(207)이 형성된다. 스퍼터링법이나 CVD법 등의 성막 방법을 사용하여 제1 도전막(203)을 형성하는 경우에는, 액적 토출법, 포토리소그래피 공정, 또는 레이저 빔 직접 묘화 장치를 사용하여 감광성 재료를 노광하고 현상하는 방법 등에 의해 도전막 위에 마스크를 형성하고, 이 마스크를 사용하여 도전막을 소망의 형상으로 패터닝한다.
액적 토출법을 사용하는 경우에는 패턴이 직접 형성될 수 있기 때문에, 상기 금속의 입자가 유기 수지에 용해 또는 분산된 액상 물질을 토출하고 가열함으로써, 게이트선(204), 보유 용량선(205), 및 게이트 전극(207)이 형성된다. 유기 수지는 금속 입자의 결합제, 용매, 분산제, 및 피복제로서 기능하는 유기 수지로부터 선택된 1종 또는 복수 종의 유기 수지일 수 있다. 대표적으로는, 폴리이미드, 아크릴, 노볼락 수지, 멜라민 수지, 페놀 수지, 에폭시 수지, 실리콘 수지, 푸란 수지, 디아릴릴 프탈레이트 수지, 및 다른 공지의 유기 수지가 사용될 수 있다.
또한, 액상 물질의 점도는 5∼20 mPa·s가 바람직한데, 이것은 건조가 일어나는 것을 방지하고, 토출구로부터 금속 입자를 원활하게 토출할 수 있도록 하기 위한 것이다. 또한, 액상 물질의 표면 장력은 40 m/N 이하가 바람직하다. 또한, 사용되는 용매나 용도에 맞추어, 액상 물질의 점도 등을 적절히 조정하여도 좋다.
또한, 액상 물질에 함유되는 금속 입자의 직경은 수 nm∼10 ㎛의 것을 사용할 수 있지만, 노즐이 막히는 것을 방지하고 고정세한 패턴을 제조하기 위해 가능한 한 작은 것이 바람직하고, 더 바람직하게는, 각 금속 입자가 0.1 ㎛ 이하의 직경을 가지게 하는 것이 바람직하다.
다음에, 게이트 절연막을 이루로서 포함하는 절연막(208)을 형성한다. 이 절연막(208)은 CVD법이나 스퍼터링법 등의 성막 방법에 의해, 산화규소막, 질화규소막, 산화질화규소막, 질화산화규소막, 및 그 외의 규소를 함유하는 절연막 등의 단층 또는 적층 구조로 형성된다. 이 절연막(208)의 막 두께는 10∼150 nm로 하는 것이 바람직하고, 더 바람직하게는, 30∼70 nm로 한다.
다음에, 제1 반도체막(209)을 성막한다. 제1 반도체막(209)은 CVD법이나 스퍼터링법 등의 성막 방법에 의해, 규소, 규소-게르마늄(SiGe) 등을 주성분으로 하는 비정질 반도체막, SAS막, μc막 등의 막으로 형성된다. 또한, 제1 반도체막(209)은 상기 주성분 외에 인, 비소, 붕소 등의 억셉터 원소 또는 도너 원소를 함유할 수도 있다. 제1 반도체막(209)의 막 두께는 10∼150 nm로 하는 것이 바람직하고, 더 바람직하게는, 30∼70 nm로 한다.
다음에, 제1 반도체막(209) 위에 제1 절연체(206), 제2 절연체(210), 및 제3 절연체(211)가 형성된다. 제1 절연체(206), 제2 절연체(210), 및 제3 절연체(211)는 다음과 같이 형성된다. 즉, 산화규소막, 질화규소막, 산화질화규소막, 질화산화규소막, 그 외의 규소를 함유하는 절연막(단층 구조 또는 적층 구조의 어느 것도 좋음) 등의 절연막을 플라즈마 CVD법이나 스퍼터링법 등의 성막 방법에 의해 형성 하고, 이 절연막을, 액적 토출법, 포토리소그래피 공정, 레이저 빔 직접 묘화 장치를 사용하여 감광성 재료를 노광하고 현상하는 방법 등에 의해 그 절연막 위에 형성된 마스크를 형성하여 소망의 형상으로 패터닝함으로써 형성된다.
제1 절연체(206), 제2 절연체(210), 및 제3 절연체(211)의 막 두께는 후에 형성되는 소스 영역(212)과 소스 전극(214)과의 적층막의 막 두께, 및 후에 형성되는 드레인 영역(213)과 드레인 전극(215)과의 적층막의 막 두께보다 두껍게 되도록 설정된다. 구체적으로는, 제1 절연체(206), 제2 절연체(210), 및 제3 절연체(211)의 막 두께는 500 nm 이상으로 하는 것이 바람직하다.
또한, 제1 절연체(206), 제2 절연체(210), 및 제3 절연체(211)는 제1 반도체막(209)과 접하는 면에서 치밀한 막질이 요구하기 때문에 플라즈마 CVD법 등에 의해 형성되는 것이 바람직하지만, 이 성막에는 시간이 걸리는 등의 문제가 있기 때문에, 특히 막이 두꺼운 경우에는 성막 조건 등을 조정하여 제1 반도체막(209) 위에 치밀한 절연막을 200 nm 이하로 성막하고, 연속하여 그 위에 거친 막질의 절연막을 성막하여, 500 nm 이상의 두께의 막을 형성하여도 좋다.
다음에, 도 3(A) 및 도 3(B)에 나타내는 바와 같이, 일 도전형을 가지는 제2 반도체막을 형성한다. 제2 반도체막은 CVD법이나 스퍼터링법 등의 성막 방법에 의해 형성된다. 또한, 여기서 형성되는, 구소 또는 규소-게르마늄(SiGe) 등을 주성분으로 하는 비정질 반도체막, SAS막, μc막 등의 막에는, 상기 주성분 외에 인, 비소, 붕소 등의 억셉터 원소 또는 도너 원소가 포함되어 있다. 또한, 제2 반도체막은 제1 절연체(206), 제2 절연체(210), 및 제3 절연체(211) 위에 형성된 부분과, 제1 반도체막(209) 위에 형성된 부분으로 분리되어 있다. 또한, 제1 반도체막(209) 위에 형성된 제2 반도체막의 일부가 TFT(225)의 소스 영역(212) 및 드레인 영역(213)에 대응한다.(도 3(B) 참조)
그 다음, 제2 반도체막 위에 제2 도전막이 형성된다. 제2 도전막의 막 두께는 200 nm 이상으로 하는 것이 바람직하고, 더 바람직하게는, 300∼700 nm로 한다. 제2 도전막에 사용되는 차광성의 도전성 재료는, Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cd, Zn, Fe, Ti, Zr, Ba 등의 금속원소를 함유하는 막, 또는 이들 원소를 주성분으로 하는 합금 재료를 함유하는 막, 또는 금속 질화물 등의 화합물 재료를 함유하는 막 등일 수 있다. 또는, 억셉터 원소 또는 도너 원소를 포함하는 Si 또는 SiGe를 함유한 막이 사용될 수도 있다. 또한, 제2 도전막은 제2 반도체막과 마찬가지로, 제1 절연체(206), 제2 절연체(210), 및 제3 절연체(211) 위에 형성되는 부분과 다른 부분으로 분리된다.
그리고, 제2 도전막을 소망의 형상으로 패터닝하여, 소스 전극(214), 드레인 전극(215), 소스선(216), 제1 차광막(217), 제2 차광막(218), 및 제3 차광막(219)을 형성한다. 그 다음, 소스 전극(214), 드레인 전극(215), 소스선(216), 제1 차광막(217), 제2 차광막(218), 및 제3 차광막(219))을 마스크로 사용하여, 제1 반도체막(209) 및 제2 반도체막을 에칭하여, 소망의 형상을 얻는다. 이상에 의해, 소스 영역(212), 드레인 영역(213) 및 채널 형성 영역(220)이 형성된다(도 3(B)). 또한, 제2 도전막을 소망의 형상으로 형성하기 위해서는, 액적 토출법, 포토리소그래피 공정, 레이저빔 직접 묘화 장치를 사용하여 감광성 재료를 노광하고 현상하는 방법 등에 의해 제2 도전막 위에 마스크를 형성하고, 이 마스크를 사용하여 제2 도전막을 소망의 형상으로 에칭하는 방법을 사용할 수도 있다.
또한, 상기 막들 중에, 제1 차광막(217), 제2 차광막(218), 및 제3 차광막(219)은 액티브 매트릭스 기판 위의 화소부의 화소의 주위를 덮도록 형성되기 때문에, 화상 표시 시의 광 누출을 방지하는 차광막으로서의 기능을 가진다.
또한, 게이트 전극(207)과 제1 차광막(217)이 서로 부분적으로 겹치고, 게이트선(204)과 소스선(216)이 서로 부분적으로 겹치는 구조가 되지만, 본 발명에서는 게이트 전극(207)과 제1 차광막(217)과의 사이에 제1 절연체(206)이 끼워지고, 게이트선(204)과 소스선(216)과의 사이에 제2 절연체(210)이 끼워지는 구조를 가지고 있기 때문에, 각각의 겹침 부분에서의 기생 용량이 저감될 수 있다.
또한, 도 3(A) 및 도 3(B)에 나타내는 바와 같이, 기판 위에 형성되는 TFT(225)가 보텀 게이트형 TFT인 경우, 제1 반도체막(209)의 일부(TFT(225)의 채널 형성 영역)와 겹치도록 제1 차광막(217)이 제공됨으로써, TFT(225)가 형성된 기판(201)의 측부로부터 광이 방사되는 경우에도 TFT(225)의 활성층(채널 형성 영역)에 광이 조사되는 것을 방지할 수 있다. 또한, TFT(225)의 활성층(채널 형성 영역)에 광이 조사되는 것을 방지함으로써, TFT(225)를 구동하는데 있어서의 소스 영역과 드레인 영역 사이에서 누설 전류가 발생하는 등의 전기적 특성에 대한 영향이 방지될 수 있다.
다음에, 보호막(221)을 형성한다. 이 보호막(221)은 플라즈마 CVD법이나 스퍼터링법 등의 성막 방법에 의해, 산화규소막, 질화규소막, 질화산화규소막, 및 산 화질화규소막 등의 절연막의 단층 또는 적층 구조로 형성된다. 또한, 보호막(221)의 막 두께는 100∼500 nm로 하는 것이 바람직하고, 더 바람직하게는, 200∼300 nm로 한다.
다음에, 드레인 전극(215)과 겹치도록 보호막(221)의 일부에 형성된 개구부를 통하여 드레인 전극(215)에 전기적으로 접속되는 화소 전극(222)을 형성한다(도 3 및 도 4). 또한, 이때, 소스선(216) 및 소스 전극(214)과 겹치도록 보호막(221)의 일부에 개구부들을 형성하고, 이들 개구부를 통해 소스선(216)과 소스 전극(214)을 전기적으로 접속하는 보조 배선(223)을 형성한다.
화소 전극(222) 및 보조 배선(223)은 스퍼터링법, 증착법, CVD법, 도포법 등에 의해 형성되는, 인듐 주석 산화물(ITO), 산화인듐에 2∼20%의 산화아연(ZnO)을 혼합한 IZO(Indium Zinc Oxide), 산화규소를 함유하는 ITO 등의 투명 도전막을 패터닝함으로써 형성된다. 화소 전극(222) 및 보조 배선(223)의 막 두께는 10∼150 nm로 하는 것이 바람직하고, 더 바람직하게는, 40∼100 nm로 한다.
또한, 도 4(A) 및 도 4(B)에 나타내는 바와 같이, 보유 용량선(205)이 화소 전극(222)의 일부와 겹치는 부분에 보유 용량(224)이 형성되어 있다.
이상의 공정들에 의해, 도 4(A) 및 도 4(B)에 나타내는 액티브 매트릭스 기판이 완성될 수 있다.
도 4(A) 및 도 4(B)에 나타내는 액티브 매트릭스 기판이 완성된 후, 액티브 매트릭스 기판의 표면과 대향 기판의 표면 위에 배향막을 형성하고, 이들 기판을 서로 부착한 다음, 양 기판 사이에 액정 재료를 주입하고, 봉지재에 의해 완전히 봉지함으로써, 액정 표시 패널을 형성한다. 여기서는 단일 게이트 구조를 가지는 TFT를 설명하였지만, 본 발명이 이것에 한정되지 않고, 복수의 채널 형성 영역을 가지는 멀티게이트형 TFT, 예를 들어, 2게의 게이트 전극이 평면 위에서 병렬로 배치되어 2개의 채널 형성 영역을 형성하는 2중 게이트형 TFT를 채택하는 것도 가능하다. 또한, 액정 표시 패널의 구성에 대해서는 실시형태 3에서 상세히 설명하기로 한다.
[실시형태 3]
본 실시형태에서는, 본 발명의 액정 표시 패널의 구성에 대하여 도 5(A) 및 도 5(B)를 참조하여 설명한다. 도 5(A)는 액티브 매트릭스 기판이 되는 제1 기판(501)과, 대향 기판이 되는 제2 기판(502)과의 사이의 공간을 제1 시일재(503) 및 제2 시일재(504)로 봉지한 패널의 상면도이고, 도 5(B)는 도 5(A)의 A-A'선에 따른 단면도이다. 또한, 제1 기판(501)으로서는, 실시형태 1 또는 실시형태 2에서 설명한 액티브 매트릭스 기판을 사용한다.
도 5(A)에서, 점선으로 나타낸 부분 505는 화소부이고, 점선으로 나타낸 부분 506은 구동회로부이다. 본 실시형태에서, 화소부(505)는 제1 시일재(503) 및 제2 시일재(504)로 봉지되어 있는 영역 내에 형성되고, 구동회로부(506)는 그 영역의 외측에 제공되어 있다.
또한, 제1 기판(501)과 제2 기판(502)을 봉지하기 위해 사용되는 제1 시일재(503) 및 제2 시일재(504)에는, 밀폐 공간의 간격을 유지하기 위한 갭(gap)재가 함유되어 있고, 제1 기판 및 제2 기판과 제1 시일재 및 제2 시일재에 의해 둘러싸 인 공간에는 액정 재료가 충전되어 있다.
다음에, 단면 구조에 대하여 도 5(B)를 참조하여 설명한다. 제1 기판(501) 위에는 화소부(505)가 형성되어 있고, 이 화소부(505)는 TFT로 대표되는 반도체 소자를 복수 가지고 있다. 또한, 본 실시형태에서는, 기판 위에 제공되는 구동회로부(506)에는 소스 신호선 구동회로와 게이트 신호선 구동회로가 포함된다.
또한, 화소부(505)에는 복수의 화소가 형성되어 있고, 각 화소에서는, 화소 전극인 제1 전극(511)이 배선을 통하여 구동용 TFT(513)에 전기적으로 접속되어 있다. 한편, 제2 기판(502) 위에는 착색층(컬러 필터)(514)과 대향 전극인 제2 전극(515)이 형성되어 있다. 또한, 제1 전극(511) 및 제2 전극(515) 위에는 각각 배향막(516, 517)이 형성되어 있고, 이들 배향막(516, 517) 사이에 액정층(512)이 끼워져 있다. 제1 전극(511)과 제2 전극(515) 사이에 액정층(512)이 끼어진 부분이 액정 소자(510)이다.
또한, 부호 518은, 제1 기판(501)과 제2 기판(502)과의 사이의 거리(셀 갭)를 제어하기 위해 제공되어 있는 기둥 형상의 스페이서를 나타낸다. 이 스페이서(518)는 절연막을 소망의 형상으로 에칭하여 형성된다. 또한, 구형(球形) 스페이서를 사용하여도 좋다.
화소부(505) 및 구동회로부(506)에 주어지는 각종 신호 및 전위는 접속 배선(519)을 통하여 FPC(520)로부터 공급된다. 또한, 접속 배선(519)과 FPC(520)는 이방성 도전막 또는 이방성 도전 수지(518)에 의해 서로 전기적으로 접속되어 있다. 또한, 이방성 도전막 또는 이방성 도전 수지 대신에, 땜납 등의 도전성 페이 스트가 사용될 수도 있다.
또한, 도시되지 않았지만, 제1 기판(501)의 표면과 제2 기판(502)의 표면 중 어느 한쪽 또는 양쪽에 접착제에 의해 편광판이 고정되어 있다. 또한, 편광판 외에 위상차판이 제공될 수도 있다.
[실시형태 4]
본 실시형태에서는, 본 발명의 액정 표시 패널에서 구동회로를 실장하는 방법에 대하여 도 6(A)∼도 6(C)를 참조하여 설명한다.
도 6(A)에서는, 소스 신호선 구동회로(602)와 게이트 신호선 구동회로(603a, 603b)가 화소부(601)의 주변에 실장되어 있다. 즉, 공지의 이방성 도전 접착제 및 이방성 도전 필름을 사용한 실장 방법, COG 방법, 와이어 본딩 방법, 및 납땜 범프를 사용한 리플로우(reflow) 처리 등에 의해 기판(600) 위에 IC 칩(605)을 실장함으로써, 소스 신호선 구동회로(602) 및 게이트 신호선 구동회로(603a, 603b) 등이 실장된다. 또한, IC 칩(605)은 FPC(Flexible Printed Circuit)(606)를 통하여 외부 회로에 접속된다.
또한, 소스 신호선 구동회로(602)의 일부, 예를 들어, 아날로그 스위치는 기판 위에 일체로 형성될 수 있고, 그 외의 부분은 IC 칩을 사용하여 별도로 실장될 수도 있다.
도 6(B)에서는, 화소부(601)와 게이트 신호선 구동회로(603a, 603b) 등이 기판 위에 일체로 형성되고, 소스 신호선 구동회로(602) 등은 IC 칩을 사용하여 별도로 실장된다. 즉, 화소부(601)와 게이트 신호선 구동회로(603a, 603b) 등이 일체 로 형성된 기판(600) 위에 COG 방법 등에 의해 IC 칩(605)을 실장함으로써, 소스 신호선 구동회로(602) 등이 실장된다. 또한, IC 칩(605)은 FPC(606)를 통하여 외부 회로에 접속된다.
또한, 소스 신호선 구동회로(602)의 일부, 예를 들어, 아날로그 스위치는 기판 위에 일체로 형성될 수 있고, 그 외의 부분은 IC칩을 사용하여 별도로 실장될 수도 있다.
도 6(C)에서는, 소스 신호선 구동회로(602) 등이 TAB 방법에 의해 실장된다. 또한, IC 칩(605)은 FPC(606)를 통하여 외부 회로에 접속된다. 도 6(C)에서는 소스 신호선 구동회로(602) 등을 TAB 방법에 의해 실장하고 있지만, 게이트 신호선 구동회로 등을 TAB 방법에 의해 실장하여도 좋다.
IC 칩(605)을 TAB 방법에 의해 실장하면, 화소부가 기판에서 큰 면적을 차지할 수 있어, 좁은 프레임(frame)화를 달성할 수 있다.
또한, IC 칩(605) 대신에, 유리 기판 위에 형성한 IC(이하, 드라이버 IC라 표기함)가 제공될 수도 있다. IC 칩(605)은 원형의 실리콘 웨이퍼로부터 형성되기 때문에, 모체 기판 형상에 제약이 있다. 한편, 드라이버 IC는 모체 기판이 유리이고, 형상에 제약이 없기 때문에, 생산성을 높일 수 있다. 따라서, 드라이버 IC의 형상 및 치수는 자유롭게 설정될 수 있다. 예를 들어, 드라이버 IC의 긴 변의 길이를 15∼80 mm로 하여 형성하면, IC 칩을 실장하는 경우와 비교하여, 필요한 드라이버 IC의 수를 줄일 수 있다. 그 결과, 접속 단자 수를 저감할 수 있고, 제조 수율을 향상시킬 수 있다.
드라이버 IC는 기판 위에 형성된 결정질 반도체를 사용하여 형성될 수 있고, 결정질 반도체는 연속 발진형 레이저광을 조사함으로써 형성될 수 있다. 연속 발진형 레이저광을 조사하여 얻어지는 반도체막은 결정 결함이 적고, 대립경의 결정립을 가진다. 그 결과, 그러한 반도체막을 가지는 트랜지스터는 이동도와 응답 속도가 양호하게 되고, 고속 구동이 가능하게 되어, 드라이버 IC에 적합하다.
[실시형태 5]
본 실시형태에서는, 본 발명의 액정 표시장치에 조립되는 액정 모듈로서, 백색 라이트를 사용하여 컬러 화상을 표시하는 액정 모듈에 대하여 도 7의 단면도를 참조하여 설명한다. 본 실시형태에서 설명하는 액정 모듈에는, 실시형태 1∼4를 실시함으로써 형성되는 액정 표시 패널을 사용할 수 있는 것으로 한다.
도 7에 나타내는 바와 같이, 액티브 매트릭스 기판(701)과 대향 기판(702)이 시일재(703)에 의해 부착되고, 이들 기판 사이에 액정층(705)이 제공되어, 액정 표시 패널이 형성된다.
또한, 컬러 화상을 표시하기 위해 액티브 매트릭스 기판(701) 위에 착색막(706)이 형성된다, RGB 방식의 경우에는, 적, 녹, 청의 각 색에 대응한 착색막이 각 화소마다 제공되어 있다. 액티브 매트릭스 기판(701)과 대향 기판(702)의 내측에는 배향막(718, 719)이 형성되어 있고, 액티브 매트릭스 기판(701)과 대향 기판(702)의 외측에는 편광판(707, 708)이 제공되어 있다. 또한, 편광판(707)의 표면에는 보호막(709)이 형성되어, 외부로부터의 충격을 완화하고 있다.
액티브 매트릭스 기판(107)에 제공된 접속 단자(710)에는 FPC(711)를 통하여 배선 기판(712)이 접속되어 있다. 배선 기판(712)에는, 화소 구동회로(IC 칩, 드라이버 IC 등), 제어회로나 전원 회로 등의 외부 회로(713)가 조립되어 있다.
냉음극관(714), 반사판(715), 및 광학 필름(716), 인버터(도시되지 않음)는 백라이트 유닛이고, 이들이 광원으로 기능하여 액정 표시 패널로 광을 투사한다. 액정 표시 패널, 광원, 배선 기판(712), FPC(711) 등은 베젤(bezel)(717)에 의해 보유 및 보호되고 있다.
[실시형태 6]
본 발명의 액정 표시장치는, 텔레비젼 세트(단순히 텔레비젼 또는 텔레비젼 수상기라고도 부름), 디지털 카메라, 디지털 비디오 카메라, 휴대 전화기 세트(단순히 휴대 전화기 또는 휴대 전화라고도 부름), PDA 등의 휴대형 정보 단말기, 휴대형 게임기, 컴퓨터용 모니터, 컴퓨터, 카 오디오 시스템 등의 음향 재생 장치, 가정용 게임기 등의 기록 매체를 구비한 화상 재생 장치 등의 전자장치에 적용될 수 있다. 그들의 바람직한 형태에 대하여 도 8(A)∼도 8(E)를 참조하여 설명한다.
도 8(A)에 도시된 텔레비젼 세트는 본체(8001), 표시부(8002) 등을 포함하고 있다. 표시부(8002)에 본 발명의 액정 표시장치를 적용할 수 있다. 또한, 본 발명의 액정 표시장치에서는 액티브 매트릭스 기판 위에 차광막이 형성되어 있기 때문에, 화소 전극들 사이의 부분 등으로부터의 광 누출이 방지될 수 있다. 이것에 의해, 시인성이 높은 화상 표시를 실현할 수 있는 텔레비젼 장치가 제공될 수 있다.
도 8(B)에 도시된 휴대형 정보 단말기는 본체(8101), 표시부(8102) 등을 포 함하고 있다. 표시부(8102)에 본 발명의 액정 표시장치를 적용할 수 있다. 또한, 본 발명의 액정 표시장치에서는 액티브 매트릭스 기판 위에 차광막이 형성되어 있기 때문에, 화소 전극들 사이의 부분 등으로부터의 광 누출이 방지될 수 있다. 이것에 의해, 시인성이 높은 화상 표시를 실현할 수 있는 휴대형 정보 단말기가 제공될 수 있다.
도 8(C)에 도시된 디지털 비디오 카메라는 본체(8201), 표시부(8202) 등을 포함하고 있다. 표시부(8202)에 본 발명의 액정 표시장치를 적용할 수 있다. 또한, 본 발명의 액정 표시장치에서는 액티브 매트릭스 기판 위에 차광막이 형성되어 있기 때문에, 화소 전극들 사이의 부분 등으로부터의 광 누출이 방지될 수 있다. 이것에 의해 시인성이 높은 화상 표시를 실현할 수 있는 디지털 비디오 카메라가 제공될 수 있다.
도 8(D)에 도시된 휴대 전화기는 본체(8301), 표시부(8302) 등을 포함하고 있다. 표시부(8302)에 본 발명의 액정 표시장치를 적용할 수 있다. 또한, 본 발명의 액정 표시장치에서는 액티브 매트릭스 기판 위에 차광막이 형성되어 있기 때문에, 화소 전극들 사이의 부분 등으로부터의 광 누출이 방지될 수 있다. 이것에 의해 시인성이 높은 화상 표시를 실현할 수 있는 휴대 전화기가 제공될 수 있다.
도 8(E)에 도시된 휴대형 텔레비젼 세트는 본체(8401), 표시부(8402) 등을 포함하고 있다. 표시부(8402)에 본 발명의 액정 표시장치를 적용할 수 있다. 또한, 본 발명의 액정 표시장치는 액티브 매트릭스 기판 위에 차광막이 형성되어 있기 때문에, 화소 전극들 사이의 부분 등으로부터의 광 누출이 방지될 수 있다. 이 것에 의해, 시인성이 높은 화상 표시를 실현할 수 있는 휴대형 텔레비젼 세트가 제공될 수 있다. 또한, 본 발명의 액정 표시장치는, 휴대 전화기 등의 휴대형 단말기에 탑재하는 소형의 것으로부터 들고다닐 수 있는 중형의 것, 및 대형의 것(예를 들어, 40 인치 이상)까지 다영한 텔레비젼 세트에 폭넓게 적용될 수 있다.
도 8(F)에 도시된 액정 모니터는 본체(8501), 표시부(8502) 등을 포함하고 있다. 표시부(8502)에 본 발명의 액정 표시장치를 적용할 수 있다. 또한, 본 발명의 액정 표시장치에서는 액티브 매트릭스 기판 위에 차광막이 형성되어 있기 때문에, 화소 전극들 사이의 부분 등으로부터의 광 누출이 방지될 수 있다. 이것에 의해, 시인성이 높은 화상 표시를 실현할 수 있는 액정 모니터가 제공될 수 있다.
상기한 바와 같이, 화소 전극들 사이의 부분 등으로부터의 광 누출이 방지될 수 있는 본 발명의 액정 표시장치가 전자장치의 표시부에 사용됨으로써, 시인성이 높은 화상 표시를 실현할 수 있는 전자장치가 제공될 수 있다.
본 발명의 액정 표시장치에서는, 액정이 주입되어 봉입되는 한 쌍의 기판 중 한쪽인 액티브 매트릭스 기판 위에는, 복수의 TFT, 배선 등으로 구성되는 구동회로, 및 복수의 TFT, 배선, 화소 전극 등에 더하여, 차광막이 새로운 공정을 부가하지 않고 형성된다. 또한, 본 발명에 의하면, 종래와 같이 차광막을 형성하기 위해 별도의 공정을 제공할 필요가 없으므로, 시인성이 높은 액정 표시장치를 높은 수율로 제조할 수 있다.
또한, 본 발명의 액정 표시장치에서는, 액티브 매트릭스 기판 위에 형성되는 TFT가 비정질 반도체 또는 세미아모르퍼스 반도체로 된 활성층을 가지는 보텀 게이트형 TFT이고, 또한, 대향 기판 측에 광원이 제공된 경우에는, 차광막이 TFT의 활성층과 겹치도록 제공된다. 따라서, 상기 효과에 더하여, TFT가 구동될 때 소스 영역과 드레인 영역 사이에서 누설 전류가 발생하는 것을 방지할 수 있다. 또한, 이 경우에, 보텀 게이트형 TFT를 채널 스톱(보호)형으로 하면, 제조공정의 수를 증가시키지 않고 차광막을 제공할 수 있다.

Claims (27)

  1. 액정 표시장치에 있어서,
    게이트 절연막을 사이에 두고 게이트 전극 및 게이트선 위의 제1 반도체막;
    상기 제1 반도체막 위의 제1 절연체 및 제2 절연체;
    상기 제1 절연체를 사이에 두고 상기 제1 반도체막 위에 분리되어 형성된 소스 영역 및 드레인 영역;
    상기 소스 영역 및 상기 드레인 영역 위의 소스 전극 및 드레인 전극;
    제2 반도체막을 사이에 두고 상기 제1 절연체 위의 제1 차광막;
    제3 반도체막을 사이에 두고 상기 제2 절연체 위의 소스선; 및
    제4 반도체막을 사이에 두고 상기 제1 반도체막 위의 제2 차광막을 포함하고;
    상기 소스 영역, 상기 드레인 영역, 상기 제2 반도체막, 상기 제3 반도체막, 및 상기 제4 반도체막이 동일한 도전성 재료로 형성되고,
    상기 소스 전극, 상기 드레인 전극, 상기 소스선, 상기 제1 차광막, 및 상기 제2 차광막이 동일한 차광성의 도전막으로 형성되는, 액정 표시장치.
  2. 제 1 항에 있어서,
    상기 소스 영역, 상기 드레인 영역, 상기 제2 반도체막, 상기 제3 반도체막, 및 상기 제4 반도체막이 동일한 막 두께를 가지고,
    상기 소스 전극, 상기 드레인 전극, 상기 소스선, 상기 제1 차광막, 및 상기 제2 차광막이 동일한 막 두께를 가지는, 액정 표시장치.
  3. 제 1 항에 있어서,
    상기 제1 차광막이 상기 게이트 전극과 겹치도록 형성되고,
    상기 소스선이 상기 소스 전극에 전기적으로 접속된, 액정 표시장치.
  4. 제 1 항에 있어서,
    상기 소스선이 상기 게이트선과 부분적으로 겹쳐 있는, 액정 표시장치.
  5. 제 1 항에 있어서,
    상기 액정 표시장치가, 상기 드레인 전극에 전기적으로 접속된 전극과, 상기 소스선을 상기 소스 전극에 전기적으로 접속하는 보조 배선을 더 포함하고,
    상기 전극 및 상기 보조 배선이 동일한 도전막으로 형성된, 액정 표시장치.
  6. 제 5 항에 있어서,
    상기 드레인 전극에 전기적으로 상기 접속된 전극이 상기 제2 차광막의 일부와 겹치는, 액정 표시장치.
  7. 제 1 항에 있어서,
    상기 제1 반도체막이 규소 또는 규소-게르마늄을 주성분으로 하는 비정질 반도체로 된, 액정 표시장치.
  8. 제 1 항에 있어서,
    상기 제2 반도체막, 상기 제3 반도체막, 및 상기 제4 반도체막 각각이, 억셉터 원소 또는 도너 원소를 포함하는, 규소 또는 규소-게르마늄을 주성분으로 하는 비정질 반도체로 된, 액정 표시장치.
  9. 제 1 항에 있어서,
    상기 제1 절연체 및 상기 제2 절연체의 두께가 상기 소스 영역과 상기 소스 전극과의 적층막의 두께보다 큰, 액정 표시장치.
  10. 제 1 항에 있어서,
    상기 소스 전극은 상기 소스선에 전기적으로 접속된, 액정 표시장치.
  11. 액정 표시장치 제조방법에 있어서,
    제1 도전막으로부터 얻어지는 게이트 전극 및 게이트선 위에 게이트 절연막을 형성하는 공정;
    상기 게이트 절연막 위에 제1 반도체막을 형성하는 공정;
    상기 제1 반도체막의 일부 위에 각각 제1 절연체 및 제2 절연체를 형성하는 공정;
    상기 제1 반도체막, 상기 제1 절연체, 및 상기 제2 절연체 위에 제2 반도체막을 형성하여, 상기 제1 절연체를 사이에 두고 소스 영역 및 드레인 영역을 분리하여 형성하는 공정; 및
    상기 제2 반도체막 위에 제2 도전막을 형성하여, 상기 소스 영역 위에 소스 전극, 상기 드레인 영역 위에 드레인 전극, 상기 제1 절연체 위에 제1 차광막, 상기 제2 절연체 위에 소스선, 제2 차광막을 분리하여 형성하는 공정을 포함하는, 액정 표시장치 제조방법.
  12. 액정 표시장치 제조방법에 있어서,
    제1 도전막으로부터 얻어지는 게이트 전극 및 게이트선 위에 게이트 절연막을 형성하는 공정;
    상기 게이트 절연막 위에 제1 반도체막을 형성하는 공정;
    상기 제1 반도체막의 일부 위에 각각 제1 절연체 및 제2 절연체를 형성하는 공정;
    상기 제1 반도체막, 상기 제1 절연체, 및 상기 제2 절연체 위에 제2 반도체막을 형성하여, 상기 제1 절연체를 사이에 두고 소스 영역 및 드레인 영역을 분리하여 형성하는 공정;
    상기 제2 반도체막 위에 제2 도전막을 형성하여, 상기 소스 영역 위에 소스 전극, 상기 드레인 영역 위에 드레인 전극, 상기 제1 절연체 위에 제1 차광막, 상기 제2 절연체 위에 소스선, 제2 차광막을 분리하여 형성하는 공정; 및
    상기 드레인 전극에 전기적으로 접속된 전극과, 상기 소스선을 제3 도전막으로부터 상기 소스 전극에 전기적으로 접속하는 접속 배선을 형성하는 공정을 포함하는, 액정 표시장치 제조방법.
  13. 액정 표시장치 제조방법에 있어서,
    제1 도전막으로부터 얻어지는 게이트 전극 및 게이트선 위에 게이트 절연막을 형성하는 공정;
    상기 게이트 절연막 위에 제1 반도체막을 형성하는 공정;
    상기 제1 반도체막의 일부 위에 각각 제1 절연체 및 제2 절연체를 형성하는 공정;
    상기 제1 반도체막, 상기 제1 절연체, 및 상기 제2 절연체 위에 제2 반도체막을 형성하여, 상기 제1 절연체를 사이에 두고 소스 영역 및 드레인 영역을 분리하여 형성하는 공정;
    상기 제2 반도체막 위에 제2 도전막을 형성하여, 상기 소스 영역 위에 소스 전극, 상기 드레인 영역 위에 드레인 전극, 상기 제1 절연체 위에 제1 차광막, 상기 제2 절연체 위에 소스선, 제2 차광막을 분리하여 형성하는 공정; 및
    상기 드레인 전극에 전기적으로 접속된 전극이 상기 제2 차광막의 일부와 겹치도록 형성하는 공정을 포함하는, 액정 표시장치 제조방법.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 제1 반도체막이 규소 또는 규소-게르마늄을 주성분으로 하는 비정질 반도체로 된, 액정 표시장치 제조방법.
  15. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 제1 절연체 및 상기 제2 절연체의 두께가 상기 제2 반도체막과 상기 제2 도전막과의 적층막의 두께보다 큰, 액정 표시장치 제조방법.
  16. 액정 표시장치에 있어서,
    게이트 절연막을 사이에 두고 게이트 전극 및 게이트선 위에 형성된 반도체막;
    상기 반도체막의 일부 위에 각각 형성된 제1 절연체 및 제2 절연체;
    상기 제1 절연체를 사이에 두고 상기 반도체막 위에 분리되어 형성된 소스 영역 및 드레인 영역;
    상기 소스 영역 및 상기 드레인 영역 위에 각각 형성된 소스 전극 및 드레인 전극;
    상기 제1 절연체 위에 형성된 차광막;
    상기 제2 절연체 위에 형성된 소스선; 및
    상기 차광막, 상기 소스 전극, 및 상기 드레인 전극 위에 형성된 보호막을 포함하고;
    상기 소스선과 상기 차광막은 동일한 차광성의 도전막으로 형성되고,
    상기 보호막이 상기 제1 절연체의 양 측면에 접하여 형성된, 액정 표시장치.
  17. 제 16 항에 있어서,
    상기 소스 전극, 상기 드레인 전극, 및 상기 차광막이 동일한 차광성의 도전막으로 형성된, 액정 표시장치.
  18. 제 16 항에 있어서,
    상기 액정 표시장치가, 상기 보호막 위에 형성된 전극을 더 포함하고,
    상기 보호막 위의 상기 전극은 상기 드레인 전극에 전기적으로 접속된, 액정 표시장치.
  19. 제 16 항에 있어서,
    상기 소스 전극은 상기 소스선에 전기적으로 접속된, 액정 표시장치.
  20. 액정 표시장치에 있어서,
    게이트 절연막을 사이에 두고 게이트 전극 및 게이트선 위에 형성된 반도체막;
    상기 반도체막의 일부 위에 각각 형성된 제1 절연체 및 제2 절연체;
    상기 제1 절연체를 사이에 두고 상기 반도체막 위에 각각 분리되어 형성된 소스 영역 및 드레인 영역;
    상기 소스 영역 및 상기 드레인 영역 위에 각각 형성된 소스 전극 및 드레인 전극;
    상기 제1 절연체 위에 형성된 차광막;
    상기 제2 절연체 위에 형성된 소스선; 및
    상기 차광막, 상기 소스 전극, 및 상기 드레인 전극 위에 형성된 보호막을 포함하고;
    상기 보호막이 상기 제1 절연체의 양 측면에 접하여 형성된, 액정 표시장치.
  21. 제 20 항에 있어서,
    상기 보호막이 상기 제2 절연체의 양 측면에 접하여 형성된, 액정 표시장치.
  22. 제 20 항에 있어서,
    상기 소스 전극, 상기 드레인 전극, 상기 소스선, 및 상기 차광막이 동일한 차광성의 도전막으로 형성된, 액정 표시장치.
  23. 제 16 항 또는 제 20 항에 있어서,
    상기 제1 절연체 및 상기 제2 절연체의 두께가 상기 소스 영역과 상기 소스 전극과의 적층막의 두께보다 큰, 액정 표시장치.
  24. 제 20 항에 있어서,
    상기 액정 표시장치가, 상기 보호막 위에 전극과, 보조 배선을 더 포함하고,
    상기 보호막 위의 상기 전극은 상기 드레인 전극에 전기적으로 접속되고,
    상기 보조 배선이 상기 소스선을 상기 소스 전극에 전기적으로 접속하는, 액정 표시장치.
  25. 삭제
  26. 삭제
  27. 삭제
KR1020060075881A 2005-08-12 2006-08-10 액정 표시장치 및 그의 제조방법 KR101258677B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00234160 2005-08-12
JP2005234160 2005-08-12

Publications (2)

Publication Number Publication Date
KR20070019592A KR20070019592A (ko) 2007-02-15
KR101258677B1 true KR101258677B1 (ko) 2013-04-26

Family

ID=37722020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060075881A KR101258677B1 (ko) 2005-08-12 2006-08-10 액정 표시장치 및 그의 제조방법

Country Status (5)

Country Link
US (1) US7576359B2 (ko)
JP (2) JP5392975B2 (ko)
KR (1) KR101258677B1 (ko)
CN (1) CN1913155B (ko)
TW (1) TWI435451B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
US20090090915A1 (en) 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
JP5311955B2 (ja) * 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
US8047442B2 (en) * 2007-12-03 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101523353B1 (ko) * 2007-12-03 2015-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막트랜지스터 및 반도체 장치
JP5232498B2 (ja) * 2008-02-25 2013-07-10 株式会社ジャパンディスプレイイースト 液晶表示装置及びその製造方法
JP5182993B2 (ja) * 2008-03-31 2013-04-17 株式会社半導体エネルギー研究所 表示装置及びその作製方法
KR101243822B1 (ko) * 2008-05-27 2013-03-18 엘지디스플레이 주식회사 액정 표시 장치
US8654537B2 (en) 2010-12-01 2014-02-18 Apple Inc. Printed circuit board with integral radio-frequency shields
KR20170093832A (ko) * 2014-11-28 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 화상 처리 장치, 표시 시스템, 및 전자 기기
CN106782377B (zh) * 2016-12-27 2018-01-23 惠科股份有限公司 液晶显示器件及其驱动方法
JP2020112603A (ja) * 2019-01-08 2020-07-27 信越化学工業株式会社 マイクロディスプレイ基板の製造方法
CN115206995A (zh) * 2021-04-09 2022-10-18 株式会社日本显示器 显示装置
WO2024127902A1 (ja) * 2022-12-14 2024-06-20 株式会社ジャパンディスプレイ 電波反射装置
WO2024127903A1 (ja) * 2022-12-14 2024-06-20 株式会社ジャパンディスプレイ 電波反射装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10186402A (ja) * 1996-12-25 1998-07-14 Sharp Corp アクティブマトリクス基板

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0691105B2 (ja) * 1985-02-15 1994-11-14 株式会社日立製作所 薄膜トランジスタの製造方法
JPH0630360B2 (ja) * 1986-02-26 1994-04-20 松下電器産業株式会社 薄膜トランジスタの製造方法
JP2552335B2 (ja) * 1988-06-14 1996-11-13 シャープ株式会社 アクティブマトリクス基板
JPH0323429A (ja) 1989-06-20 1991-01-31 Sanyo Electric Co Ltd 薄膜トランジスタ
JPH053318A (ja) * 1991-06-26 1993-01-08 Stanley Electric Co Ltd 薄膜トランジスタと薄膜トランジスタの製造方法
JPH05109769A (ja) * 1991-10-18 1993-04-30 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
US5701055A (en) 1994-03-13 1997-12-23 Pioneer Electronic Corporation Organic electoluminescent display panel and method for manufacturing the same
US5952037A (en) 1995-03-13 1999-09-14 Pioneer Electronic Corporation Organic electroluminescent display panel and method for manufacturing the same
KR100303134B1 (ko) * 1995-05-09 2002-11-23 엘지.필립스 엘시디 주식회사 액정표시소자및그제조방법.
KR0171102B1 (ko) * 1995-08-29 1999-03-20 구자홍 액정표시장치 구조 및 제조방법
JPH09101541A (ja) * 1995-10-05 1997-04-15 Toshiba Corp 表示装置用アレイ基板及びその製造方法
US5894136A (en) * 1996-01-15 1999-04-13 Lg Electronics Inc. Liquid crystal display having a bottom gate TFT switch having a wider active semiconductor layer than a conductive layer on same
JPH09307114A (ja) * 1996-05-17 1997-11-28 Fujitsu Ltd 薄膜トランジスタ及びその製造方法及び液晶表示装置
JP2776378B2 (ja) * 1996-06-27 1998-07-16 日本電気株式会社 薄膜トランジスタアレイ基板およびその製造方法
JP2967758B2 (ja) 1997-04-11 1999-10-25 日本電気株式会社 アクティブマトリクス型液晶表示装置及びその製造方法
KR100262954B1 (ko) * 1997-09-03 2000-08-01 구본준 액정 표시 장치 제조 방법 및 그 제조 방법에 의한 구조
JP2968252B2 (ja) * 1998-04-06 1999-10-25 株式会社日立製作所 液晶表示装置
JP3267271B2 (ja) * 1998-12-10 2002-03-18 日本電気株式会社 液晶表示装置およびその製造法
JP2001175198A (ja) 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100710282B1 (ko) * 2000-12-29 2007-04-23 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그 제조방법
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
JP2003021829A (ja) 2001-07-06 2003-01-24 Sharp Corp 液晶表示装置およびその製造方法
KR100883769B1 (ko) * 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR100544436B1 (ko) * 2002-11-26 2006-01-23 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
DE10357472B4 (de) * 2002-12-13 2010-05-12 Lg Display Co., Ltd. Organisches Doppeltafel-Elektrolumineszenzdisplay und Verfahren zu dessen Herstellung
KR101198819B1 (ko) * 2003-06-25 2012-11-07 엘지디스플레이 주식회사 씨오티 구조 액정표시장치 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10186402A (ja) * 1996-12-25 1998-07-14 Sharp Corp アクティブマトリクス基板

Also Published As

Publication number Publication date
KR20070019592A (ko) 2007-02-15
TW200711144A (en) 2007-03-16
CN1913155B (zh) 2010-09-01
JP5674875B2 (ja) 2015-02-25
JP5392975B2 (ja) 2014-01-22
TWI435451B (zh) 2014-04-21
US20070035676A1 (en) 2007-02-15
US7576359B2 (en) 2009-08-18
CN1913155A (zh) 2007-02-14
JP2013238882A (ja) 2013-11-28
JP2007072447A (ja) 2007-03-22

Similar Documents

Publication Publication Date Title
KR101258677B1 (ko) 액정 표시장치 및 그의 제조방법
US9235071B2 (en) Display device
US20070002199A1 (en) Liquid crystal display device and method for manufacturing the same
US7714958B2 (en) Display device
US8400590B2 (en) Liquid crystal display device
JP4700156B2 (ja) 半導体装置
JP4845749B2 (ja) 表示装置
US7456916B2 (en) Liquid crystal device with overcoat layer that gradually reduces in thickness towards an edge portion corresponding to a boundary between reflective and transmissive regions
JP4932337B2 (ja) 液晶表示装置および作製方法
JP5030544B2 (ja) 液晶表示装置
JP5298156B2 (ja) フロント型プロジェクタ、及び半導体装置
JP6488328B2 (ja) 表示装置
JP5593435B2 (ja) 液晶表示装置
JP2019168695A (ja) 表示装置
JP2013152472A (ja) 表示装置
JP2016012152A (ja) 表示装置
JP2015007806A (ja) 液晶表示装置
KR20040080189A (ko) 액정표시장치 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 7