JPH10186402A - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JPH10186402A JPH10186402A JP34487496A JP34487496A JPH10186402A JP H10186402 A JPH10186402 A JP H10186402A JP 34487496 A JP34487496 A JP 34487496A JP 34487496 A JP34487496 A JP 34487496A JP H10186402 A JPH10186402 A JP H10186402A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tft
- electrode
- active matrix
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Optical Elements Other Than Lenses (AREA)
Abstract
(57)【要約】
【課題】 従来のＴＦＴの構造では、シリコン半導体層
はゲート電極の上層に位置するため、ゲート電極が遮光
膜として機能している。しかし、一旦遮光膜以外の部分
から入射した光が対向基板などで反射してＴＦＴの上側
から入射した場合、遮光膜が存在しないので、シリコン
半導体層であるアモルファスシリコンに光が当たる。そ
の結果、光励起によりＴＦＴのオフ状態でリーク電流が
生じたり、アモルファスシリコンの光劣化を引き起こし
たりするという課題が生じ、そのため液晶表示装置の表
示品位の低下につながっている。 【解決手段】 ＴＦＴ１３のチャネル層の上層に層間絶
縁層３０を介して遮光用金属層３１を形成する。シリコ
ン半導体層２３は下層をゲート電極２１、上層をその遮
光用金属層３１で遮光することができるため、ＴＦＴ１
３の動作安定化が図れる。これにより、液晶表示装置の
信頼性が向上する。
はゲート電極の上層に位置するため、ゲート電極が遮光
膜として機能している。しかし、一旦遮光膜以外の部分
から入射した光が対向基板などで反射してＴＦＴの上側
から入射した場合、遮光膜が存在しないので、シリコン
半導体層であるアモルファスシリコンに光が当たる。そ
の結果、光励起によりＴＦＴのオフ状態でリーク電流が
生じたり、アモルファスシリコンの光劣化を引き起こし
たりするという課題が生じ、そのため液晶表示装置の表
示品位の低下につながっている。 【解決手段】 ＴＦＴ１３のチャネル層の上層に層間絶
縁層３０を介して遮光用金属層３１を形成する。シリコ
ン半導体層２３は下層をゲート電極２１、上層をその遮
光用金属層３１で遮光することができるため、ＴＦＴ１
３の動作安定化が図れる。これにより、液晶表示装置の
信頼性が向上する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置など
に用いられるアクティブマトリクス基板に関するもので
ある。
に用いられるアクティブマトリクス基板に関するもので
ある。
【０００２】
【従来の技術】図４に、従来のアクティブマトリクス基
板の一部を表す等価回路を示し、図５に、アクティブマ
トリクス基板の１画素部の平面図を示す。ガラスのよう
な透明絶縁基板１１上に、アルミ、タンタルなどでゲー
ト配線１４、補助容量形成のためのＣｓ配線１５、アル
ミ、タンタル、ＩＴＯなどでソース配線１６がそれぞれ
交差するように形成されている。そして、透過型の場合
ではＩＴＯ等の透明導電膜で、反射型の場合ではアルミ
等で、画素電極１２が形成されて、マトリクス状に配列
されている。これら各画素電極１２の近傍にそれぞれゲ
ート配線１４、ソース配線１６および画素電極１２に接
続されたスイッチング素子として薄膜トランジスタ（以
下、ＴＦＴと略称する。）１３が配置されている。
板の一部を表す等価回路を示し、図５に、アクティブマ
トリクス基板の１画素部の平面図を示す。ガラスのよう
な透明絶縁基板１１上に、アルミ、タンタルなどでゲー
ト配線１４、補助容量形成のためのＣｓ配線１５、アル
ミ、タンタル、ＩＴＯなどでソース配線１６がそれぞれ
交差するように形成されている。そして、透過型の場合
ではＩＴＯ等の透明導電膜で、反射型の場合ではアルミ
等で、画素電極１２が形成されて、マトリクス状に配列
されている。これら各画素電極１２の近傍にそれぞれゲ
ート配線１４、ソース配線１６および画素電極１２に接
続されたスイッチング素子として薄膜トランジスタ（以
下、ＴＦＴと略称する。）１３が配置されている。
【０００３】次に、ＴＦＴ１３について説明する。図６
に、図５のＴＦＴ１３のＡ−Ａ断面における断面図を示
し、図７に、そのＴＦＴ１３の製造方法を示す。
に、図５のＴＦＴ１３のＡ−Ａ断面における断面図を示
し、図７に、そのＴＦＴ１３の製造方法を示す。
【０００４】まず、図７（ａ）に示すように、ガラスの
ような透明絶縁基板１１上に、アルミ、タンタルなどで
ゲート電極５１を形成する。
ような透明絶縁基板１１上に、アルミ、タンタルなどで
ゲート電極５１を形成する。
【０００５】次に、図７（ｂ）に示すように、ゲート絶
縁膜５２、シリコン半導体層５３、ｎ+ シリコン層を順
次連続形成する。ｎ+ シリコン層はパターニングおよび
エッチングして、第１のｎ+ シリコン層５５、第２のｎ
+ シリコン層５６を形成する。第１のｎ+ シリコン層５
５はドレイン電極５８と、第２のｎ+ シリコン層５６は
ソース電極５７と、電気的に接続するものである。
縁膜５２、シリコン半導体層５３、ｎ+ シリコン層を順
次連続形成する。ｎ+ シリコン層はパターニングおよび
エッチングして、第１のｎ+ シリコン層５５、第２のｎ
+ シリコン層５６を形成する。第１のｎ+ シリコン層５
５はドレイン電極５８と、第２のｎ+ シリコン層５６は
ソース電極５７と、電気的に接続するものである。
【０００６】次に、図７（ｃ）に示すように、ソース配
線１６（図５参照）並びにソース電極５７、ドレイン電
極５８としてＩＴＯを約１５０ｎｍ、タンタルを約１５
０ｎｍの膜厚で形成し、二層構造とする。
線１６（図５参照）並びにソース電極５７、ドレイン電
極５８としてＩＴＯを約１５０ｎｍ、タンタルを約１５
０ｎｍの膜厚で形成し、二層構造とする。
【０００７】次に、図７（ｄ）に示すように、ＴＦＴ１
３、ソース配線１６（図５参照）の上層には保護膜５９
を形成する。その後、必要に応じて配向膜などを形成し
て、アクティブマトリクス基板が完成する。そして対向
基板と貼合せた後、液晶を封入して液晶表示装置が完成
する。
３、ソース配線１６（図５参照）の上層には保護膜５９
を形成する。その後、必要に応じて配向膜などを形成し
て、アクティブマトリクス基板が完成する。そして対向
基板と貼合せた後、液晶を封入して液晶表示装置が完成
する。
【０００８】
【発明が解決しようとする課題】液晶表示装置では、ア
クティブマトリクス基板側あるいは対向基板側からバッ
クライトからの光を表示部へ照射している。例えば、ア
クティブマトリクス基板から入射した光は、ＴＦＴのオ
ン、オフに対応して透過、反射することで、表示画面の
階調表示を可能にしている。ここでシリコン半導体層５
３がアモルファスシリコンで形成された場合、光がアモ
ルファスシリコンに当たることにより、例えば光励起に
よりＴＦＴのオフ状態でリーク電流が生じたり、アモル
ファスシリコンの光劣化を引き起こしたりするため、液
晶表示装置の表示品位の低下につながっている。
クティブマトリクス基板側あるいは対向基板側からバッ
クライトからの光を表示部へ照射している。例えば、ア
クティブマトリクス基板から入射した光は、ＴＦＴのオ
ン、オフに対応して透過、反射することで、表示画面の
階調表示を可能にしている。ここでシリコン半導体層５
３がアモルファスシリコンで形成された場合、光がアモ
ルファスシリコンに当たることにより、例えば光励起に
よりＴＦＴのオフ状態でリーク電流が生じたり、アモル
ファスシリコンの光劣化を引き起こしたりするため、液
晶表示装置の表示品位の低下につながっている。
【０００９】また、従来のＴＦＴ１３の構造では、シリ
コン半導体層５３はゲート電極５１の上層に位置するた
め、ゲート電極５１が遮光膜として機能している。しか
し、一旦遮光膜以外の部分から入射した光が対向基板な
どで反射してＴＦＴ１３の上側から入射した場合、遮光
膜が存在しないため、シリコン半導体層５３であるアモ
ルファスシリコンに光が当たるため、上記のような課題
が生じている。
コン半導体層５３はゲート電極５１の上層に位置するた
め、ゲート電極５１が遮光膜として機能している。しか
し、一旦遮光膜以外の部分から入射した光が対向基板な
どで反射してＴＦＴ１３の上側から入射した場合、遮光
膜が存在しないため、シリコン半導体層５３であるアモ
ルファスシリコンに光が当たるため、上記のような課題
が生じている。
【００１０】また、液晶表示装置をオーバーヘッドプロ
ジェクター（ＯＨＰ）などの用途として用いる場合、ノ
ートパソコンなどのＯＡ用途のものとは比較にならない
程の強い光を持ったバックライトを使用するため、反射
光も相当な量になりアモルファスシリコンからなるシリ
コン半導体層５３の遮光はさらに重要となる。
ジェクター（ＯＨＰ）などの用途として用いる場合、ノ
ートパソコンなどのＯＡ用途のものとは比較にならない
程の強い光を持ったバックライトを使用するため、反射
光も相当な量になりアモルファスシリコンからなるシリ
コン半導体層５３の遮光はさらに重要となる。
【００１１】
【課題を解決するための手段】本発明は、ゲート配線と
ソース配線の交差部近傍に薄膜トランジスタが設けら
れ、該薄膜トランジスタと画素電極が接続されたアクテ
ィブマトリクス基板において、前記薄膜トランジスタの
チャネル層の上に絶縁層を介して金属層を設けたことを
特徴とする。
ソース配線の交差部近傍に薄膜トランジスタが設けら
れ、該薄膜トランジスタと画素電極が接続されたアクテ
ィブマトリクス基板において、前記薄膜トランジスタの
チャネル層の上に絶縁層を介して金属層を設けたことを
特徴とする。
【００１２】また、本発明は、前記金属層が、ソース電
極、ドレイン電極と同一の材料により形成されているこ
とを特徴とする。
極、ドレイン電極と同一の材料により形成されているこ
とを特徴とする。
【００１３】以下、上記構成による作用を説明する。
【００１４】本発明によれば、ゲート配線とソース配線
の交差部近傍にＴＦＴが設けられ、ＴＦＴが画素電極と
接続されたアクティブマトリクス基板において、ＴＦＴ
のチャネル層の上層に層間絶縁層を介して遮光用金属層
を設けるため、ＴＦＴを構成するシリコン半導体層は下
層をゲート電極、上層をその遮光用金属層で遮光するこ
とができるため、ＴＦＴの動作安定化が図れる。これに
より、液晶表示装置の信頼性が向上する。
の交差部近傍にＴＦＴが設けられ、ＴＦＴが画素電極と
接続されたアクティブマトリクス基板において、ＴＦＴ
のチャネル層の上層に層間絶縁層を介して遮光用金属層
を設けるため、ＴＦＴを構成するシリコン半導体層は下
層をゲート電極、上層をその遮光用金属層で遮光するこ
とができるため、ＴＦＴの動作安定化が図れる。これに
より、液晶表示装置の信頼性が向上する。
【００１５】また、上記の遮光用金属層がソース電極、
ドレイン電極と同一材料で形成されていてもよい。この
ことにより、プロセス増加を必要最小限に抑えることが
できる。
ドレイン電極と同一材料で形成されていてもよい。この
ことにより、プロセス増加を必要最小限に抑えることが
できる。
【００１６】また、ＴＦＴを構成するｎ+ シリコン層
は、ソース電極、ドレイン電極とは層間絶縁膜を介して
構成されているため、粉塵やピンホールに起因するパタ
ーン異常により生じたｎ+ シリコン層の膜残りによるソ
ース電極−ドレイン電極間のリーク不良が低減される。
この結果、良品率の向上が期待できる。
は、ソース電極、ドレイン電極とは層間絶縁膜を介して
構成されているため、粉塵やピンホールに起因するパタ
ーン異常により生じたｎ+ シリコン層の膜残りによるソ
ース電極−ドレイン電極間のリーク不良が低減される。
この結果、良品率の向上が期待できる。
【００１７】
【発明の実施の形態】本発明の実施の形態について図１
から図３を用いて説明する。図１に、アクティブマトリ
クス基板の１画素部の平面図を示し、図２に、ＴＦＴ１
３のＡ−Ａ断面におけるの断面図を示し、図３に、その
ＴＦＴ１３の製造方法を示す。
から図３を用いて説明する。図１に、アクティブマトリ
クス基板の１画素部の平面図を示し、図２に、ＴＦＴ１
３のＡ−Ａ断面におけるの断面図を示し、図３に、その
ＴＦＴ１３の製造方法を示す。
【００１８】実施形態のアクティブマトリクス基板は、
図１に示すように、ガラスのような透明絶縁基板１１上
に、アルミ、タンタルなどでゲート配線１４、補助容量
形成のためのＣｓ配線１５、アルミ、タンタル、ＩＴＯ
などでソース配線１６がそれぞれ交差するように形成さ
れている。そして、透過型の場合ではＩＴＯ等の透明導
電膜で、反射型の場合ではアルミ等で、画素電極１２が
形成されて、マトリクス状に配列されている。これら各
画素電極１２の近傍にそれぞれゲート配線１４、ソース
配線１６および画素電極１２に接続されたスイッチング
素子としてＴＦＴ１３が配置されている。
図１に示すように、ガラスのような透明絶縁基板１１上
に、アルミ、タンタルなどでゲート配線１４、補助容量
形成のためのＣｓ配線１５、アルミ、タンタル、ＩＴＯ
などでソース配線１６がそれぞれ交差するように形成さ
れている。そして、透過型の場合ではＩＴＯ等の透明導
電膜で、反射型の場合ではアルミ等で、画素電極１２が
形成されて、マトリクス状に配列されている。これら各
画素電極１２の近傍にそれぞれゲート配線１４、ソース
配線１６および画素電極１２に接続されたスイッチング
素子としてＴＦＴ１３が配置されている。
【００１９】ここで、本発明と従来技術との相違点は、
図２に示すように、ＴＦＴ１３において、シリコン半導
体層２３の上層に層間絶縁膜３０を介して遮光用金属層
３１が形成されていることである。本実施形態では遮光
用金属層３１としてソース電極２７、ドレイン電極２８
で使用した金属材料を用いている。これにより、シリコ
ン半導体層２３は、アクティブマトリクス基板の透明絶
縁基板１１から入射した光についてはゲート電極２１、
対向基板側から入射した光については遮光用金属層３１
で遮られるため、ＴＦＴ１３の動作不良が大幅に減少す
る。その結果、液晶表示装置の信頼性が向上する。
図２に示すように、ＴＦＴ１３において、シリコン半導
体層２３の上層に層間絶縁膜３０を介して遮光用金属層
３１が形成されていることである。本実施形態では遮光
用金属層３１としてソース電極２７、ドレイン電極２８
で使用した金属材料を用いている。これにより、シリコ
ン半導体層２３は、アクティブマトリクス基板の透明絶
縁基板１１から入射した光についてはゲート電極２１、
対向基板側から入射した光については遮光用金属層３１
で遮られるため、ＴＦＴ１３の動作不良が大幅に減少す
る。その結果、液晶表示装置の信頼性が向上する。
【００２０】また、ＴＦＴ１３を構成する第１のｎ+ シ
リコン層２５はドレイン電極２８、第２のｎ+ シリコン
層２６はソース電極２７とは層間絶縁膜３０を介して形
成されているため、粉塵やピンホールに起因するパター
ン異常により生じたｎ+ シリコン層の膜残りによるソー
ス電極−ドレイン電極間のリーク不良が低減される。こ
の結果、良品率の向上が期待できる。
リコン層２５はドレイン電極２８、第２のｎ+ シリコン
層２６はソース電極２７とは層間絶縁膜３０を介して形
成されているため、粉塵やピンホールに起因するパター
ン異常により生じたｎ+ シリコン層の膜残りによるソー
ス電極−ドレイン電極間のリーク不良が低減される。こ
の結果、良品率の向上が期待できる。
【００２１】次に、本実施形態のＴＦＴ１３の製造方法
について説明する。まず、図１および図３（ａ）に示す
ように、ゲート配線１４並びにゲート電極２１、Ｃｓ配
線１５としてタンタルを約３００ｎｍの膜厚で、同じ工
程で形成する。
について説明する。まず、図１および図３（ａ）に示す
ように、ゲート配線１４並びにゲート電極２１、Ｃｓ配
線１５としてタンタルを約３００ｎｍの膜厚で、同じ工
程で形成する。
【００２２】次に、図３（ｂ）に示すように、ゲート絶
縁膜２２として窒化シリコンを約３００ｎｍの膜厚で、
シリコン半導体層２３、ｎ+ シリコン層としてアモルフ
ァスシリコンを約５０ｎｍの膜厚で、μｃ−ｎ+ シリコ
ンを約５０ｎｍの膜厚で連続成膜する。そして、ｎ+ シ
リコン、アモルファスシリコンの順にパターニングおよ
びエッチングして、ＴＦＴ１３の半導体部を形成する。
第１のｎ+ シリコン層２５はドレイン電極２８、第２の
ｎ+ シリコン層２６はソース電極２７に接続される。
縁膜２２として窒化シリコンを約３００ｎｍの膜厚で、
シリコン半導体層２３、ｎ+ シリコン層としてアモルフ
ァスシリコンを約５０ｎｍの膜厚で、μｃ−ｎ+ シリコ
ンを約５０ｎｍの膜厚で連続成膜する。そして、ｎ+ シ
リコン、アモルファスシリコンの順にパターニングおよ
びエッチングして、ＴＦＴ１３の半導体部を形成する。
第１のｎ+ シリコン層２５はドレイン電極２８、第２の
ｎ+ シリコン層２６はソース電極２７に接続される。
【００２３】次に、図３（ｃ）に示すように、層間絶縁
膜３０として窒化シリコンを約３００ｎｍの膜厚で成膜
し、パターニングした後、沸酸溶液によってエッチング
する。これによって窒化シリコンが選択的にエッチング
され、下層の第１および第２のｎ+ シリコン層２５、２
６はほとんどエッチングされない。
膜３０として窒化シリコンを約３００ｎｍの膜厚で成膜
し、パターニングした後、沸酸溶液によってエッチング
する。これによって窒化シリコンが選択的にエッチング
され、下層の第１および第２のｎ+ シリコン層２５、２
６はほとんどエッチングされない。
【００２４】層間絶縁膜３０は窒化シリコンの他に酸化
シリコンなどでも良い。
シリコンなどでも良い。
【００２５】次に、図３（ｄ）に示すように、ソース配
線１６並びにソース電極２７、ドレイン電極２８、遮光
用金属層３１として、ＩＴＯを約１５０ｎｍの膜厚で成
膜し、その上からタンタルを約１５０ｎｍの膜厚で成膜
し、二層構造とする。このとき、遮光用金属層３１はソ
ース電極２７、ドレイン電極２８とリークしないよう
に、半導体シリコン層２３の上部に島状に形成する。こ
のように、遮光用金属層３１はＴＦＴ１３のチャネル層
の上層に形成される層間絶縁膜を介して形成される。
線１６並びにソース電極２７、ドレイン電極２８、遮光
用金属層３１として、ＩＴＯを約１５０ｎｍの膜厚で成
膜し、その上からタンタルを約１５０ｎｍの膜厚で成膜
し、二層構造とする。このとき、遮光用金属層３１はソ
ース電極２７、ドレイン電極２８とリークしないよう
に、半導体シリコン層２３の上部に島状に形成する。こ
のように、遮光用金属層３１はＴＦＴ１３のチャネル層
の上層に形成される層間絶縁膜を介して形成される。
【００２６】ソース配線１６並びにソース電極２７、ド
レイン電極２８、遮光用金属層３１は上記以外にも、ア
ルミ、クロムなどを用いても良い。
レイン電極２８、遮光用金属層３１は上記以外にも、ア
ルミ、クロムなどを用いても良い。
【００２７】次に、図３（ｅ）に示すように、保護膜２
９として窒化シリコンを約３００ｎｍの膜厚で形成す
る。このようにして、ＴＦＴ１３を作製する。
９として窒化シリコンを約３００ｎｍの膜厚で形成す
る。このようにして、ＴＦＴ１３を作製する。
【００２８】その後、必要に応じて配向膜などを形成し
て、本発明のアクティブマトリクス基板が完成する。そ
して、対向基板と貼り合わせた後、液晶を封入して液晶
表示装置が完成する。
て、本発明のアクティブマトリクス基板が完成する。そ
して、対向基板と貼り合わせた後、液晶を封入して液晶
表示装置が完成する。
【００２９】なお、ここでは補助容量をＣｓ配線１５と
ドレイン電極２８とを重ねることにより形成するＣｓ
Ｏｎ Ｃｏｍｍｏｎ方式についてのみ説明したが、補助
容量を隣のゲート配線とドレイン電極との間で形成する
Ｃｓ Ｏｎ Ｇａｔｅ方式にも適用できることは明らか
である。
ドレイン電極２８とを重ねることにより形成するＣｓ
Ｏｎ Ｃｏｍｍｏｎ方式についてのみ説明したが、補助
容量を隣のゲート配線とドレイン電極との間で形成する
Ｃｓ Ｏｎ Ｇａｔｅ方式にも適用できることは明らか
である。
【００３０】
【発明の効果】本発明によれば、ゲート配線とソース配
線の交差部近傍にＴＦＴが設けられ、ＴＦＴが画素電極
と接続されたアクティブマトリクス基板において、ＴＦ
Ｔのチャネル層の上層に層間絶縁層を介して遮光用金属
層を設けるため、ＴＦＴを構成するシリコン半導体層は
下層をゲート電極、上層をその遮光用金属層で遮光する
ことができるため、ＴＦＴの動作安定化が図れる。これ
により、液晶表示装置の信頼性が向上する。
線の交差部近傍にＴＦＴが設けられ、ＴＦＴが画素電極
と接続されたアクティブマトリクス基板において、ＴＦ
Ｔのチャネル層の上層に層間絶縁層を介して遮光用金属
層を設けるため、ＴＦＴを構成するシリコン半導体層は
下層をゲート電極、上層をその遮光用金属層で遮光する
ことができるため、ＴＦＴの動作安定化が図れる。これ
により、液晶表示装置の信頼性が向上する。
【００３１】また、上記の遮光用金属層がソース電極、
ドレイン電極と同一材料で形成されていてもよい。この
ことにより、プロセス増加を必要最小限に抑えることが
できる。
ドレイン電極と同一材料で形成されていてもよい。この
ことにより、プロセス増加を必要最小限に抑えることが
できる。
【００３２】また、ＴＦＴを構成するｎ+ シリコン層
は、ソース電極、ドレイン電極とは層間絶縁膜を介して
構成されているため、粉塵やピンホールに起因するパタ
ーン異常により生じたｎ+ シリコン層の膜残りによるソ
ース電極−ドレイン電極間のリーク不良が低減される。
この結果、良品率の向上が期待できる。
は、ソース電極、ドレイン電極とは層間絶縁膜を介して
構成されているため、粉塵やピンホールに起因するパタ
ーン異常により生じたｎ+ シリコン層の膜残りによるソ
ース電極−ドレイン電極間のリーク不良が低減される。
この結果、良品率の向上が期待できる。
【図１】本発明のアクティブマトリクス基板の１画素部
の平面図である。
の平面図である。
【図２】図１のＡ−Ａ断面の断面図である。
【図３】本発明のアクティブマトリクス基板の１画素部
の製造方法の一例を示す図である。
の製造方法の一例を示す図である。
【図４】従来のアクティブマトリクス基板の等価回路図
である。
である。
【図５】従来のアクティブマトリクス基板の１画素部の
平面図である。
平面図である。
【図６】図５のＡ−Ａ断面の断面図である。
【図７】従来のアクティブマトリクス基板の１画素部の
製造方法の一例を示す図である。
製造方法の一例を示す図である。
１１ 透明絶縁基板 １２ 画素電極 １３ ＴＦＴ（薄膜トランジスタ） １４ ゲート配線 １５ Ｃｓ配線 １６ ソース配線 ２１ ５１ ゲート電極 ２２ ５２ ゲート絶縁膜 ２３ ５３ シリコン半導体層 ２５ ５５ 第１のｎ+ シリコン層 ２６ ５６ 第２のｎ+ シリコン層 ２７ ５７ ソース電極 ２８ ５８ ドレイン電極 ２９ ５９ 保護膜 ３０ 層間絶縁膜 ３１ 遮光用金属層
Claims (2)
- 【請求項１】 ゲート配線とソース配線の交差部近傍に
薄膜トランジスタが設けられ、該薄膜トランジスタと画
素電極が接続されたアクティブマトリクス基板におい
て、 前記薄膜トランジスタのチャネル層の上に絶縁層を介し
て金属層を設けたことを特徴とするアクティブマトリク
ス基板。 - 【請求項２】 前記金属層が、ソース電極、ドレイン電
極と同一の材料により形成されていることを特徴とする
請求項１記載のアクティブマトリクス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34487496A JPH10186402A (ja) | 1996-12-25 | 1996-12-25 | アクティブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34487496A JPH10186402A (ja) | 1996-12-25 | 1996-12-25 | アクティブマトリクス基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10186402A true JPH10186402A (ja) | 1998-07-14 |
Family
ID=18372665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34487496A Pending JPH10186402A (ja) | 1996-12-25 | 1996-12-25 | アクティブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10186402A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6335772B1 (en) * | 1999-05-18 | 2002-01-01 | Sony Corporation | Apparatus and method for a liquid crystal display device having an electrically-conductive light-shading layer formed on a smoothed layer |
| JP2007072447A (ja) * | 2005-08-12 | 2007-03-22 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその作製方法 |
| US9239484B2 (en) | 2010-11-10 | 2016-01-19 | Sharp Kabushiki Kaisha | Display device substrate and method for fabricating same, and display device |
-
1996
- 1996-12-25 JP JP34487496A patent/JPH10186402A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6335772B1 (en) * | 1999-05-18 | 2002-01-01 | Sony Corporation | Apparatus and method for a liquid crystal display device having an electrically-conductive light-shading layer formed on a smoothed layer |
| JP2007072447A (ja) * | 2005-08-12 | 2007-03-22 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその作製方法 |
| KR101258677B1 (ko) * | 2005-08-12 | 2013-04-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시장치 및 그의 제조방법 |
| JP2013238882A (ja) * | 2005-08-12 | 2013-11-28 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| US9239484B2 (en) | 2010-11-10 | 2016-01-19 | Sharp Kabushiki Kaisha | Display device substrate and method for fabricating same, and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3708637B2 (ja) | 液晶表示装置 | |
| KR100333273B1 (ko) | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 | |
| JP2616160B2 (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| JP7370375B2 (ja) | 表示装置及び半導体装置 | |
| JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
| KR100923056B1 (ko) | 표시 장치 및 이의 제조방법 | |
| JP2002277889A (ja) | アクティブマトリクス型液晶表示装置 | |
| GB2275809A (en) | Liquid crystal display | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2000284326A (ja) | 液晶表示装置とその製造方法 | |
| WO2018030298A1 (ja) | アクティブマトリクス基板および表示装置 | |
| JPH1039297A (ja) | 反射型液晶表示装置及びその製造方法 | |
| JP2000214481A (ja) | 液晶表示装置およびその製造方法 | |
| JPH1010581A (ja) | 表示装置 | |
| US6653159B2 (en) | Method of fabricating a thin film transistor liquid crystal display | |
| JP3252299B2 (ja) | 薄膜トランジスタマトリクスおよびその製造方法 | |
| JPH10186402A (ja) | アクティブマトリクス基板 | |
| JPH0385530A (ja) | アクティブマトリクス表示装置 | |
| JP3167817B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| US20210141278A1 (en) | Display panel and manufacturing method thereof | |
| JP3367821B2 (ja) | アクティブマトリクス基板 | |
| JP2695424B2 (ja) | 液晶表示装置 | |
| JPH04338728A (ja) | アクティブマトリクス基板 | |
| KR20010038387A (ko) | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 | |
| JPH0568708B2 (ja) |