JP5030544B2

JP5030544B2 - 液晶表示装置

Info

Publication number: JP5030544B2
Application number: JP2006309344A
Authority: JP
Inventors: 邦雄細谷
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2005-11-15
Filing date: 2006-11-15
Publication date: 2012-09-19
Anticipated expiration: 2026-11-15
Also published as: JP2007164158A

Description

本発明はアクティブマトリクス型の液晶表示装置などの表示装置に関する。

従来より、薄膜トランジスタ（ＴＦＴ）などの能動素子を用いたアクティブマトリクス型の液晶表示装置が知られている。アクティブマトリクス型の液晶表示装置は画素密度を高くすることが可能であり、小型軽量でしかも低消費電力であることから、ＣＲＴに代わるフラットパネルディスプレイの一つとしてパーソナルコンピューターのモニター、液晶テレビ、カーナビゲーションのモニターなどの製品が開発されている。

液晶表示装置は、複数のＴＦＴや配線の他、第１の電極（画素電極）等を含む画素部等が形成された基板（アクティブマトリクス基板）と、第２の電極（対向電極）、遮光膜（ブラックマトリクス）、および着色膜（カラーフィルター）等が形成された基板（対向基板）とを貼り合わせ、これらの間に液晶を封入し、画素電極と対向電極との間に印加される電界により液晶分子を配向させ、光源からの光量を制御することによって表示が行われている。

しかし、アクティブマトリクス基板と対向基板とを貼り合わせる際に、精度良く位置合わせをする必要があり、これが十分でないとアクティブマトリクス基板上の画素電極と、対向基板上の着色膜や遮光膜との間で位置ずれが生じ、表示の際に画像に色ずれやぼやけの他、光漏れによるコントラストの低下を招き、視認性の悪い表示になってしまうといった問題が生じている。

これに対して、対向基板上に形成されていた着色膜および遮光膜をアクティブマトリクス基板上に形成することとし、スイッチング素子、着色膜、遮光膜のいずれかを作製する工程において、アクティブマトリクス基板上に金属または樹脂膜で形成された第１のマーカー（アライメントマーカー）と、対向基板上に導電ペイント材料を塗布して形成された第２のマーカー（アライメントマーカー）とを照合することで、両基板を貼り合わせる際に精度の良い位置あわせを可能とする液晶表示装置の作製方法が報告されている（例えば、特許文献１参照。）。
特開２００２−３５０８００号公報

しかし、アクティブマトリクス基板および対向基板それぞれに対して、位置合わせの為のマーカー（第１のマーカーおよび第２のマーカー）を新たな工程で形成することは、複雑な工程を有する液晶表示装置の作製において、さらなる歩留まりの低下を招く要因の一つになっていた。さらに、パネルの大型化に伴い、位置合わせの精度の低下や、位置合わせの検査工程に時間がかかるという問題も生じている。

そこで、本発明では、新たな工程を増やすことなく位置合わせの為のマーカーを形成して歩留まりの低下を抑えると共に、精度の高い位置合わせおよび検査工程にかかる時間の短縮化を可能とすることにより視認性の高い液晶表示装置などの表示装置を提供することを目的とする。

本発明の液晶表示装置などの表示装置は、対向して配置された一対の基板の一方であり、画素部を有するアクティブマトリクス基板上に形成されたパターンを位置合わせのための第１のマーカーとして形成し、一対の基板の他方である対向基板上に形成された遮光膜の開口部が位置合わせのための第２のマーカーとして形成されていることを特徴とする。なお、これらのマーカーを用いて位置合わせを行うことにより、アクティブマトリクス基板と対向基板との精度の高い位置合わせが可能となる。また、本発明において形成されるパターンは、アクティブマトリクス基板の作製工程の中で形成される半導体膜、絶縁膜、導電膜などを用いて形成することができる。

本発明における液晶表示装置は、透過型、半透過型、微反射型（反射部の面積が透過部の面積よりも小さい場合の構造）、反射型のいずれの場合であっても適用可能である。

また、アクティブマトリクス基板と対向基板との位置合わせが重要となるＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）液晶、ＰＶＡ（ＰａｔｔｅｒｎｅｄＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）液晶、ＡＳＶ（ＡｄｖａｎｃｅｄＳｕｐｅｒＶｉｅｗ）液晶等の広視野角技術を用いた液晶表示装置にも適用することができる。

本発明の液晶表示装置などの表示装置に関する具体的な構成は、対向して配置された一対の基板の一方に形成されたパターンと、前記一対の基板の他方に形成され、開口部を有する遮光膜とを少なくとも有し、前記パターンと前記開口部とが、それぞれ同位置で対向することを特徴とする液晶表示装置などの表示装置である。

また、本発明の液晶表示装置などの表示装置に関する別の構成は、対向して配置された一対の基板の一方に配線、薄膜トランジスタ、画素電極、およびパターンと、前記一対の基板の他方に対向電極および開口部を有する遮光膜とを少なくとも有し、前記パターンは、前記配線上に形成され、前記配線と前記画素電極は、一部で重なっており、前記パターンと前記開口部とが、それぞれ同位置で対向することを特徴とする液晶表示装置などの表示装置である。

また、本発明の液晶表示装置などの表示装置に関する別の構成は、対向して配置された一対の基板の一方に配線、薄膜トランジスタ、画素電極、およびパターンと、前記一対の基板の他方に対向電極および開口部を有する遮光膜とを少なくとも有し、前記パターンは、前記配線上に形成され、かつ前記画素電極は、前記パターンと重ならない位置で前記配線とその一部が重なっており、前記パターンと前記開口部とが、それぞれ同位置で対向することを特徴とする液晶表示装置などの表示装置である。

また、本発明の液晶表示装置などの表示装置に関する別の構成は、対向して配置された一対の基板の一方に配線、薄膜トランジスタ、画素電極、およびパターンと、前記一対の基板の他方に対向電極および開口部を有する遮光膜とを少なくとも有し、前記パターンは、前記配線上に形成され、前記画素電極上の一部に反射性の導電膜が形成され、前記パターンと前記開口部とが、それぞれ同位置で対向することを特徴とする液晶表示装置などの表示装置である。

上記各構成において、前記反射性の導電膜は、前記画素電極の面積の５０％以下の面積を占めるように形成されることを特徴とする。

上記各構成において、前記パターンは、前記薄膜トランジスタが有するチャネル形成領域と同一の半導体膜を用いて形成されていることを特徴とする。

上記各構成において、前記パターンは、半導体膜、絶縁膜、導電膜などを用いて形成することができるが、シリコン、シリコン・ゲルマニウムを主成分とする非晶質半導体、または結晶質半導体を用いて形成することが好ましい。

上記各構成において、前記パターンは、十字形、四辺形、円形のいずれかの形状を有するマーカーであることを特徴とする。

上記各構成において、前記開口部は、前記パターンに対して相似比が１以上となる相似形であることを特徴とする。

なお、本発明において、液晶表示装置とは、液晶素子を用いたデバイス、即ち画像表示デバイスを指す。また、液晶表示パネルにコネクター、例えばフレキシブルプリント配線（ＦＰＣ：ＦｌｅｘｉｂｌｅＰｒｉｎｔｅｄＣｉｒｃｕｉｔ）もしくはＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）テープもしくはＴＣＰ（ＴａｐｅＣａｒｒｉｅｒＰａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または液晶表示パネルにＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）方式によりＩＣ（集積回路）やＣＰＵ（中央演算処理装置）が直接実装されたモジュールも全て液晶表示装置に含むものとする。

本発明の液晶表示装置などの表示装置において、アクティブマトリクス基板上の画素部に形成されたマーカー（第１のマーカーともいう）は、新たな工程を設けることなく画素部の各画素に形成されており、また、これらの第１のマーカーに対応するように形成された対向基板上のマーカー（第２のマーカーともいう）も遮光膜のパターニングの際に同時に形成され、いずれの場合も工程数を増加させることがないために歩留まりの低下を抑えることができる。

また、上記マーカーを用いた位置合わせを行うことにより、両基板の全面での精度の高い位置合わせが可能となる。従って、パネルが大型化した場合にも精度良くアクティブマトリクス基板と対向基板とを貼り合わせることが可能となる。さらに、本発明における両基板の位置合わせは、第１のマーカーおよび第２のマーカーとを重ね合わせることにより行うことから、両基板の位置ずれが瞬時に把握できる為、検査工程にかかる時間の短縮を図ることができる。

さらに、本発明では、精度の高い位置合わせが可能となることにより、視認性の高い液晶表示装置などの表示装置を提供することができる。

以下に、本発明の一態様について図面等を用いながら詳細に説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）

本発明において、アクティブマトリクス基板と対向基板とを精度良く貼り合わせることを可能とするアクティブマトリクス基板および対向基板の構造について図１〜図４を用いて説明する。なお、本実施の形態では、第１のマーカーとなるパターンが半導体膜で形成される場合について説明する。

図１において、アクティブマトリクス基板１０１上には、複数の画素１０２で構成された画素部１０３が形成されている。なお、各画素１０２には、駆動の為のスイッチング素子の他、配線、および画素電極等が形成されている。また、貼り合わせの際の位置合わせのためにアクティブマトリクス基板１０１側に形成される第１のマーカー１０４は、各画素１０２に形成されている。

一方、対向基板１０５上には、対向電極、着色膜、遮光膜等が形成されている。なお、貼り合わせの際の位置合わせのために対向基板１０５側に形成される第２のマーカー１０６は、アクティブマトリクス基板１０１と対向基板１０５とを貼り合わせる際にアクティブマトリクス基板１０１上の画素１０２とほぼ重なる位置に開口部を有するように設けられた遮光膜の一部に別の開口部を開けることにより形成される。

従って、本発明におけるアクティブマトリクス基板１０１と対向基板１０５とを貼り合わせる際の位置合わせは、これらの基板を重ねた際に第１のマーカー１０４と第２のマーカー１０６とを重ね合わせることで行う。

次に、アクティブマトリクス基板１０１の詳細な構造について図２を用いて説明する。図２（Ａ）には、画素部１０３の平面図を示し、図２（Ａ）中の線Ａ−Ａ’における断面図を図２（Ｂ）に示す。

図２（Ａ）は、画素部１０３の一部における拡大図であり、ゲート線２０２（２０２ａ、２０２ｂ）およびソース線２０３（２０３ａ、２０３ｂ）で囲まれた領域に画素がそれぞれ形成されている。なお、各画素には、薄膜トランジスタ（ＴＦＴ）２０４が形成されており、ここでは、逆スタガ型のＴＦＴが形成される場合について示している。ＴＦＴ２０４には画素電極２０９が電気的に接続するように形成されている。また、ゲート線２０２上に第１のマーカー２０６が形成されている。

なお、図２（Ｂ）に示すようにゲート線２０２（２０２ａ、２０２ｂ）は、基板２０１上に形成されている。ゲート線２０２（２０２ａ、２０２ｂ）には、Ｓｉ、Ｇｅ等の半導体を含む膜、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｒ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ、Ｎｄ等の金属元素からなる膜、または前記元素を主成分とする合金材料からなる膜、基板１０１側からＭｏ、Ａｌ、Ｍｏを順次積層した膜、基板１０１側からＴｉ、Ａｌ、Ｔｉを順次積層した膜、基板１０１側からＭｏＮ、Ａｌ−Ｎｄ、ＭｏＮを順次積層した膜、基板１０１側からＭｏ、Ａｌ−Ｎｄ、Ｍｏを順次積層した膜、基板１０１側からＣｒ、Ａｌを順次積層した膜、又は金属窒化物等の化合物材料からなる膜、透明導電膜として用いられるインジウム錫酸化物（ＩＴＯ：ｉｎｄｉｕｍｔｉｎｏｘｉｄｅ）、酸化珪素を含んだ酸化インジウムにさらに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したターゲットを用いて形成されたＩＺＯ（ｉｎｄｉｕｍｚｉｎｃｏｘｉｄｅ）膜、酸化珪素を組成物として有するＩＴＯ等の膜を用いることができる。また、ゲート線２０２（２０２ａ、２０２ｂ）の膜厚は、１５０ｎｍ以上とするのが好ましく、さらに２００〜５００ｎｍとするのが好ましい。

ゲート線２０２（２０２ａ、２０２ｂ）上には、絶縁膜２０５が形成されており、ここでは図示しないが、その一部はＴＦＴ２０４のゲート絶縁膜である。なお、絶縁膜２０５は、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、及び窒化酸化珪素膜、その他の珪素を含む絶縁膜等により、単層または積層構造で形成される。また、絶縁膜２０５の膜厚は、３００〜５００ｎｍとするのが好ましく、さらに３５０〜４８０ｎｍとするのが好ましい。

また、絶縁膜２０５上には、第１の半導体膜が形成されている。第１の半導体膜には、シリコン、シリコン・ゲルマニウム（ＳｉＧｅ）等を主成分とし、結晶状態がそれぞれ異なる非晶質半導膜、結晶状態を一部に含む非晶質半導体膜、及び結晶質半導体膜のいずれかを用いることができる。また、半導体膜は、プラズマＣＶＤ法やスパッタリング法などの公知の成膜方法を用いて成膜することができる。半導体膜の膜厚は、４０〜２５０ｎｍとし、さらに５０〜２２０ｎｍとするのが好ましい。

第１の半導体膜をパターニングすることにより、ＴＦＴ２０４のチャネル形成領域および第１のマーカー２０６（２０６ａ、２０６ｂ）が形成されている。

なお、ここでは図示しないが、ＴＦＴ２０４のチャネル形成領域上には、第２の半導体膜からなるソース領域およびドレイン領域が形成されている。なお、第２の半導体膜は、シリコン、シリコン・ゲルマニウム（ＳｉＧｅ）等を主成分とし、結晶状態がそれぞれ異なる非晶質半導体膜、結晶状態を一部に含む非晶質半導体膜、及び結晶質半導体膜のいずれかを用いることができる。また、ここで用いる第２の半導体膜には、上記主成分の他に、リン、ヒ素、ボロン等のアクセプター型元素又はドナー型元素が含まれている。また、第２の半導体膜の膜厚は、３０〜２５０ｎｍとするのが好ましく、さらに４０〜２２０ｎｍとするのが好ましい。

さらに、図２（Ａ）において、ソース領域上にはソース電極２０７ａ、ドレイン領域上にはドレイン電極２０７ｂがそれぞれ形成されている。なお、ソース電極２０７ａおよびドレイン電極２０７ｂは、ソース線２０３（２０３ａ、２０３ｂ）と同一の導電膜からそれぞれ形成される。

また、ソース電極２０７ａ、ドレイン電極２０７ｂ、およびソース線２０３（２０３ａ、２０３ｂ）は導電性材料を用いて形成され、その膜厚は、１００ｎｍ以上とするのが好ましく、さらに２００〜５００ｎｍとするのが好ましい。ここで用いる導電性の材料としては、Ｓｉ、Ｇｅ等の半導体を含む膜、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｒ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属元素からなる膜、または前記元素を主成分とする合金材料からなる膜、又は金属窒化物等の化合物材料からなる膜等が挙げられる。

また、第１のマーカー２０６（２０６ａ、２０６ｂ）、ソース電極２０７ａ、ドレイン電極２０７ｂ、およびソース線２０３（２０３ａ、２０３ｂ）上には保護膜２０８が形成されている。なお、保護膜２０８は、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、及び窒化酸化珪素膜、その他の珪素を含む絶縁膜により単層又は積層構造で形成される。また、保護膜２０８の膜厚は、１００〜５００ｎｍとし、さらに２００〜４００ｎｍとするのが好ましい。

また、ドレイン電極２０７ｂ上の保護膜２０８の一部に形成された開口部を介してドレイン電極２０７ｂと電気的に接続された画素電極２０９が形成されている。なお、画素電極２０９は、導電性材料を用いて形成され、その膜厚は、１０〜１５０ｎｍとし、さらに４０〜１２５ｎｍとするのが好ましい。

また、ここで用いる導電性の材料としては、透明導電膜として用いられるインジウム錫酸化物（ＩＴＯ：ｉｎｄｉｕｍｔｉｎｏｘｉｄｅ）、酸化亜鉛（ＺｎＯ）、酸化珪素を含んだ酸化インジウムにさらに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したターゲットを用いて形成されたＩＺＯ（ｉｎｄｉｕｍｚｉｎｃｏｘｉｄｅ）、酸化ケイ素を組成物として有するＩＴＯ等が挙げられる。

画素電極２０９上には、ポリイミド等の公知の材料を用いて配向膜２１０が形成される。なお、配向膜２１０は、説明の便宜上、図２（Ａ）（Ｂ）のうち、図２（Ｂ）にのみ図示することとする。

また、図２（Ａ）中の線Ｂ−Ｂ’については、実施の形態２で説明することとするため、ここでの説明は省略する。

なお、本発明は、微反射型の液晶表示の場合にも適用できることから、アクティブマトリクス基板として、図１１に示すように画素電極２０９の一部に反射電極２３０を形成しても良い。図１１に示すアクティブマトリクス基板は、反射電極２３０が形成されている構造であること以外は、図２に示したアクティブマトリクス基板と構造が同じであるので、同じ符号を用い、説明を省略することとする。

この場合、反射電極２３０は、遮光性の導電膜（例えば、Ａｌ、Ａｇ等の金属元素からなる膜、または前記元素を主成分とする合金材料からなる膜、基板１０１側からＡｌ、ＩＺＯ等を順次積層した膜）を用いて１０〜１５０ｎｍ、さらに好ましくは４０〜１２５ｎｍの膜厚で形成すればよい。なお、上述したＩＺＯ（ｉｎｄｉｕｍｚｉｎｃｏｘｉｄｅ）は、酸化珪素を含んだ酸化インジウムにさらに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したターゲットを用いて形成された導電膜をいう。また、反射電極２３０は、画素電極２０９の面積の５０％以下の面積となるように形成すればよい。

さらに、図１２に示すように画素電極の一部がゲート線２０２（２０２ａ、２０２ｂ）と重なるように画素電極２４０を形成することにより、図１２に示す領域ａ（２４１）において、ゲート線２０２（２０２ａ、２０２ｂ）と画素電極２４０との間で容量を形成することができる。なお、この場合には、ゲート線２０２（２０２ａ、２０２ｂ）上に形成されている第１のマーカー２０６（２０６ａ、２０６ｂ）と重ならないように画素電極２４０を形成することが好ましい。また、図１２に示すアクティブマトリクス基板は、一部がゲート線２０２（２０２ａ、２０２ｂ）と重なるように画素電極２４０が形成されている構造であること以外は、図２に示したアクティブマトリクス基板と構造が同じであるので、同じ符号を用い、説明を省略することとする。

図１２に示す構造とすることにより、第１のマーカー２０６の部分における透光性を損なうことなく容量の形成が可能となる。

本発明の場合には、アクティブマトリクス基板上に形成される第１のマーカー２０６（２０６ａ、２０６ｂ）は、図２に示すゲート線２０２（２０２ａ、２０２ｂ）と平行して画素電極との容量を形成する為の容量線上に形成することもできる。

次に、対向基板１０５（図１）の詳細な構造について図３を用いて説明する。図３（Ａ）には、図２で示すアクティブマトリクス基板の画素部１０３の一部と貼り合わされる部分の平面図を示し、図３（Ａ）中の線Ａ−Ａ’における断面図を図３（Ｂ）に示す。

図３（Ａ）は、対向基板上であって、アクティブマトリクス基板の画素部１０３と貼り合わされる部分についての拡大図であり、アクティブマトリクス基板の画素と重なる領域、および第１のマーカー２０６（２０６ａ、２０６ｂ）（図２）と重なる部分を除いて形成される遮光膜２２１上に対向電極２２５が形成されている。

図３（Ｂ）に示すように基板２２０上に遮光膜２２１が形成されており、遮光膜２２１は、アクティブマトリクス基板の画素と重なる領域、および第１のマーカー２０６（２０６ａ、２０６ｂ）（図２）と重なる部分に開口部を有するように形成されている。遮光膜２２１上には着色膜２２２が形成されており、着色膜２２２上には、遮光膜２２１を形成することにより生じる凹凸を緩和する為の平坦化膜２２４が形成されている。さらに、平坦化膜２２４上には対向電極２２５および配向膜２２６が形成されている。

遮光膜２２１は、遮光性の膜（例えば、クロム（Ｃｒ）の単層膜、酸化クロム（Ｃｒ_ｘＯ_ｙ）とクロム（Ｃｒ）の積層膜、カーボンブラックなどの顔料、染料等を樹脂中に分散させた樹脂ＢＭ（ブラックマトリクス）等）を１０〜１５０ｎｍの膜厚で形成し、アクティブマトリクス基板の画素と重なる領域、および第１のマーカー２０６（２０６ａ、２０６ｂ）（図２）と重なる部分に開口部を有するようにパターニングして形成される。なお、第１のマーカー２０６（２０６ａ、２０６ｂ）（図２）と重なる部分に形成される開口部が、第２のマーカー２２３（２２３ａ、２２３ｂ）であり、第１のマーカーと第２のマーカーを位置合わせの目印として重ね合わせることにより、アクティブマトリクス基板と対向基板とを精度良く重ね合わせることができる。

遮光膜２２１上には、着色膜２２２が形成されている。なお、着色膜２２２は、着色顔料を含む絶縁膜（ポリイミド、アクリル樹脂）、その他、感光性樹脂やレジスト等を用いることができる。また、膜厚は、１〜３μｍとするのが好ましい。着色膜２２２は、画素部における画素列ごとに異なる色（例えば赤、緑、青の３色）を呈する材料で形成されていても良いし、１画素ごとに異なる色（例えば赤、緑、青の３色）を呈する材料で形成されていても良い。さらに、全ての画素が同一色を呈する材料で形成されていても良い。

着色膜２２２上には、平坦化膜２２４が形成されている。なお、平坦化膜２２４には、絶縁材料（有機材料、無機材料）を用いることができ、単層または積層構造で形成することができる。なお、具体的には、アクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）、エポキシ樹脂などの耐熱性高分子、又はシリカガラスに代表されるシロキサンポリマー系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちＳｉ−Ｏ−Ｓｉ結合を含む無機シロキサンポリマー、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーに代表される珪素上の水素がメチルやフェニルのような有機基によって置換された有機シロキサンポリマー系の有機絶縁材料からなる膜や、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、その他の珪素を含む無機絶縁材料からなる膜を用いることができる。また、膜厚は、１〜３μｍとするのが好ましい。なお、本発明において平坦化膜２２４は、必ずしも設ける必要はないが、形成して対向基板表面を平坦化させることにより、液晶パネルを形成した際に生じうる液晶の配向乱れを防止することができる。

さらに平坦化膜２２４上に形成される対向電極２２５は、導電性材料を用いて形成され、その膜厚は、１０〜１５０ｎｍとし、さらに４０〜１００ｎｍとするのが好ましい。

また、ここで用いる導電性材料としては、透明導電膜として用いられるインジウム錫酸化物（ＩＴＯ：ｉｎｄｉｕｍｔｉｎｏｘｉｄｅ）、酸化亜鉛（ＺｎＯ）、酸化珪素を含んだ酸化インジウムにさらに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したターゲットを用いて形成されたＩＺＯ（ｉｎｄｉｕｍｚｉｎｃｏｘｉｄｅ）、酸化ケイ素を組成物として有するＩＴＯ等が挙げられる。

対向電極２２５上には、ポリイミド等の公知の材料を用いて配向膜２２６が形成される。なお、配向膜２２６は、説明の便宜上、図３（Ａ）（Ｂ）のうち、図３（Ｂ）にのみ図示することとする。

次に、図４には、図２で示したアクティブマトリクス基板１０１と、図３で示した対向基板１０５とを位置合わせして貼り合わせた状態について示す。図４（Ａ）には、平面図を示し、図４（Ｂ）には図４（Ａ）中の線Ａ−Ａ’における断面図を図４（Ｂ）に示す。

なお、アクティブマトリクス基板１０１上に形成された第１のマーカー２０６（２０６ａ、２０６ｂ）と、対向基板１０５上に形成された第２のマーカー２２３（２２３ａ、２２３ｂ）とを重ね合わせることにより、両基板の位置合わせを行うことができる。

ここで、アクティブマトリクス基板１０１上に形成された第１のマーカー２０６（２０６ａ、２０６ｂ）と、対向基板１０５上に形成された第２のマーカー２２３（２２３ａ、２２３ｂ）の形状のバリエーションについて、図１３を用いて説明する。

図１３では、両基板を重ねた際のマーカー（第１のマーカーおよび第２のマーカー）の形状を説明する便宜上、アクティブマトリクス基板１０１側については、遮光膜５０１と第１のマーカーについてのみ示し、対向基板１０５側については、第２のマーカーについてのみ示すこととする。

図１３（Ａ）は、第１のマーカー５０２が十字形であり、第２のマーカー５０３が、第１のマーカー５０２に対して相似比が１以上となる相似形である場合について示す。なお、図１３（Ａ）に示す十字形の場合には、周囲を囲む辺の長さが全て同一である。

図１３（Ｂ）は、第１のマーカー５０４が十字形であり、第２のマーカー５０５が、第１のマーカー５０４に対して相似比が１以上となる相似形である場合について示す。なお、図１３（Ｂ）に示す十字形の場合には、周囲を囲む辺の長さが異なっている。図１３（Ｂ）の形状の場合には、図１３（Ａ）の形状の場合よりもより高精度な位置合わせが可能となる。

図１３（Ｃ）は、第１のマーカー５０６が、図１３（Ｂ）に示した第１のマーカー５０４の十字形の端部４カ所がさらに十字形となる形状であり、第２のマーカー５０７が、第１のマーカー５０６に対して相似比が１以上となる相似形である場合について示す。

図１３（Ｄ）は、第１のマーカー５０８が２つの長方形を平行に並べた形状であり、第２のマーカー５０９が、第１のマーカー５０８に対して相似比が１以上となる相似形である場合について示す。図１３（Ｄ）の形状の場合には、２つの長方形による位置合わせとなる為、より高精度な位置合わせが可能となる。

図１３（Ｅ）は、第１のマーカー５１０が長方形の端部２カ所が十字形になる形状であり、第２のマーカー５１１が、第１のマーカー５１０に対して相似比が１以上となる相似形である場合について示す。

図１３（Ｆ）は、第１のマーカー５１２がＬ字形であり、第２のマーカー５１３が、第１のマーカー５１２に対して相似比が１以上となる相似形である場合について示す。

図１３（Ｇ）は、第１のマーカー５１４が四辺形であり、第２のマーカー５１５が、第１のマーカー５１４に対して相似比が１以上となる相似形である場合について示す。なお、ここでいう四辺形には、正方形、長方形、菱形等を含むこととする。

図１３（Ｈ）は、第１のマーカー５１６が四辺形の内部に前記四辺形に対して相似比が１よりも小さくなる相似形の開口部を有する形状であり、第２のマーカー５１７が、第１のマーカー５１６に対して相似比が１以上となる相似形である場合について示す。

図１３（Ｉ）は、第１のマーカー５１８が、円を４等分して分離させてなる４つの１／４円の内部それぞれに前記１／４円に対して相似比が１よりも小さくなる相似形の開口部を有する形状であり、第２のマーカー５１９が、第１のマーカー５１８に対して相似比が１以上となる相似形である場合について示す。

図１３（Ｊ）は、第１のマーカー５２０が円が２つ並んだ形状であり、第２のマーカー５２１が、第１のマーカー５２０に対して相似比が１以上となる相似形である場合について示す。図１３（Ｊ）の場合には、円形状である為、マーカーを形成するパターニングの際に残渣が残りにくいといったマーカー形成上のメリットを有している。

なお、上述した図１３（Ａ）〜（Ｊ）に示すマーカー形状のバリエーションは、本発明に用いることのできるマーカー形状の一例にすぎず、本発明のマーカー形状を限定するものではない。

また、マーカー形状は、露光やエッチング等のプロセスの事情により上述した形状の角または隅が若干丸くなることが一般的であるが、位置合わせという本質的機能を失わない程度において丸くなる場合には問題がないものとする。

また、本実施の形態で説明したアクティブマトリクス基板１０１と対向基板１０５の間に液晶層を挟むことにより、液晶表示パネルを形成することができる。

本発明において、アクティブマトリクス基板１０１上に形成される第１のマーカー２０６（２０６ａ、２０６ｂ）は、第１の半導体膜をパターニングしてＴＦＴ２０４のチャネル形成領域と同時に形成され、また、対向基板１０５上に形成される第２のマーカー２２３（２２３ａ、２２３ｂ）も遮光性の膜をパターニングして遮光膜２２１を形成する際に同時に形成される為、新たな工程を必要とすることなくアクティブマトリクス基板と対向基板との精度の高い位置合わせを実現することができる。
（実施の形態２）

本実施の形態２では、実施の形態１で説明したアクティブマトリクス基板の作製方法について図５、図６を用いて説明する。なお、図５、図６は、図２に示したアクティブマトリクス基板の図２（Ａ）中、線Ｂ−Ｂ’における断面構造が形成されるまでの作製方法を示すものである。また、図２、図５、図６においては、共通の符号を用いて説明することとする。

図５（Ａ）に示すように、基板２０１上に第１の導電膜３０１を形成する。第１の導電膜３０１は、スパッタリング法、ＰＶＤ法、ＣＶＤ法、液滴吐出法、印刷法、電界メッキ法等の成膜方法により、Ｓｉ、Ｇｅ等の半導体を含む膜、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ、Ｎｄ等の金属元素、または前記元素を主成分とする合金材料、又は金属窒化物等の化合物材料、透明導電膜として用いられるインジウム錫酸化物（ＩＴＯ：ｉｎｄｉｕｍｔｉｎｏｘｉｄｅ）、酸化珪素を含んだ酸化インジウムにさらに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したターゲットを用いて形成されたＩＺＯ（ｉｎｄｉｕｍｚｉｎｃｏｘｉｄｅ）、酸化珪素を組成物として有するＩＴＯ等の膜で形成される。

なお、基板２０１には、ガラス基板、石英基板、アルミナなどのセラミック等絶縁物質で形成される基板、プラスチック基板、シリコンウェハ、金属板等を用いることができる。

また、ここでは図示しないが、基板２０１から半導体膜等への不純物の混入を防止するため、基板２０１上に窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、あるいはこれらの積層膜等のブロッキング膜が形成されていても良い。

次に、第１の導電膜３０１をパターニングすることによって、ゲート電極３０２およびゲート線２０２ａが形成される（図５（Ｂ））。スパッタリング法やＣＶＤ法等の成膜方法を用いて第１の導電膜３０１を形成する場合には、液滴吐出法、フォトリソグラフィー工程、レーザービーム直接描画装置を用いた感光性材料の露光及び現像等によって、導電膜上にマスクを形成し、マスクを用いて導電膜を所望の形状にパターニングすることとする。

また、液滴吐出法を用いる場合には、そのままパターン形成が可能であるため、吐出口（以下、ノズルと示す。）から上記金属の粒子が有機樹脂に溶解又は分散された液状物質を吐出し、加熱することにより、ゲート電極３０２およびゲート線２０２ａが形成される。有機樹脂は、金属粒子のバインダー、溶媒、分散剤、及び被覆剤として機能する有機樹脂から選ばれた一種又は複数種を用いることができる。代表的には、ポリイミド、アクリル、ノボラック樹脂、メラミン樹脂、フェノール樹脂、エポキシ樹脂、珪素樹脂、フラン樹脂、ジアリルフタレート樹脂等や、公知の有機樹脂が挙げられる。

なお、液状物質の粘度は５〜２０ｍＰａ・ｓが好適であり、これは、乾燥が起こることを防止し、吐出口から金属粒子を円滑に吐出できるようにするためである。また、表面張力は４０ｍＮ／ｍ以下が好ましい。なお、用いる溶媒や用途に合わせて、液状物質の粘度等は適宜調整するとよい。

また、液状物質に含まれる金属粒子の粒径は、数ｎｍ〜１０μｍのものを用いることができるが、ノズルの目詰まり防止や高精細なパターンの作製のためには、なるべく小さい方が好ましく、粒径０．１μｍ以下の金属粒子を用いるのがより好ましい。

次に、絶縁膜２０５を形成する。絶縁膜２０５は、ＣＶＤ法やスパッタリング法等の成膜方法により、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、およびその他の珪素を含む絶縁膜等の単層または積層構造で形成される。なお、絶縁膜２０５の膜厚は、３００〜５００ｎｍとするのが好ましく、さらに３５０〜４８０ｎｍとするのが好ましい。

次に、第１の半導体膜３０４を成膜する。第１の半導体膜３０４は、ＣＶＤ法やスパッタリング法等の成膜方法により形成することができ、シリコン、シリコン・ゲルマニウム（ＳｉＧｅ）等を主成分とし、結晶状態がそれぞれ異なる非晶質半導膜、結晶状態を一部に含む非晶質半導体膜、及び結晶質半導体膜のいずれかを用いることができる。また、第１の半導体膜３０４には、上記主成分の他に、リン、ヒ素、ボロン等のアクセプター型元素又はドナー型元素が含まれていても良い。また、第１の半導体膜３０４の膜厚は、４０〜２５０ｎｍとし、さらに５０〜２２０ｎｍとするのが好ましい。

次に、第１の半導体膜３０４上に一導電型を呈する第２の半導体膜３０５を形成する。第２の半導体膜３０５は、ＣＶＤ法やスパッタリング法等の成膜方法により形成される。また、ここで形成されるシリコン、シリコン・ゲルマニウム（ＳｉＧｅ）等を主成分とし、結晶状態がそれぞれ異なる非晶質半導膜、結晶状態を一部に含む非晶質半導体膜、及び結晶質半導体膜等の膜中には、上記主成分の他に、リン、ヒ素、ボロン等のアクセプター型元素又はドナー型元素が含まれている（図５（Ｃ））。

図５（Ｄ）に示すように第２の半導体膜３０５上の所望の位置に第１のマスク３０６（３０６ａ、３０６ｂ）を形成し、これを用いて第１の半導体膜３０４および第２の半導体膜３０５の一部をそれぞれエッチングし、パターニングされた第１の半導体膜（３０７ａ、３０７ｂ）および第２の半導体膜３０８（３０８ａ、３０８ｂ）がそれぞれ得られる。なお、これらのうち３０７ａは、ＴＦＴのチャネル形成領域として機能し、３０７ｂは、位置合わせの為のマーカーとして機能する（図５（Ｄ））。

図５（Ｅ）に示すように第１のマスク３０６（３０６ａ、３０６ｂ）を除去した後、第２の半導体膜３０８（３０８ａ、３０８ｂ）および絶縁膜２０５上に第２の導電膜３０９が形成される。なお、第２の導電膜３０９の膜厚は、１００ｎｍ以上とするのが好ましく、さらに２００〜７００ｎｍとするのが好ましい。また、第２の導電膜３０９に用いる導電性材料としては、Ｓｉ、Ｇｅ等の半導体を含む膜、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属元素からなる膜、または前記元素を主成分とする合金材料からなる膜、又は金属窒化物等の化合物材料からなる膜等が挙げられる。

第２の導電膜３０９上に第２のマスク３１０（３１０ａ、３１０ｂ）を形成し、第２の導電膜３０９の一部をエッチングし、所望の形状に形成する。ここでパターニングされた第２の導電膜３１１（３１１ａ、３１１ｂ）は、ＴＦＴのソース電極またはドレイン電極として機能する（図６（Ａ）及び（Ｂ））。なお、第２の導電膜３０９を所望の形状に形成するためには、液滴吐出法、フォトリソグラフィー工程、レーザービーム直接描画装置を用いた感光性材料の露光及び現像等によって、第２の導電膜３０９上にマスクを形成し、マスクを用いて所望の形状にエッチングする方法を用いることができる。

第２のマスク３１０（３１０ａ、３１０ｂ）を除去した後、パターニングされた第２の導電膜３１１（３１１ａ、３１１ｂ）をマスクとして第２の半導体膜３０８ａの一部をエッチングすることにより、ＴＦＴ２０４のソース領域３１２ａおよびドレイン領域３１２ｂが形成される。また、マーカーとして機能する第１の半導体膜３０７ｂ上に形成されていた第２の半導体膜３０８ｂも同時に除去される（図６（Ｃ））。

なお、ここでは第２の導電膜３１１（３１１ａ、３１１ｂ）のうち、ソース領域３１２ａと重なる部分（３１１ａ）がソース電極２０７ａとなり、ドレイン領域３１２ｂと重なる部分（３１１ｂ）がドレイン電極２０７ｂとなる。

以上により、ゲート電極３０２、絶縁膜２０５、チャネル形成領域として機能する第１の半導体膜３０７ａ、ソース領域３１２ａ、ドレイン領域３１２ｂ、ソース電極２０７ａ、およびドレイン電極２０７ｂを含むＴＦＴ２０４が形成される（図６（Ｃ））。

次に、保護膜２０８を形成する。なお、保護膜２０８は、プラズマＣＶＤ法やスパッタリング法等の成膜方法により、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜、および酸化窒化珪素膜等の絶縁膜により単層又は積層構造で形成される。なお、保護膜２０８の膜厚は、１００〜５００ｎｍとし、さらに２００〜３００ｎｍとするのが好ましい。

次に、保護膜２０８の一部であって、ドレイン電極２０７ｂと重なる位置に開口部を形成し、開口部においてドレイン電極２０７ｂと電気的に接続された画素電極２０９を形成する（図６（Ｄ））。

なお、画素電極２０９は、スパッタリング法、蒸着法、ＣＶＤ法、塗布法等により形成されるインジウム錫酸化物（ＩＴＯ：ｉｎｄｉｕｍｔｉｎｏｘｉｄｅ）、酸化珪素を含んだ酸化インジウムにさらに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したターゲットを用いて形成されたＩＺＯ（ｉｎｄｉｕｍｚｉｎｃｏｘｉｄｅ）、酸化ケイ素を組成物として有するＩＴＯ等の透明導電膜をパターニングすることにより形成される。なお、画素電極２０９の膜厚は、１０〜１５０ｎｍとし、さらに４０〜１２０ｎｍとするのが好ましい。

以上の工程により、本発明におけるアクティブマトリクス基板を形成することができる。また、アクティブマトリクス基板上に形成されたマーカーと、対向基板上に形成されたマーカーとが重なるように位置合わせを行った後、これらの基板の間に液晶材料が備えられた液晶表示パネルを形成することができる。なお、液晶表示パネルの構成については、実施の形態３で詳細に説明することとする。

本実施の形態で示した方法でアクティブマトリクス基板上に作製されたマーカーを用いることで、新たな工程を必要とすることなくアクティブマトリクス基板と対向基板との精度の高い位置合わせを実現することができる。
（実施の形態３）

本実施の形態では、本発明の液晶表示パネルの構成について、図７を用いて説明する。図７（Ａ）は、アクティブマトリクス基板７０１と、対向基板７０２との間に液晶材料を挟んでなる液晶パネルの上面図であり、図７（Ｂ）は、図７（Ａ）のＡ−Ａ’における断面図に相当する。また、アクティブマトリクス基板７０１には、実施の形態１または実施の形態２で説明したアクティブマトリクス基板を用いることとする。

図７（Ａ）において、点線で示された７０５は画素部、７０６は駆動回路部である。本実施の形態において、画素部７０５は、シール材７０３で囲まれた領域内に形成され、駆動回路部７０６は、その領域外に実装されている。

また、アクティブマトリクス基板７０１と対向基板７０２とを封止するシール材７０３には、密閉空間の間隔を保持するためのギャップ材が含有されており、これらにより形成される空間には、液晶材料が充填されている。なお、図７（Ａ）には、アクティブマトリクス基板７０１と対向基板７０２とをシール材７０３によって張り合わせた後、両基板の間に液晶材料を注入し、封止材７０４によって封止する場合について示したが、本発明は、この方法に限られることはなく、アクティブマトリクス基板７０１と対向基板７０２のうちの一方の基板上に液晶材料を滴下した後、両方の基板を貼り合わせる方法（ＯＤＦ法）を用いることもできる。

次に、断面構造について図７（Ｂ）を用いて説明する。アクティブマトリクス基板７０１を形成する第１の基板７０７上には画素部７０５が形成されており、ＴＦＴを代表とする半導体素子を複数有している。また、本実施の形態では、基板上に実装された駆動回路部７０６には、ソース線駆動回路およびゲート線駆動回路が含まれている。

画素部７０５には、複数の画素が形成されており、画素電極である第１の電極７１１は、配線を介して駆動用ＴＦＴ７１３と電気的に接続されている。さらに、画素部７０５には、対向基板７０２を貼り合わせる際の位置合わせに用いる第１のマーカー７１４が複数設けられている。また、第１の電極７１１、駆動用ＴＦＴ７１３、第１のマーカー７１４上には、配向膜７１５が形成されている。

一方、対向基板７０２を形成する第２の基板７０８上には、遮光膜７１６、着色層（カラーフィルター）７１７、第２のマーカー７１８、および対向電極である第２の電極７１９が形成されている。また、第２の電極７１９上には、配向膜７２０が形成されている。

なお、本実施の形態で示す液晶表示パネルにおいて、アクティブマトリクス基板７０１上に形成された第１の電極７１１と、対向基板７０２上に形成された第２の電極７１９との間に液晶層７１２を挟んでなる部分が液晶素子７１０である。

また、７２１は柱状のスペーサーであり、アクティブマトリクス基板７０１と対向基板７０２との間の距離（セルギャップ）を制御するために設けられている。絶縁膜を所望の形状にエッチングして形成されている。なお、球状スペーサーを用いても良い。

画素部７０５、および駆動回路部７０６に与えられる各種信号及び電位は、接続配線７２２を介して、ＦＰＣ７２３から供給されている。なお、接続配線７２２とＦＰＣ７２３とは、異方性導電膜又は異方性導電樹脂７２４で電気的に接続されている。なお、異方性導電膜又は異方性導電樹脂の代わりに半田や銀ペースト等の導電性ペーストを用いてもよい。

また、図示しないが、アクティブマトリクス基板７０１及び対向基板７０２の一方又は両方の表面には、接着剤によって偏光板が固定されている。なお、偏光板の他に位相差板を設けてもよい。

以上に説明した液晶表示パネルは、本発明を用いてアクティブマトリクス基板上に形成された第１のマーカーと、対向基板上に形成された第２のマーカーとが重なるように位置合わせを行った上でこれらの基板が貼り合わされている。なお、これらのマーカー（第１のマーカー、第２のマーカー）は、新たな工程を必要とすることなく形成することができることから、容易に精度の高い位置合わせを実現させた液晶表示パネルを提供することができる。
（実施の形態４）

本実施の形態では、本発明の液晶表示パネルにおける駆動回路の実装方法について、図８を用いて説明する。

図８（Ａ）の場合には、画素部８０１の周辺にソース線駆動回路８０２、及びゲート線駆動回路８０３ａ、８０３ｂを実装される。すなわち、公知の異方性導電接着剤、及び異方性導電フィルムを用いた実装方法、ＣＯＧ方式、ワイヤボンディング方法、並びに半田バンプを用いたリフロー処理等により基板８００上にＩＣチップ８０５を実装することで、ソース線駆動回路８０２、及びゲート線駆動回路８０３ａ、８０３ｂ等が実装される。なお、ＩＣチップ８０５は、ＦＰＣ（フレキシブルプリントサーキット）８０６を介して、外部回路と接続される。

なお、ソース線駆動回路８０２の一部、例えばアナログスイッチを基板上に一体形成し、かつその他の部分を別途ＩＣチップで実装してもよい。

また、図８（Ｂ）の場合には、画素部８０１とゲート線駆動回路８０３ａ、８０３ｂ等が基板上に一体形成され、ソース線駆動回路８０２等が別途ＩＣチップで実装される。すなわち、ＣＯＧ方式などの実装方法により、画素部８０１とゲート線駆動回路８０３ａ、８０３ｂ等が一体形成された基板８００上にＩＣチップ８０５を実装することで、ソース線駆動回路８０２等が実装される。なお、ＩＣチップ８０５は、ＦＰＣ８０６を介して、外部回路と接続される。

さらに、図８（Ｃ）の場合には、ＴＡＢ方式によりソース線駆動回路８０２等が実装される。なお、ＩＣチップ８０５は、ＦＰＣ８０６を介して、外部回路と接続される。図８（Ｃ）の場合には、ソース線駆動回路８０２等をＴＡＢ方式により実装しているが、ゲート線駆動回路等をＴＡＢ方式により実装してもよい。

ＩＣチップ８０５をＴＡＢ方式により実装すると、基板に対して画素部を大きく設けることができ、狭額縁化を達成することができる。

また、ＩＣチップ８０５の代わりにガラス基板上にＩＣを形成したＩＣ（以下、ドライバＩＣと表記する）を設けてもよい。ＩＣチップ８０５は、円形のシリコンウェハからＩＣチップを取り出すため、母体基板形状に制約がある。一方、ドライバＩＣは、母体基板がガラスであり、形状に制約がないため、生産性を高めることができる。そのため、ドライバＩＣの形状寸法は自由に設定することができる。例えば、ドライバＩＣの長辺の長さを１５〜８０ｍｍとして形成すると、ＩＣチップを実装する場合と比較し、必要な数を減らすことができる。その結果、接続端子数を低減することができ、製造上の歩留まりを向上させることができる。

ドライバＩＣは、基板上に形成された結晶質半導体を用いて形成することができ、結晶質半導体は連続発振型のレーザー光を照射することで形成するとよい。連続発振型のレーザー光を照射して得られる半導体膜は、結晶欠陥が少なく、大粒径の結晶粒を有する。その結果、このような半導体膜を有するトランジスタは、移動度や応答速度が良好となり、高速駆動が可能となり、ドライバＩＣに好適である。

以上に示す実装方法により駆動回路が実装された液晶表示パネルは、本発明を用いてアクティブマトリクス基板上に形成された第１のマーカーと、対向基板上に形成された第２のマーカーとを用いた精度の高い位置合わせが行われている。従って、駆動回路が実装された場合においても、視認性の高い液晶表示パネルを提供することができる。
（実施の形態５）

本実施の形態では、実施の形態１〜４を実施することにより形成される本発明の液晶表示パネルに電源回路、コントローラ等の外部回路を接続して形成される液晶モジュールであって、白色ライトを用いてカラー表示をする液晶モジュールについて、図９の断面図を用いて説明する。

図９に示すように、アクティブマトリクス基板９０１と対向基板９０２は、シール材９０３により固着され、それらの間には液晶層９０５が設けられ、液晶表示パネルが形成されている。

また、アクティブマトリクス基板９０１上に形成された着色膜９０６は、カラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色膜が各画素に対応して設けられている。アクティブマトリクス基板９０１と対向基板９０２との内側には、配向膜９１８、９１９が形成されている。また、アクティブマトリクス基板９０１と対向基板９０２との外側には、偏光板９０７、９０８が配設されている。また、偏光板９０７の表面には、保護膜９０９が形成されており、外部からの衝撃を緩和している。

アクティブマトリクス基板９０１に設けられた接続端子９１０には、ＦＰＣ９１１を介して配線基板９１２が接続されている。配線基板９１２には、画素駆動回路（ＩＣチップ、ドライバＩＣ等）、コントロール回路や電源回路などの外部回路９１３が組み込まれている。

冷陰極管９１４、反射板９１５、及び光学フィルム９１６、インバーター（図示しない。）は、バックライトユニットであり、これらが光源となって液晶表示パネルへ光を投射する。液晶表示パネル、光源、配線基板９１２、ＦＰＣ９１１等は、ベゼル９１７で保持及び保護されている。

以上に示す液晶モジュールは、本発明を用いてアクティブマトリクス基板上に形成された第１のマーカーと、対向基板上に形成された第２のマーカーとを用いた精度の高い位置合わせが行われた液晶表示パネルを用いて形成されている。従って、モジュールを形成した場合においても、視認性の高い表示を実現させることができる。
（実施の形態６）

本発明により、アクティブマトリクス基板上に形成された第１のマーカーと、対向基板上に形成された第２のマーカーとを用いて位置合わせをする方法について説明する。

アクティブマトリクス基板と対向基板とを貼り合わせる際、ＣＣＤカメラまたは光学顕微鏡で、両基板の全数あるいは任意の個数のマーカーをそれぞれ描出し、一方の基板上のマーカーとそれに対応するよう形成された他方の基板上のマーカーとが重なるように両基板の位置合わせを行う。なお、この場合には、基板の画像情報（ｘ軸、ｙ軸、ｚ軸方向の位置情報を含む）を別々に取得した後、貼り合わせ位置を計算して貼り合わせるが、Ｚ軸方向に両基板を固定した状態で対向基板側からＣＣＤカメラまたは光学顕微鏡でマーカー（第１のマーカーと第２のマーカー）の重なり具合を確認し、ｘ、ｙ軸方向に一方または両方の基板を移動させることにより位置合わせをしてもよい。

なお、部分的にマーカーにズレが生じている場合には、マーカーの平均位置を算出し、ｘ軸、ｙ軸方向を適宜微調整した後、位置合わせを行えばよい。また、同時にゴミや汚染物、配線の短絡等を検知して処理しても良い。この場合、ＣＣＤ等の一走査で２種類の情報を得ることができる。

さらにマザーガラスのパターンズレや不良箇所等の情報をストックし、工程管理の為のデータベースに送ることで工程全体へのフィードバックをかけ、より生産性を上げることが可能となる。
（実施の形態７）

本発明の液晶表示装置などの表示装置を備えた電子機器として、テレビジョン装置（単にテレビ、又はテレビジョン受信機ともよぶ）、デジタルカメラ、デジタルビデオカメラ等のカメラ、電話装置（単に電話機、電話ともよぶ）、ＰＤＡ等の情報端末、ゲーム機、コンピューター用のモニター、コンピューター、カーオーディオやＭＰ３プレーヤー等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。その好ましい形態について、図１０を参照して説明する。

図１０（Ａ）に示すテレビジョン装置は、本体８００１、表示部８００２等を含んでいる。表示部８００２は、本発明の液晶表示装置などの表示装置を適用することができる。なお、本発明の液晶表示装置などの表示装置は、新たな工程を設けることなく形成された位置合わせの為のマーカーにより精度良く張り合わされた表示パネルを用いていることから、視認性の高い画像表示が実現可能なテレビジョン装置を提供することができる。

図１０（Ｂ）に示す情報端末機器は、本体８１０１、表示部８１０２等を含んでいる。表示部８１０２は、本発明の液晶表示装置などの表示装置を適用することができる。なお、本発明の液晶表示装置などの表示装置は、新たな工程を設けることなく形成された位置合わせの為のマーカーにより精度良く張り合わされた表示パネルを用いていることから、視認性の高い画像表示が実現可能な情報端末機器を提供することができる。

図１０（Ｃ）に示すデジタルビデオカメラは、本体８２０１、表示部８２０２等を含んでいる。表示部８２０２は本発明の液晶表示装置などの表示装置を適用することができる。なお、本発明の液晶表示装置などの表示装置は、新たな工程を設けることなく形成された位置合わせの為のマーカーにより精度良く張り合わされた表示パネルを用いていることから、視認性の高い画像表示が実現可能なデジタルビデオカメラを提供することができる。

図１０（Ｄ）に示す電話機は、本体８３０１、表示部８３０２等を含んでいる。表示部８３０２は、本発明の液晶表示装置などの表示装置を適用することができる。なお、本発明の液晶表示装置などの表示装置は、新たな工程を設けることなく形成された位置合わせの為のマーカーにより精度良く張り合わされた表示パネルを用いていることから、視認性の高い画像表示が実現可能な電話機を提供することができる。

図１０（Ｅ）に示す液晶モニターは、本体８４０１、表示部８４０２等を含んでいる。表示部８４０２は、本発明の液晶表示装置を適用することができる。なお、本発明の液晶表示装置は、新たな工程を設けることなく形成された位置合わせの為のマーカーにより精度良く張り合わされた液晶表示パネルを用いていることから、視認性の高い画像表示が実現可能な液晶モニターを提供することができる。

このように、新たな工程を追加することなく形成された位置合わせの為のマーカーにより精度良く張り合わされた液晶表示パネルなどの表示パネルを用いた本発明の液晶表示装置などの表示装置をその表示部に用いることにより、視認性の高い画像表示が実現可能な電子機器を提供することができる。

本発明の構成について説明する図。本発明のアクティブマトリクス基板の構造を説明する図。本発明の対向基板の構造を説明する図。本発明のアクティブマトリクス基板の作製方法を説明する図。本発明のアクティブマトリクス基板の作製方法を説明する図。本発明の液晶表示パネルの駆動回路について説明する図。本発明の液晶表示パネルについて説明する図。本発明の液晶表示パネルに実装する駆動回路について説明する図。本発明の液晶モジュールについて説明する図。電子機器について説明する図。本発明のアクティブマトリクス基板の構造を説明する図。本発明のアクティブマトリクス基板の構造を説明する図。本発明のマーカー形状について説明する図。

符号の説明

１０１アクティブマトリクス基板
１０２画素
１０３画素部
１０４第１のマーカー
１０５対向基板
１０６第２のマーカー
２０１基板
２０２（２０２ａ、２０２ｂ）ゲート線
２０３（２０３ａ、２０３ｂ）ソース線
２０４薄膜トランジスタ（ＴＦＴ）
２０５絶縁膜
２０６（２０６ａ、２０６ｂ）第１のマーカー
２０７ａソース電極
２０７ｂドレイン電極
２０８保護膜
２０９画素電極
２１０配向膜
２１３対向電極
２２０基板
２２１遮光膜
２２２着色膜
２２３（２２３ａ、２２３ｂ）第２のマーカー
２２４平坦化膜
２２５対向電極
２２６配向膜
２３０反射電極
２４０画素電極
３０１第１の導電膜
３０２ゲート電極
３０４第１の半導体膜
３０５第２の半導体膜
３０６（３０６ａ、３０６ｂ）第１のマスク
３０７（３０７ａ、３０７ｂ）第１の半導体膜
３０８（３０８ａ、３０８ｂ）第２の半導体膜
３０９第２の導電膜
３１０（３１０ａ、３１０ｂ）第２のマスク
３１１（３１１ａ、３１１ｂ）第２の導電膜
３１２ａソース領域
３１２ｂドレイン領域
５０１遮光膜
５０２第１のマーカー
５０３第２のマーカー
５０４第１のマーカー
５０５第２のマーカー
５０６第１のマーカー
５０７第２のマーカー
５０８第１のマーカー
５０９第２のマーカー
５１０第１のマーカー
５１１第２のマーカー
５１２第１のマーカー
５１３第２のマーカー
５１４第１のマーカー
５１５第２のマーカー
５１６第１のマーカー
５１７第２のマーカー
５１８第１のマーカー
５１９第２のマーカー
５２０第１のマーカー
５２１第２のマーカー
７０１アクティブマトリクス基板
７０２対向基板
７０３シール材
７０４封止材
７０５画素部
７０６駆動回路部
７０７第１の基板
７０８第２の基板
７１０液晶素子
７１１第１の電極
７１２液晶層
７１３駆動用ＴＦＴ
７１４第１のマーカー
７１５配向膜
７１６遮光膜
７１７着色層（カラーフィルター）
７１８第２のマーカー
７１９第２の電極
７２０配向膜
７２１スペーサー
７２２接続配線
７２３ＦＰＣ
７２４異方性導電樹脂
８００基板
８０１画素部
８０２ソース線駆動回路
８０３（８０３ａ、８０３ｂ）ゲート線駆動回路
８０５ＩＣチップ
８０６ＦＰＣ（フレキシブルプリントサーキット）
９０１アクティブマトリクス基板
９０２対向基板
９０３シール材
９０５液晶層
９０６着色膜
９０７偏光板
９０８偏光板
９０９保護膜
９１０接続端子
９１１ＦＰＣ
９１２配線基板
９１３外部回路
９１４冷陰極管
９１５反射板
９１６光学フィルム
９１７ベゼル
９１８配向膜
９１９配向膜
８００１本体
８００２表示部
８１０１本体
８１０２表示部
８２０１本体
８２０２表示部
８３０１本体
８３０２表示部
８４０１本体
８４０２表示部

Claims

第１のゲート線及び第２のゲート線と、
前記第１のゲート線上及び前記第２のゲート線上に設けられた第１の絶縁膜と、
前記第１のゲート線上に、前記第１の絶縁膜を介して設けられた半導体層と、
前記第２のゲート線上に、前記第１の絶縁膜を介して設けられた半導体のパターンと、
前記半導体層上に設けられたソース電極と、
前記半導体層上に設けられたドレイン電極と、
前記ソース電極上及び前記ドレイン電極上に設けられた第２の絶縁膜と、
前記第２の絶縁膜に設けられたコンタクトホールと、
前記第２の絶縁膜上に設けられ、前記コンタクトホールを介して前記ドレイン電極と電気的に接続する画素電極と、
前記画素電極上に設けられた液晶と、
前記パターン上に、前記第２の絶縁膜及び前記液晶を介して設けられた開口部を有するブラックマトリクスと、を有し、
前記画素電極と前記第２の絶縁膜と前記第１の絶縁膜と前記第２のゲート線とにより容量が形成され、
前記画素電極は前記パターンと重なっていないことを特徴とする液晶表示装置。
第１のゲート線及び第２のゲート線と、
前記第１のゲート線上及び前記第２のゲート線上に設けられた第１の絶縁膜と、
前記第１の絶縁膜上に設けられ、前記第１のゲート線と重なる半導体層と、
前記第１の絶縁膜上に設けられ、前記第２のゲート線と重なる半導体のパターンと、
前記半導体層上に設けられたソース電極と、
前記半導体層上に設けられたドレイン電極と、
前記ソース電極上及び前記ドレイン電極上に設けられた第２の絶縁膜と、
前記第２の絶縁膜に設けられたコンタクトホールと、
前記第２の絶縁膜上に設けられ、前記コンタクトホールを介して前記ドレイン電極と電気的に接続する画素電極と、
前記画素電極上に設けられた液晶と、
前記液晶上に設けられ、前記パターンと重なる開口部を有するブラックマトリクスと、を有し、
前記画素電極と前記第２の絶縁膜と前記第１の絶縁膜と前記第２のゲート線とにより容量が形成され、
前記画素電極は前記パターンと重なっていないことを特徴とする液晶表示装置。
第１のゲート線及び第２のゲート線と、
前記第１のゲート線上及び前記第２のゲート線上に設けられた第１の絶縁膜と、
前記第１のゲート線上に、前記第１の絶縁膜を介して設けられた半導体層と、
前記第２のゲート線上に、前記第１の絶縁膜を介して設けられた半導体のパターンと、
前記半導体層上に設けられたソース電極と、
前記半導体層上に設けられたドレイン電極と、
前記ソース電極上及び前記ドレイン電極上に設けられた第２の絶縁膜と、
前記第２の絶縁膜に設けられたコンタクトホールと、
前記第２の絶縁膜上に設けられ、前記コンタクトホールを介して前記ドレイン電極と電気的に接続する画素電極と、
前記画素電極上に設けられた液晶と、
前記パターン上に、前記第２の絶縁膜及び前記液晶を介して設けられた開口部を有するブラックマトリクスと、を有し、
前記画素電極と前記第２の絶縁膜と前記第１の絶縁膜と前記第２のゲート線とにより容量が形成され、
前記画素電極の形状は、前記パターンと重ならない形状であることを特徴とする液晶表示装置。
第１のゲート線及び第２のゲート線と、
前記第１のゲート線上及び前記第２のゲート線上に設けられた第１の絶縁膜と、
前記第１の絶縁膜上に設けられ、前記第１のゲート線と重なる半導体層と、
前記第１の絶縁膜上に設けられ、前記第２のゲート線と重なる半導体のパターンと、
前記半導体層上に設けられたソース電極と、
前記半導体層上に設けられたドレイン電極と、
前記ソース電極上及び前記ドレイン電極上に設けられた第２の絶縁膜と、
前記第２の絶縁膜に設けられたコンタクトホールと、
前記第２の絶縁膜上に設けられ、前記コンタクトホールを介して前記ドレイン電極と電気的に接続する画素電極と、
前記画素電極上に設けられた液晶と、
前記液晶上に設けられ、前記パターンと重なる開口部を有するブラックマトリクスと、を有し、
前記画素電極と前記第２の絶縁膜と前記第１の絶縁膜と前記第２のゲート線とにより容量が形成され、
前記画素電極の形状は、前記パターンと重ならない形状であることを特徴とする液晶表示装置。
第１のゲート線及び第２のゲート線と、
前記第１のゲート線上及び前記第２のゲート線上に設けられた第１の絶縁膜と、
前記第１のゲート線上に、前記第１の絶縁膜を介して設けられた半導体層と、
前記第２のゲート線上に、前記第１の絶縁膜を介して設けられた半導体のパターンと、
前記半導体層上に設けられたソース電極と、
前記半導体層上に設けられたドレイン電極と、
前記ソース電極上及び前記ドレイン電極上に設けられた第２の絶縁膜と、
前記第２の絶縁膜に設けられたコンタクトホールと、
前記第２の絶縁膜上に設けられ、前記コンタクトホールを介して前記ドレイン電極と電気的に接続する画素電極と、
前記画素電極上に設けられた液晶と、
前記パターン上に、前記第２の絶縁膜及び前記液晶を介して設けられた開口部を有するブラックマトリクスと、を有し、
前記画素電極と前記第２の絶縁膜と前記第１の絶縁膜と前記第２のゲート線とにより容量が形成され、
前記第２のゲート線上において、前記画素電極は、前記パターンと重ならないように、前記パターンの周辺に配置されていることを特徴とする液晶表示装置。
第１のゲート線及び第２のゲート線と、
前記第１のゲート線上及び前記第２のゲート線上に設けられた第１の絶縁膜と、
前記第１の絶縁膜上に設けられ、前記第１のゲート線と重なる半導体層と、
前記第１の絶縁膜上に設けられ、前記第２のゲート線と重なる半導体のパターンと、
前記半導体層上に設けられたソース電極と、
前記半導体層上に設けられたドレイン電極と、
前記ソース電極上及び前記ドレイン電極上に設けられた第２の絶縁膜と、
前記第２の絶縁膜に設けられたコンタクトホールと、
前記第２の絶縁膜上に設けられ、前記コンタクトホールを介して前記ドレイン電極と電気的に接続する画素電極と、
前記画素電極上に設けられた液晶と、
前記液晶上に設けられ、前記パターンと重なる開口部を有するブラックマトリクスと、を有し、
前記画素電極と前記第２の絶縁膜と前記第１の絶縁膜と前記第２のゲート線とにより容量が形成され、
前記第２のゲート線上において、前記画素電極は、前記パターンと重ならないように、前記パターンの周辺に配置されていることを特徴とする液晶表示装置。
請求項１乃至請求項６のいずれか一項において、
前記パターンを複数有し、且つ、前記開口部を複数有することを特徴とする液晶表示装置。
請求項１乃至請求項７のいずれか一項において、
前記パターンの形状は円形状であることを特徴とする液晶表示装置。
請求項１乃至請求項６のいずれか一項において、
であることを特徴とする液晶表示装置。