JPH03127030A - 表示電極基板の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、アクティブマトリクス表示装置などに用いら
れる表示電極基板の製造方法に関する。

従来の技術 ガラス板などの光透過性絶縁基板上に、絵素電極と、こ
の絵素ｔｗ１に選択的に駆動信号を供給する薄膜トラン
ジスタ（Ｔｈｉｎ　Ｆｉｔ―τｒａｎｓｉｓｔｏｒ　；
以下、ＴＦＴとも呼ぶ）とがマトリクス状に配列される
とともに、信号線、走査線となるバスラインも併せて配
列された表示電極基板（以下、アクティブマトリクス基
板とも呼ぶ）を用いたたとえばアクティブマトリクス駆
動方式の液晶表示装置は、液晶の応答性が速く、また絶
縁基板の面積に制約がなく反射型、透過型のいずれにも
適用できるなどの利点を持つため、近年盛んに実用に供
されている。

第４図は、従来の製造方法によって得られるアクティブ
マトリクス基板のほぼ１絵素に相当する部分の概略的な
構成を示す平面図である。絶縁基板１上には、走査電極
となるゲートバスライン２と信号電極となるソースバス
ライン３とが互いに直角に立体交差するように配列され
ており、これらのバスライン２．３が交差する位置毎に
、つまりマトリクス状に絵素電極４とこの絵素電極４に
駆動信号を選択的に供給するためのＴＦＴ５とが配置さ
れている。ＴＦＴ５のゲート電極はゲートバスライン２
に、ソース電極３ａはソースバスライン３に、ドレイン
電極３ｂは絵素電極４にそれぞれ接続されている。

第５図および第６図は、上記アクティブマトリクス基板
の部分的な断面図であり、そのうち第５図は第４図の切
断面線Ｖ−■から見た断面図を示し、第６図は第４図の
切断面線Ｖｌ−ＶＩから見た断面図を示す。

次に、上記アクティブマトリクス基板の製造工程を第４
図〜第６図を参照して説明する。

まず、ガラス板からなる絶縁基板１上に、１０００〜３
０００人厚のゲートバスライン２が形成され、そのあと
プラズマＣＶＤ法によって１０００〜３０００人厚のゲ
ート絶縁膜６．１００〜２００人厚の１−ａ−８ｌ半導
体膜７および１０００〜４０００人厚の保護絶縁膜８が
この順序に積層して形成される。

次に、上記保護絶縁膜８がエツチングによってパターン
化される。

このあと、１００〜１０００人厚のリンドープｎ−ａ−
８Ｌ半導体膜９およびソース配線金属であるＴｉ膜がそ
れぞれ堆積、パターン化される。

ｎ−ａ−３ｔ半導体ＷＡ９は１−ａ−ＳＬ半導体膜７上
に重なるようにパターン化され、またＴＩＭからはソー
スバスライン３、ソース電極３ａおよびドレイン電極３
ｂがパターン化される。

さらに、その上にＩＴＯからなる透明電極膜が堆積され
、これをパターン化することによって絵素電極４が形成
される。この絵素電極４のパターン化はフォトマスクを
用いたりソグラフィの工程によって行われる。

ついで、その上に保護絶縁膜１０として２０００〜３０
００人厚の窒化膜がプラズマＣＶＤ法によって堆積され
る。この保護絶縁ＷＡ１０はＴＦＴ５上、ゲートバスラ
イン上およびソースバスライン３上だけが残るようにエ
ツチングしてパターン化される。

上記アクティブマトリクス基板を用いたたとえば透過型
液晶表示装置の場合、表示画面を明るくするために光の
透過率の高いものが望まれるが、この透過率は開口率の
影響を大きく受ける。この場合の開口率（Ｐとする〉と
は、ソースバスライン３の配列ピッチ（第４図に符号Ｘ
で示す）とゲートバスライン２の配列ピッチ（第４図に
符号ｙで示す〉の積で決まる単位面積に対する、光の透
過に寄与する有効面積の比率であり、上記アクティブマ
トリクス基板だけを考慮した場合、絵素電極４の面積５
ｐｉｘを有効面積として、ｐ＝ｓｐｉｘ／（ｘ−ｙ）　
　　　　　　・ｉ）と表される。

実際には、上記アクティブマトリクス基板と対をなして
第７図に示すように液晶層１１を挟む対向基板Ｂ（同図
ではアクティブマトリクス基板を符号Ａで示す）側に光
洩れ防止用のブラックマトリクス１２が形成されるため
、液晶表示装置全体としての開口率はさらに低下するこ
とになる。すなわち、たとえば第７図に示すようにソー
スバスライン３の配列ピッチＸの方向に限っていえば、
アクティブマトリクス基板Ａの有効長ｘｉ（有効面積の
Ｘ方向幅寸法）に比べて、さらに短いブラックマトリク
ス１２での有効長ｘ２によって液晶表示装置全体の開口
率が決まることになる。このよう（こ、ブラックマトリ
クス１２での開口面積は光洩れ防止のために絵素電極４
の面積５ｐｉｘよりも小さくなっているが、いずれにし
ても絵素電極４の面積５ｐＬｘの大きさによって液晶表
示装置全体の開口率が左右されることに変わりはない。

発明が解決しようとする課題 ところで、上述ルた従来のアクティブマトリクス基板の
製造方法の場合、フォトマスクを用いて絵素電極４をパ
ターン化しているので、そのリソグラフィの工程や、そ
こで用いられる露光装置などの影響によって絵素電極４
にパターンずれが生じ、このため以下のような不具合が
あった。

すなわち、たとえばソースバスライン３と絵素電極４と
の間には、これらが電気的に接触するのを避けるための
間隔ΔＸを第４図に示すように設ける必要があるが、絵
素電極４にパターンずれが生じると間隔△Ｘが狭くなっ
てリークが生じたり、間隔△Ｘが必要以上に広くなって
絵素電極４の有効面積がそれだけ狭くなり開口率が低下
する。

同様にゲートバスライン２と絵素電極４との間でも、絵
素電極４のパターンずれによって絵素電極４の一部がゲ
ートバスライン２の上に重なったり、ゲートバスライン
２と絵素電極４との間隔Δｙが広くなって開口率が低下
したりすることになる。ゲートバスライン２はゲート絶
縁膜６で被覆されているので、ゲートバスライン２の上
に絵素電極４が重なってもこれらの間でリークが生じる
ことはないが、ゲートバスライン２上に重なる絵素型１
４のためにゲートバスライン２の容量が増加して、この
ゲートバスライン２に接続される駆動回路（図示せず〉
に負担をかけることになる。

従来の製造方法の場合、このような不具合を回避するた
めにパターンずれを予め見込んで絵素電極４を小さめに
パターン化しなければならないので、それだけ開口率が
低下するという問題があった。

したがって、本発明の目的は、開口率を上げることので
きる表示電極基板の製造方法を提供することである。

課題を解決するための手段 本発明は、絶縁基板上に、絵素電極と、この絵素電極に
駆動信号を選択的に供給する薄膜トランジスタとがマト
リクス状に配列されるとともに。

薄膜トランジスタのゲート電極に接続されたゲートバス
ラインと、薄膜トランジスタのソース電極に接続された
ソースバスラインとが互いに立体交差するように前記絶
縁基板上に配列された表示電極基板の製造方法において
、 前記各バスラインを被覆する絶縁膜を形成した後、その
バスラインをマスクとするセルフアライメントによって
絵素電極のパターンを形成することを特徴とする表示電
極基板の製造方法である。

作　　用 本発明に従えば、ゲートバスラインおよびソースバスラ
インをマスクとするセルフアライメントによって絵素電
極のパターンが形成されるので、絵素ｔｉとゲートバス
ラインやソースバスラインとの間に開口率を下げる間隔
がなく、またゲートバスラインやソースバスラインを被
覆する絶縁膜の形成後に絵素を極が形成されるので、絵
素電極とゲートバスラインやソースバスラインとが電気
的に接触するおそれもない。

実施例 第１図は、本発明の一実施例である製造方法によって得
られる表示電極基板のほぼ一絵素に相当する部分の構成
を概略的に示す平面図である。すなわち、この表示電極
基板はアクティブマトリクス駆動方式の液晶表示装置に
用いられるアクティブマトリクス基板であって、絶縁基
板２１上には走査電極となるゲートバスライン２２と信
号電極となるソースバスライン２３とが互いに直角に立
体交差するように配列されており、これらのバスライン
２２．２３が交差する位置毎に、つまりマトリクス状に
絵素Ｔ４極２４とこの絵素電極２４に駆動信号を選択的
に供給するためのＴＰＴ２５とが配置されている。ＴＰ
Ｔ２５のゲート電極はゲートバスライン２２に、ソース
電極２３ａはソースバスライン２３にそれぞれ接続され
ており、絵素電極２４の一部はＴＰＴ２５のドレイン電
極に兼用されている。

第２図および第３図は、上記アクティブマトリクス基板
の部分的な断面図であり、そのうち第２図は第１図の切
断面線■−■から見た断面図を示し、第３図・は第１図
の切断面線■−■がら見た断面図を示す。

次に、上記アクティブマトリクス基板の製造工程を第１
図〜第３図を参照して説明する。

まず、透明なガラス板から成る絶縁基板２１上に、１０
００〜３０００人厚のゲートバスライン２２が形成され
、そのあとプラズマＣＶＤ法によって１０００〜３００
０人厚のゲート絶縁膜２６．１００〜２００人厚の１−
ａ−３Ｌ半導体膜２７および１０００〜４０００人厚の
保護絶縁ＪＩＩ２８がこれらの順序に積層して形成され
る。

次に、上記保護絶縁膜２８がエツチングによってパター
ン化される。

このあと、ｌＯＯ〜１０００人厚のリンドープｎ−ａ−
８ｔ半導体膜２９およびソース配線金属であるＴｉ膜が
それぞれ積層、パターン化される。

ｎ−ａ−３ｉ半導体膜２９は１−ａ−Ｓａ半導体［１２
７上に重なるようにパターン化され、またＴｉ１ｌから
はソースバスライン２３およびソース電極２３ａがパタ
ーン化される。

さらに、その上に２０００〜３０００人厚の窒化層がプ
ラズマＣＶＤ法によって形成され、これをパターン化す
ることによってＴＰＴ２５上、ゲートバスライン２２上
およびソースバスライン２３上を被覆する保護絶縁膜３
０が形成される。なお、この保護絶縁１ｌＩ３０のうち
、絵素電極２４形成領域側に臨むＴＰＴ２５のｎ−ａ−
８ｉ半導体１１２９上を被覆する部分には、このｎ−ａ
−８ｉ半導体１１１２９とこのあと形成される絵素電極
２４とを接続するためのスルホール３０ａが形成される
。

さらに、その上にＩＴＯからなる透明導電膜が堆積され
、これをパターン化することによって絵素電極２４が形
成される。この絵素電極２４のパターン化は、すでに形
成されているゲートバスライン２２およびソースバスラ
イン２３をマスクとして絶縁基板２１の裏面側（ＴＰＴ
２５などの形成されていない面）から露光するためセル
フアライメントによって行われる。すなわち、フォト・
リソグラフィの露光工程により、上記透明導電膜上に堆
積されるネガ型フォトレジストを、バスライン２２．２
３をマスクとして絶縁基板２１裏面側から露光し、現像
処理によって残るフォトレジストで被覆される透明導電
膜の部分をエツチング処理で残すことによって絵素電極
２４がパターン化される。この絵素電極２４のうち、保
護絶縁膜３０のスルホール３０ａを介してｎ−ａ−８ｔ
半導体膜２９とコンタクトする部分がＴＦＴ２５のトレ
イン電極を兼ねることになる。

このようにして得られたアクティブマトリクス基板では
、ゲートバスライン２２やソースバスライン２３と絵素
電極２４との間に開口率を下げるような間隔がなく、ま
たこれらの間は保護絶縁膜３０の介在によって電気的な
接触が絶たれている。

発明の効果 以上のように、本発明の表示電極基板の製造方法によれ
ば、各バスラインを保護絶縁膜で被覆したあと、各バス
ラインをマスクとするセルフアライメントによって絵素
電極をパターン化するようにしているので、絵素電極と
各バスラインとの間に開口率低下を来たす間隔がなく、
したがって開口率を上げることができ、しかもそれらの
間に電気的な絶縁も確保できる。

【図面の簡単な説明】

第１図は本発明の一実施例である製造方法によって得ら
れる表示電極基板の一部の概略的な構成を示す平面図、
第２図は第１図の切断面線■−■から見た断面図、第３
図は第１図の切断面線■−■から見た断面図、第４図は
従来の製造方法によって得られる表示電極基板の一部の
概略的な構成を示す平面図、第５図は第４図の切断面線
Ｖ−■から見た断面図、第６図は第４図の切断面線■−
■から見た断面図、第７図は従来の液晶表示装置の概略
的な構成を示す縦断面図である。 ２１・・・絶縁基板、２２・・・ゲートバスライン、２
３・・・ソースバスライン、２４・・・絵素電極、２５
・・・ＴＰＴ、３０・・・保護絶縁膜

Claims (1)

1. 【特許請求の範囲】 絶縁基板上に、絵素電極と、この絵素電極に駆動信号を
   選択的に供給する薄膜トランジスタとがマトリクス状に
   配列されるとともに、薄膜トランジスタのゲート電極に
   接続されたゲートバスラインと、薄膜トランジスタのソ
   ース電極に接続されたソースバスラインとが互いに立体
   交差するように前記絶縁基板上に配列された表示電極基
   板の製造方法において、 前記各バスラインを被覆する絶縁膜を形成した後、その
   バスラインをマスクとするセルフアライメントによって
   絵素電極のパターンを形成することを特徴とする表示電
   極基板の製造方法。