JPS62109085A - アクテイブ・マトリクス - Google Patents
アクテイブ・マトリクスInfo
- Publication number
- JPS62109085A JPS62109085A JP60250149A JP25014985A JPS62109085A JP S62109085 A JPS62109085 A JP S62109085A JP 60250149 A JP60250149 A JP 60250149A JP 25014985 A JP25014985 A JP 25014985A JP S62109085 A JPS62109085 A JP S62109085A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- diode
- pixel
- substrate
- transparent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、透明絶縁基板上に走査電極あるいはデータ電
極と透明画素電極との間に形成され、走査電極あるいは
データ電極と画素電極の間に液晶素子、電気泳動素子、
エレクトロクロミック素子等の画素が配置されたディス
プレイ装置の、一方の基板上の走査電極あるいはデータ
電極と画素電極の間に逆並列接続の’ａｌｌｌＫダイオ
ードが接続されるアクティブ・マトリクスに関する。
極と透明画素電極との間に形成され、走査電極あるいは
データ電極と画素電極の間に液晶素子、電気泳動素子、
エレクトロクロミック素子等の画素が配置されたディス
プレイ装置の、一方の基板上の走査電極あるいはデータ
電極と画素電極の間に逆並列接続の’ａｌｌｌＫダイオ
ードが接続されるアクティブ・マトリクスに関する。
第２図は、アクティブ・マトリクスを用いた液晶表示パ
ネルの等価回路図を示す、２００〜３００本の走査電極
ｓｔ、 ｓｔ、 Ｓ３・・・を備えたガラス基板とデー
タ電極０１，０□＋Ｄｓ・・・を備えたガラス基板を６
〜１０μの間隔で対向させ、その間にＴＮ液晶等の液晶
を封入する。この走査電極Ｓｌ＋ Ｓｘ、 Ｓｓ・・・
を−次選択することにより、データ電極ＤＩ＋ Ｏｔ、
Ｄｓ・・・に応じ各単位画素の液晶素子２１のオン、
オフを行って像表示される。走査電極基板上に形成され
ている逆並列接続ダイオード２２は液晶素子２１と直列
接続され、液晶素子両端に書き込まれた電位は、その復
信の走査電極が選ばれているときにこのダイオードリン
グ２２によって保持され、その結果画素のコントラスト
が向上する。このようなマトリクス駆動方式は、液晶素
子のように応答速度が１０〜３０ｍ５程度と遅い場合に
画質向上に有効である。 第３図は、ダイオード２２をアモルファスシリコン （
ａ−Ｓｉ）で形成した走査電極基板の拡大図を示す、（
ａ）は平面図であり、（ｂｌは（δ）のＢ−Ｉ３線断面
構造図である。ガラス等の透明基板ｌ上にＳｉ０ｇ薄膜
２を５００〜２０００人積層させる。このＳｉＯ□薄Ｉ
Ｉ槃はスパッタリングまたは電子ビーム蒸着またはＳｉ
Ｊ微粉末のコーテイング後の加熱乾燥により形成される
。このＳｉＯｔｉｍ膜は、ガラス基板中に多量に含まれ
ているナトリウム原子がその上に形成するＩＴＯ１ＩＩ
中に侵入して表示装置の動作を不安定にさせるのを防ぐ
ために形成されている。 次にＩＴＯ（インジウムすず酸化物）からなる導電膜を
電子ビーム蒸着またはスパッタリングにより数１００人
〜１０００人の厚さに被着後、フォトリソグラフィ法を
用いて透明電極パターン３１．３２゜３３が形成される
。電極３１．３２が画素電極、３３が走査電極となる。 この上に、厚さ ５００〜２０００人のＣｒ１ｉ４１．
ｐ ｉ ｎ接合を有するａ−３Ｌ層５．さらに厚さ
５００〜２０００人のＣｒ層４２を形成する。ａ−５
Ｌ層５はグロー放電分解法で形成し、ｐ層は１００〜５
００人、１眉は０．３〜ｌｐｍ、ｎ１ｉｌは１００〜５
００人の厚さを有する。順序はｐｉｎ、ｎｉｐの順のい
ずれでもよい、このＣｒ１ｉ４１． ａ−５Ｌ層５．
Ｃｒ層４２の３層を、例えばりアクティブイオンエツチ
ング装置を用いたフォトリソグラフィ法でパターニング
する０次に５ｉＨａとＮＨ３の混合ガスをグロー放電分
解することによりＳｉＮ膜６を５００〜２０００人の厚
さに形成する。その後フォトリソグラフィ法を用いて図
のようなパターンになるようにバターニングする。この
場合ＳｉＮのエツチング剤はａ−５Ｌもエツチングする
ので、Ｃｒ層４２はそれを防止する働きをする。 その上に数千人の厚さのＭ層７をスパッタリングで堆積
し、フォトリソグラフィ法を用いてノイターニングする
。このＭ層７はＳｉＮ膜６の開口部でＣｒ層４２に接触
する。こうして第３図に示すアクティブ・マトリクス用
走査電極基板ができ上がる。 なお、同様にして走査電極基板の代わりにデータ電８ｉ
基板にａ−５ｌダイオードリングを搭載することができ
る。 各画素のピンチはたて、よこ共に約２００−に構成され
る。しかし、電橋間の間隔は短絡のため１５〜２０ｎを
必要とし、第３図で幅１５〜２０−の走査電極３３をは
さんで隣接する画素電極３１．３２の間隔は４５〜６０
ｐａとなるから、有効画素面積の全体の占める割合、す
なわち開口率は７１〜６３％程度となって、単純マトリ
クスの場合の８６〜８１％に比較して小さくなるという
問題があり、コントラストは向上するが画面のきめが粗
くなるという欠点がある。また積層する層の数が７層で
あり、フォトリソグラフィ行程が４回必要で、製造原価
が高くなるという問題がある。
ネルの等価回路図を示す、２００〜３００本の走査電極
ｓｔ、 ｓｔ、 Ｓ３・・・を備えたガラス基板とデー
タ電極０１，０□＋Ｄｓ・・・を備えたガラス基板を６
〜１０μの間隔で対向させ、その間にＴＮ液晶等の液晶
を封入する。この走査電極Ｓｌ＋ Ｓｘ、 Ｓｓ・・・
を−次選択することにより、データ電極ＤＩ＋ Ｏｔ、
Ｄｓ・・・に応じ各単位画素の液晶素子２１のオン、
オフを行って像表示される。走査電極基板上に形成され
ている逆並列接続ダイオード２２は液晶素子２１と直列
接続され、液晶素子両端に書き込まれた電位は、その復
信の走査電極が選ばれているときにこのダイオードリン
グ２２によって保持され、その結果画素のコントラスト
が向上する。このようなマトリクス駆動方式は、液晶素
子のように応答速度が１０〜３０ｍ５程度と遅い場合に
画質向上に有効である。 第３図は、ダイオード２２をアモルファスシリコン （
ａ−Ｓｉ）で形成した走査電極基板の拡大図を示す、（
ａ）は平面図であり、（ｂｌは（δ）のＢ−Ｉ３線断面
構造図である。ガラス等の透明基板ｌ上にＳｉ０ｇ薄膜
２を５００〜２０００人積層させる。このＳｉＯ□薄Ｉ
Ｉ槃はスパッタリングまたは電子ビーム蒸着またはＳｉ
Ｊ微粉末のコーテイング後の加熱乾燥により形成される
。このＳｉＯｔｉｍ膜は、ガラス基板中に多量に含まれ
ているナトリウム原子がその上に形成するＩＴＯ１ＩＩ
中に侵入して表示装置の動作を不安定にさせるのを防ぐ
ために形成されている。 次にＩＴＯ（インジウムすず酸化物）からなる導電膜を
電子ビーム蒸着またはスパッタリングにより数１００人
〜１０００人の厚さに被着後、フォトリソグラフィ法を
用いて透明電極パターン３１．３２゜３３が形成される
。電極３１．３２が画素電極、３３が走査電極となる。 この上に、厚さ ５００〜２０００人のＣｒ１ｉ４１．
ｐ ｉ ｎ接合を有するａ−３Ｌ層５．さらに厚さ
５００〜２０００人のＣｒ層４２を形成する。ａ−５
Ｌ層５はグロー放電分解法で形成し、ｐ層は１００〜５
００人、１眉は０．３〜ｌｐｍ、ｎ１ｉｌは１００〜５
００人の厚さを有する。順序はｐｉｎ、ｎｉｐの順のい
ずれでもよい、このＣｒ１ｉ４１． ａ−５Ｌ層５．
Ｃｒ層４２の３層を、例えばりアクティブイオンエツチ
ング装置を用いたフォトリソグラフィ法でパターニング
する０次に５ｉＨａとＮＨ３の混合ガスをグロー放電分
解することによりＳｉＮ膜６を５００〜２０００人の厚
さに形成する。その後フォトリソグラフィ法を用いて図
のようなパターンになるようにバターニングする。この
場合ＳｉＮのエツチング剤はａ−５Ｌもエツチングする
ので、Ｃｒ層４２はそれを防止する働きをする。 その上に数千人の厚さのＭ層７をスパッタリングで堆積
し、フォトリソグラフィ法を用いてノイターニングする
。このＭ層７はＳｉＮ膜６の開口部でＣｒ層４２に接触
する。こうして第３図に示すアクティブ・マトリクス用
走査電極基板ができ上がる。 なお、同様にして走査電極基板の代わりにデータ電８ｉ
基板にａ−５ｌダイオードリングを搭載することができ
る。 各画素のピンチはたて、よこ共に約２００−に構成され
る。しかし、電橋間の間隔は短絡のため１５〜２０ｎを
必要とし、第３図で幅１５〜２０−の走査電極３３をは
さんで隣接する画素電極３１．３２の間隔は４５〜６０
ｐａとなるから、有効画素面積の全体の占める割合、す
なわち開口率は７１〜６３％程度となって、単純マトリ
クスの場合の８６〜８１％に比較して小さくなるという
問題があり、コントラストは向上するが画面のきめが粗
くなるという欠点がある。また積層する層の数が７層で
あり、フォトリソグラフィ行程が４回必要で、製造原価
が高くなるという問題がある。
本発明は上述の問題を解決して少ない工程で製造でき、
また開口率を向上させ得るアクティブ・マトリクスを提
供することを目的とする。
また開口率を向上させ得るアクティブ・マトリクスを提
供することを目的とする。
本発明は、それぞれ走査電極あるいはデータ電極として
の線状電極と面状の透明画素電極とを備えた２枚の透明
絶縁１＆板間に画素が配置され、一方の基板の線状電極
と画素電極の間に逆並列接続の二つの薄膜ダイオードが
接続されるアクティブ・マトリクスにおいで、第一のダ
イオードの半導体薄膜は金属からなる線状電極上に、第
二のダイオードの半導体ｙＩ膜は基板上に形成された金
属層上にそれぞれ接触し、画素電極の延長部が金属層の
延長部および第一のダイオードを被覆する絶縁膜の開口
部において第一のダイオードの上部電極に接触し、透明
配線が線状電極および第二のダイオードを被覆する絶＆
＆膜の開口部において第二のダイオードの上部電極に接
触することにより、画素型ｉが配線導体を兼ねているた
め工程数が減る。 また画素電極を絶縁膜の延長部を介して基板上に形成さ
せれば、画素電極と線状電極との間隔をとる必要がなく
なるため開口率が向上して上述の目的が達成される。さ
らにその場合、絶縁膜がガラス基板と透明導電膜の接触
を阻止するので、Ｎａの侵入を防ぐＳｉＯ□薄膜を基板
に被覆する必要もなくなる。
の線状電極と面状の透明画素電極とを備えた２枚の透明
絶縁１＆板間に画素が配置され、一方の基板の線状電極
と画素電極の間に逆並列接続の二つの薄膜ダイオードが
接続されるアクティブ・マトリクスにおいで、第一のダ
イオードの半導体薄膜は金属からなる線状電極上に、第
二のダイオードの半導体ｙＩ膜は基板上に形成された金
属層上にそれぞれ接触し、画素電極の延長部が金属層の
延長部および第一のダイオードを被覆する絶縁膜の開口
部において第一のダイオードの上部電極に接触し、透明
配線が線状電極および第二のダイオードを被覆する絶＆
＆膜の開口部において第二のダイオードの上部電極に接
触することにより、画素型ｉが配線導体を兼ねているた
め工程数が減る。 また画素電極を絶縁膜の延長部を介して基板上に形成さ
せれば、画素電極と線状電極との間隔をとる必要がなく
なるため開口率が向上して上述の目的が達成される。さ
らにその場合、絶縁膜がガラス基板と透明導電膜の接触
を阻止するので、Ｎａの侵入を防ぐＳｉＯ□薄膜を基板
に被覆する必要もなくなる。
第１図は本発明の一実施例を示し、［ａ）は平面図。
ｆｂｌは（ａｌのＡ−Ａ線断面構造図で、第３図と共通
の部分には同一の符号が付されている。ガラス基板１は
第３図の場合と同様ＳｉＯ！薄膜２によって被覆されて
いる。この上にＣｒ、 Ｔｔ等の金属薄膜をスパッタリ
ングまたは電子ビーム蒸着で５００〜２０００人の厚さ
に形成し、フォトリソグラフィ法によりパターニングし
て金ｆｆＥＩＩ！８１．８２を形成する。金属層８１は
走査電極、８２はダイオードを逆並列接続するための下
部電極である。この上にｐｉｎ接合を存するａ−３１層
５．Ｃ「電極層４２を順次積層し、フォトリソグラフィ
法を用いて走査電極８１の幅より小さくパターニングす
る。次に５ＩＨ４とＮＨ，の混合ガスのプラズマ分解よ
り５ｉＮｔｌ１６を堆積し、図のようにパターニングし
、この上にＩＴＯＩＩｌをスパッタリングにより１００
０〜３０００人の厚さで＋ｉ＊し、フォトリソグラフィ
法により点で縁取りした領域３１゜３２）３４が生ずる
ようにパターニングする。パターン領域３１．３２は画
素電極として役立ち、その延長部は走査電極８１の上に
形成されたダイオード１１の下部電極４２に接触すると
共に他のダイオード１２の下部電極８２の延長部の上に
重なる。さらに下部電極８２の上に形成されたダイオー
ドＩ２の上部電極の上に接触する透明電極３４は走査電
極８１にも重なっているので二つのダイオード１１．１
２は走査電極８１と画素電極３１の間に逆並列接続され
て挿入される。 透明配線電橋３４が金属走査電極８１の上に重ねて形成
されているので走査電極の断線確率は減少し、歩留りが
向上する。そしてこの構成をとることにより、ガラス板
１１の上に形成する層は６層となり、従来の例よりＩＪ
Ｉ減少させることができる。またダイオード１１．１２
の光入射側に面積の大きい金属Ｍａ１．８２が存在する
ので光が遮蔽され、リーク電流が小さくなる。 第４図に本発明は第二の実施例を示し、（ａｌは平面図
、（ｂ）は（ｄｉのＣ−Ｃ線、（Ｃ）は（ａｌのＤ−Ｄ
線での断面図で、７ｊ４１図と共通の部分には同一の符
号が７４されている。この実施例ではガラス基板ｌは３
１０！膜を塗布しないソーダガラス板を用いた。走査電
極８１の上に形成したａ−Ｓｉ層５およびＣｒ電極Ｊｉ
ｉ４２のパターニング後、ＳｉＮ膜６をプラズマＣＶＤ
法で形成し、ダイオード１１．１２の上部′電極上の開
口部９１．９２）金属層８２および走査電極１上の開口
部９３および９４をパターニングする０次にＩＴＯＩＩ
Ｉをスパッタリング等で形成し、領域３１．３２．３４
が生ずるようにパターニングする。領域３１．３２は画
素電極として役立ち、延長部がａ−５ｉダイオード１１
の下部電極４２をａ−５ｉダイオード１２の下部電極８
２に接続する配線を兼ねる。第４図ｆｂ）に示すように
この画素電８ｉ３１．３２は走査電極８１と絶縁膜６を
介して接するように形成されている。従って走査電極８
１と画素電極８２とはダイオード１２形成部分を除いて
基板面に平行には間隔がないため開口率は８５〜８０％
まで向上させることができる。また、（ＴＯ膜とナトリ
ウムガラス板との間に絶縁膜または金属層が存在するた
め基板表面のＳｉ０ｇ膜を必要としないので、ガラス板
の上の積層数は５層まで減少させることができる。なお
絶縁ＩＩ！６は薄いため光の透過には支障がない。 【発明の効果］ 本発明によれば、ａ −Ｓｉなどを用いた二つの薄膜ダ
イオードの下部電極を遮光用金属薄膜で形成し、これを
走査ｔＰｉあるいはデータ電極およびダイオードを逆並
列接続するための配線として利用し、透明電極である画
素電極の延長部を走査電極あるいはデータ電極上のダイ
オードの上部電極に接触させることにより、アクティブ
・マトリクスを構成する層の敗を減少させる効果が得ら
れた。 また画素電極を走査電極あるいはデータ電極とダイオー
ドを覆うｗ！Ａ＆！膜で絶縁することができ、両者の位
置を近接させ得るため、開口率を向上させる効果も得ら
れる。
の部分には同一の符号が付されている。ガラス基板１は
第３図の場合と同様ＳｉＯ！薄膜２によって被覆されて
いる。この上にＣｒ、 Ｔｔ等の金属薄膜をスパッタリ
ングまたは電子ビーム蒸着で５００〜２０００人の厚さ
に形成し、フォトリソグラフィ法によりパターニングし
て金ｆｆＥＩＩ！８１．８２を形成する。金属層８１は
走査電極、８２はダイオードを逆並列接続するための下
部電極である。この上にｐｉｎ接合を存するａ−３１層
５．Ｃ「電極層４２を順次積層し、フォトリソグラフィ
法を用いて走査電極８１の幅より小さくパターニングす
る。次に５ＩＨ４とＮＨ，の混合ガスのプラズマ分解よ
り５ｉＮｔｌ１６を堆積し、図のようにパターニングし
、この上にＩＴＯＩＩｌをスパッタリングにより１００
０〜３０００人の厚さで＋ｉ＊し、フォトリソグラフィ
法により点で縁取りした領域３１゜３２）３４が生ずる
ようにパターニングする。パターン領域３１．３２は画
素電極として役立ち、その延長部は走査電極８１の上に
形成されたダイオード１１の下部電極４２に接触すると
共に他のダイオード１２の下部電極８２の延長部の上に
重なる。さらに下部電極８２の上に形成されたダイオー
ドＩ２の上部電極の上に接触する透明電極３４は走査電
極８１にも重なっているので二つのダイオード１１．１
２は走査電極８１と画素電極３１の間に逆並列接続され
て挿入される。 透明配線電橋３４が金属走査電極８１の上に重ねて形成
されているので走査電極の断線確率は減少し、歩留りが
向上する。そしてこの構成をとることにより、ガラス板
１１の上に形成する層は６層となり、従来の例よりＩＪ
Ｉ減少させることができる。またダイオード１１．１２
の光入射側に面積の大きい金属Ｍａ１．８２が存在する
ので光が遮蔽され、リーク電流が小さくなる。 第４図に本発明は第二の実施例を示し、（ａｌは平面図
、（ｂ）は（ｄｉのＣ−Ｃ線、（Ｃ）は（ａｌのＤ−Ｄ
線での断面図で、７ｊ４１図と共通の部分には同一の符
号が７４されている。この実施例ではガラス基板ｌは３
１０！膜を塗布しないソーダガラス板を用いた。走査電
極８１の上に形成したａ−Ｓｉ層５およびＣｒ電極Ｊｉ
ｉ４２のパターニング後、ＳｉＮ膜６をプラズマＣＶＤ
法で形成し、ダイオード１１．１２の上部′電極上の開
口部９１．９２）金属層８２および走査電極１上の開口
部９３および９４をパターニングする０次にＩＴＯＩＩ
Ｉをスパッタリング等で形成し、領域３１．３２．３４
が生ずるようにパターニングする。領域３１．３２は画
素電極として役立ち、延長部がａ−５ｉダイオード１１
の下部電極４２をａ−５ｉダイオード１２の下部電極８
２に接続する配線を兼ねる。第４図ｆｂ）に示すように
この画素電８ｉ３１．３２は走査電極８１と絶縁膜６を
介して接するように形成されている。従って走査電極８
１と画素電極８２とはダイオード１２形成部分を除いて
基板面に平行には間隔がないため開口率は８５〜８０％
まで向上させることができる。また、（ＴＯ膜とナトリ
ウムガラス板との間に絶縁膜または金属層が存在するた
め基板表面のＳｉ０ｇ膜を必要としないので、ガラス板
の上の積層数は５層まで減少させることができる。なお
絶縁ＩＩ！６は薄いため光の透過には支障がない。 【発明の効果］ 本発明によれば、ａ −Ｓｉなどを用いた二つの薄膜ダ
イオードの下部電極を遮光用金属薄膜で形成し、これを
走査ｔＰｉあるいはデータ電極およびダイオードを逆並
列接続するための配線として利用し、透明電極である画
素電極の延長部を走査電極あるいはデータ電極上のダイ
オードの上部電極に接触させることにより、アクティブ
・マトリクスを構成する層の敗を減少させる効果が得ら
れた。 また画素電極を走査電極あるいはデータ電極とダイオー
ドを覆うｗ！Ａ＆！膜で絶縁することができ、両者の位
置を近接させ得るため、開口率を向上させる効果も得ら
れる。
第１図は本発明の一実施例を示し、Ｔａ＋は平面図。
ｆｂｌは（ａｌのＡ−Ａ線断面図、第２図はアクティブ
・マトリクスの等価回路図、第３図は従来のアクティブ
・マトリクスを示し、＋ａｌは平面図、 Ｃｂｌは（５
）のＢ−Ｂ線断面図、第４図は本発明の異なる実施例を
示し、ｆａ＋は平面図、（ｂ）は＋ａｌのＣ−Ｃ線１（
Ｃ）はＤ−Ｄ線断面図である。 − ｌニガラス基板、２ ： Ｓ４０ｇ膜、３１，３２：ｉ
ｉ！！７素電極、３４：配線電極、４２ ： Ｃｒ電極
層、５ ： ａ −５ｉ［，６；絶縁膜、８１．８２二
金属層。 第１図 第３図
・マトリクスの等価回路図、第３図は従来のアクティブ
・マトリクスを示し、＋ａｌは平面図、 Ｃｂｌは（５
）のＢ−Ｂ線断面図、第４図は本発明の異なる実施例を
示し、ｆａ＋は平面図、（ｂ）は＋ａｌのＣ−Ｃ線１（
Ｃ）はＤ−Ｄ線断面図である。 − ｌニガラス基板、２ ： Ｓ４０ｇ膜、３１，３２：ｉ
ｉ！！７素電極、３４：配線電極、４２ ： Ｃｒ電極
層、５ ： ａ −５ｉ［，６；絶縁膜、８１．８２二
金属層。 第１図 第３図
Claims (1)
- 【特許請求の範囲】 １）それぞれ走査電極あるいはデータ電極としての線状
電極と面状の透明画素電極とを備えた２枚の透明絶縁基
板間に画素が配置され、一つの基板の線状電極と画素電
極との間に逆並列接続の二つの薄膜ダイオードが接続さ
れるものにおいて、第一のダイオードの半導体薄膜は線
状電極上に、第二のダイオードの半導体薄膜は基板上に
形成された金属層上にそれぞれ接触し、画素電極の延長
部が前記金属層の延長部および第一のダイオードを被覆
する絶縁膜の開口部において第一のダイオードの上部電
極に接触し、透明配線が線状電極および第二のダイオー
ドを被覆する絶縁膜の開口部において第二のダイオード
の上部電極に接触することを特徴とするアクティブ・マ
トリクス。 ２）特許請求の範囲第１項記載のマトリクスにおいて、
画素電極が基板上にダイオードを覆う絶縁膜の延長部を
介して形成されたことを特徴とするアクティブ・マトリ
クス。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60250149A JPS62109085A (ja) | 1985-11-08 | 1985-11-08 | アクテイブ・マトリクス |
| US06/929,389 US4820024A (en) | 1985-11-08 | 1986-11-10 | Active matrix display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60250149A JPS62109085A (ja) | 1985-11-08 | 1985-11-08 | アクテイブ・マトリクス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62109085A true JPS62109085A (ja) | 1987-05-20 |
Family
ID=17203543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60250149A Pending JPS62109085A (ja) | 1985-11-08 | 1985-11-08 | アクテイブ・マトリクス |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4820024A (ja) |
| JP (1) | JPS62109085A (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6319876A (ja) * | 1986-07-11 | 1988-01-27 | Fuji Xerox Co Ltd | 薄膜トランジスタ装置 |
| FR2605442B1 (fr) * | 1986-10-17 | 1988-12-09 | Thomson Csf | Ecran de visualisation electrooptique a transistors de commande et procede de realisation |
| DE3705259A1 (de) * | 1987-02-19 | 1988-09-01 | Vdo Schindling | Fluessigkristallzelle |
| JPS63311235A (ja) * | 1987-06-12 | 1988-12-20 | Semiconductor Energy Lab Co Ltd | 液晶電気光学装置作製方法 |
| NL8702490A (nl) * | 1987-10-19 | 1989-05-16 | Philips Nv | Weergeefinrichting met laterale schottky-dioden. |
| GB2213639B (en) * | 1987-12-10 | 1990-11-07 | Seiko Epson Corp | "non-linear device, e.g. for a liquid crystal display" |
| US5231039A (en) * | 1988-02-25 | 1993-07-27 | Sharp Kabushiki Kaisha | Method of fabricating a liquid crystal display device |
| JPH01217325A (ja) * | 1988-02-25 | 1989-08-30 | Sharp Corp | 液晶表示装置 |
| JPH0814669B2 (ja) * | 1988-04-20 | 1996-02-14 | シャープ株式会社 | マトリクス型表示装置 |
| US5122889A (en) * | 1988-12-22 | 1992-06-16 | Nec Corporation | Active matrix liquid crystal display using mim diodes having symmetrical voltage-current characteristics as switching elements |
| US4990460A (en) * | 1989-01-27 | 1991-02-05 | Nec Corporation | Fabrication method for thin film field effect transistor array suitable for liquid crystal display |
| NL8900521A (nl) * | 1989-03-03 | 1990-10-01 | Philips Nv | Schakeleenheid ten behoeve van een weergeefinrichting en weergeefinrichting voorzien van een dergelijke schakeleenheid. |
| GB2231200A (en) * | 1989-04-28 | 1990-11-07 | Philips Electronic Associated | Mim devices, their method of fabrication and display devices incorporating such devices |
| FR2651371B1 (fr) * | 1989-08-29 | 1991-10-18 | France Etat | Procede de realisation d'un ecran d'affichage a matrice active et a structure inversee. |
| US5694146A (en) * | 1994-10-14 | 1997-12-02 | Energy Conversion Devices, Inc. | Active matrix LCD array employing thin film chalcogenide threshold switches to isolate individual pixels |
| US5757446A (en) * | 1994-10-14 | 1998-05-26 | Energy Conversion Devices, Inc. | Liquid crystal display matrix array employing ovonic threshold switching devices to isolate individual pixels |
| KR100626009B1 (ko) * | 2004-06-30 | 2006-09-20 | 삼성에스디아이 주식회사 | 박막 트랜지스터 구조체 및 이를 구비하는 평판디스플레이 장치 |
| US8017514B2 (en) | 2008-05-05 | 2011-09-13 | International Business Machines Corporation | Optically transparent wires for secure circuits and methods of making same |
| KR100975204B1 (ko) * | 2008-08-04 | 2010-08-10 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2300856A1 (de) * | 1973-01-09 | 1974-07-18 | Delog Detag Flachglas Ag | Optisches anzeigeelement mit fluessigkristallen |
| US4651185A (en) * | 1983-08-15 | 1987-03-17 | Alphasil, Inc. | Method of manufacturing thin film transistors and transistors made thereby |
-
1985
- 1985-11-08 JP JP60250149A patent/JPS62109085A/ja active Pending
-
1986
- 1986-11-10 US US06/929,389 patent/US4820024A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4820024A (en) | 1989-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4364952B2 (ja) | 液晶表示装置の製造方法 | |
| US5966190A (en) | Array substrate for displaying device with capacitor lines having particular connections | |
| US6088072A (en) | Liquid crystal display having a bus line formed of two metal layers and method of manufacturing the same | |
| KR100244447B1 (ko) | 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 | |
| JPS62109085A (ja) | アクテイブ・マトリクス | |
| US5995187A (en) | Liquid crystal display device in-plane-switching system with counter electrode in contact with liquid crystal | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| JPH03148636A (ja) | アクティブマトリクス型液晶表示素子の製造方法 | |
| GB2329061A (en) | Liquid crystal display and method of manufacturing the same. | |
| JP2002277889A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2001188242A (ja) | 垂直配向型液晶表示装置 | |
| JPH03209224A (ja) | 反射型液晶表示デバイス | |
| JPH1039297A (ja) | 反射型液晶表示装置及びその製造方法 | |
| JPH05243333A (ja) | 薄膜電界効果型トランジスタ基板 | |
| JPH04335617A (ja) | アクティブマトリクス基板 | |
| JPS6129820A (ja) | アクテイプマトリクス表示装置用基板 | |
| US6330042B1 (en) | Liquid crystal display and the method of manufacturing the same | |
| EP0961948A1 (en) | Reflective liquid crystal display having integral light shielding | |
| KR100482167B1 (ko) | 액정표시장치및그제조방법 | |
| KR20020013787A (ko) | 액정 디스플레이 장치 및 그 제조 방법 | |
| JPH028821A (ja) | アクティブマトリックス基板 | |
| JPH04265945A (ja) | アクティブマトリクス基板 | |
| JPH06130415A (ja) | Ｔｆｔマトリクスの製造方法 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| KR100309213B1 (ko) | 회절노광기술을이용한액정표시장치제조방법 |