KR920000833B1 - 박막 트랜지스터 - Google Patents

박막 트랜지스터 Download PDF

Info

Publication number
KR920000833B1
KR920000833B1 KR1019890003542A KR890003542A KR920000833B1 KR 920000833 B1 KR920000833 B1 KR 920000833B1 KR 1019890003542 A KR1019890003542 A KR 1019890003542A KR 890003542 A KR890003542 A KR 890003542A KR 920000833 B1 KR920000833 B1 KR 920000833B1
Authority
KR
South Korea
Prior art keywords
electrode
thin film
film transistor
pixel
pixel electrode
Prior art date
Application number
KR1019890003542A
Other languages
English (en)
Other versions
KR900015322A (ko
Inventor
윤기천
Original Assignee
삼성전관 주식회사
김정배
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전관 주식회사, 김정배 filed Critical 삼성전관 주식회사
Priority to KR1019890003542A priority Critical patent/KR920000833B1/ko
Publication of KR900015322A publication Critical patent/KR900015322A/ko
Application granted granted Critical
Publication of KR920000833B1 publication Critical patent/KR920000833B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용 없음.

Description

박막 트랜지스터
제1도는 종래 박막트랜지스터의 구조를 도시한 단면도.
제2도는 본 발명에 의한 박막트랜지스터의 구조를 도시한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 유리기판 2 : ITO전극
3 : Cr 게이트 전극 4 : 화소전극
5 : 절연층 6 : 반도체층
7 : 오믹층 8 : 소오스 전극
9 : 드레인 전극 10 : 도통공
10′ : 도통전극
본 발명은 박막트랜지스터에 있어서 드레인 전극과 화소(Pixel)전극과의 전기적인 접촉을 좋게한 것으로서, 특히 이 두전극이 접촉되는 도통공 부분에 전도율이 높은 도통전극을 형성하여 구성되는 박막 트랜지스터에 관한 것이다.
일반적으로 저전압구동, 저 소비전력, 경량박형 및 고화질을 실현할 수 있다는 특성때문에 액티브 매트릭스 액정 표시소자를 구동하기 위한 수단으로 이용되고 있는 박막트랜지스터는 제1도에 도시된 바와 같은 구조를 가지는데, 그 구조를 살펴보면 다음과 같다.
먼저, 유리기판(1)상에 ITO전극(2)과 그 우측면에 화소전극(4)이 형성되어 있으며, 상기 ITO전극(2)위에는 Cr게이트 전극(3)이 형성되고, 그 위에는 절연층(5), 반도체층(6), 오믹층(7)이 차례로 적층구조로 형성되어 있다. 그리고 소오스전극(8) 및 드레인전극(9)은 상기한 오믹층(7)을 개재하여 반도체층(6)에 접촉되어 있는 동시에 그의 하면에는 상기한 절연층(5)과 접촉되어 있으며, 또한 드레인 전극(9)의 단부는 상기 화소전극(4)과 연결되어 형성되어 있다.
이와 같이 구성된 박막트랜지스터가 액정표시소자의 1개 화소(Pixel)를 낮은 소비전력으로 구동시키기 위해서는, 표시부인 화소전극(4)과 이 화소전극(4)이 필요로 하는 전류를 공급하여주는 드레인전극(9)과의 전도율이 좋아야 한다. 이를 위해 종래에는 절연층(5)이 증착되어 있는 화소전극(4)상의 소정부위를 식각하여 제1도의 참조번호 10과 같은 도통공(through hole)(10)을 형성하여 이 두전극을 서로 접속시키고 있다.
그런데 상기와 같이 도통공(10)에 의해 전기적으로 접속되어 있는 이 두전극(9)(4)은 그 재질 및 물성(物性)이 크게 달라 트랜지스터의 소비전력을 크게 하는 요인이 되고 있다. 예컨대, 드레인전극(9)의 물질인 알루미늄 금속과 화소전극(4)의 물질인 ITO(Indium Tinm Oxide)는 서로 열팽창율이 다르고 접착성이 나빠 열적 손실로 인한 전류손실이 크다. 이러한 원인으로 인하여 종래 박막 트랜지스터의 동작 전류는 낮을 수 밖에 없었다.
따라서, 본 발명의 목적은 드레인 전극과 화소전극간의 전류 손실을 감소시켜 트랜지스터의 동작전류의 특성을 향상시킬 수 있는 새로운 구조의 박막 트랜지스터를 제공함에 있다.
상기 목적을 달성하기 위해 본 발명은 드레인 전극과 화소전극이 접촉되는 도통공 부위에 전도율이 높은 도통전극을 형성하여 구성된 것을 특징으로 한다.
이하, 본 발명의 실시예가 예시된 제2도를 참조하여 본 발명을 보다 상세하게 설명한다.
본 발명에 따른 박막트랜지스터는 제2도에 도시된 바와 같이 드레인전극(9)과 화소전극(4)과의 접속이 이루어지는 도통 부분에 도통전극(10′)을 가지는데, 이를 그 제조공정을 통해 살펴보면 다음과 같다.
먼저, 유리기판(1)위에 인듐 틴 산화물(ITO)을 스퍼터링법으로 증착하여 ITO전극(2)과 화소전극(4)을 형성한 후, 상기 ITO전극(2)위에 크롬을 역시 스퍼터링 증착하여 Cr게이트 전극(3)을 형성한다. 연이어 후공정에서 형성될 드레인 전극(9)과 접촉이 이루어지는 상기 화소전극(4)상의 도통 부분에는 인듐(In)을 증착하여 도통전극(10′)을 형성한다.
이때, 인듐을 사용한 이유는 인듐이 박막간 계면에서의 확산률 및 전도율이 높기 때문이다. 또한, 도통전극(10)을 형성하는 방법으로는 스퍼터링법, 예컨대 직류 마그네트론 스퍼터(DC magnetron sputter)를 이용하여 인듐을 증착한 다음, 질소 분위기에서 250℃~300℃의 온도로 소성한다. 이렇게 열처리를 행함으로써 인듐과 투명 도전막인 ITO와의 접착성은 더욱 좋아진다.
상기 과정에 이어서, 플라즈마 화학 기상증착(PECVD)장치로 SiO2, a-Si : H, n+-a-Si : H를 소정두께로 차례로 증착하여 절연층(5), 반도체층(6), 오믹층(7)을 형성한다. 그 다음, 소오스 전극(8)과 드레인 전극(9)을 형성하기에 앞서 드레인 전극(9)이 상기 도통전극(10′)과 전기적으로 접속될 수 있도록 도통전극(10′)상의 절연층(5)을 식각한다.
이어서 Al금속을 스퍼터링 증착하여 소오스 전극(8)과 드레인 전극(9)을 형성한 다음 이때에도 역시 질소 분위기에서 250℃~300℃의 온도로 소정시간동안 열처리를 실시한다. 이렇게 열처리를 실시함으로써 인듐과 Al금속과의 접착성 또한 좋아진다. 마지막으로, 소오스 및 드레인 전극(8)(9)사이의 채널부분에 남아있는 오믹층(7)을 건식식각으로 제거하여 박막트랜지스터의 제작을 완료한다.
상기와 같은 공정을 거쳐 제조된 본 발명의 박막 트랜지스터는 드레인 전극(9)과 화소전극(4)사이에 도전성 및 접착성이 뛰어난 도통전극(10′)을 형성시켜 줌으로써, 종래 박막트랜지스터의 도통공(10) 부분에서 나타나는 화소전극(4) 및 드레인 전극(9)의 비접촉성, 비저항(Non-Ohmic)성질 등으로 인한 전류손실과 구동전압을 높게 설정해야 하는 문제를 해결할 수가 있다. 따라서 동일한 구동전압 인가시 동작전류를 종래보다 101~102정도 향상시킬 수 있다.

Claims (3)

  1. 액정 표시 소자의 화소를 구동시키기 위한 박막 트랜지스터에 있어서, 표시부인 화소전극(4)과 이 화소전극(4)이 필요로 하는 전류를 공급하여 주는 드레인 전극(9)의 접합면에 도통전극(10′)을 형성하여 구성됨을 특징으로 하는 박막 트랜지스터.
  2. 제1항에 있어서, 상기한 도통전극(10′)이 인듐(In)으로 된 것을 특징으로 하는 박막 트랜지스터.
  3. 제1항 또는 제2항중 어느 하나에 있어서, 상기한 도통전극(10′)은 스퍼터링방법에 의해 증착되어, 질소 분위기에서 250℃~300℃의 온도로 열처리하여 구성됨을 특징으로 하는 박막 트랜지스터.
KR1019890003542A 1989-03-21 1989-03-21 박막 트랜지스터 KR920000833B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890003542A KR920000833B1 (ko) 1989-03-21 1989-03-21 박막 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890003542A KR920000833B1 (ko) 1989-03-21 1989-03-21 박막 트랜지스터

Publications (2)

Publication Number Publication Date
KR900015322A KR900015322A (ko) 1990-10-26
KR920000833B1 true KR920000833B1 (ko) 1992-01-30

Family

ID=19284693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890003542A KR920000833B1 (ko) 1989-03-21 1989-03-21 박막 트랜지스터

Country Status (1)

Country Link
KR (1) KR920000833B1 (ko)

Also Published As

Publication number Publication date
KR900015322A (ko) 1990-10-26

Similar Documents

Publication Publication Date Title
KR100241828B1 (ko) 반도체 장치 및 그 제조 방법
KR0168692B1 (ko) 반도체장치 제작방법
US6545295B2 (en) Transistor having ammonia free nitride between its gate electrode and gate insulation layers
KR0156060B1 (ko) 박막 트랜지스터의 제조방법, 박막 트랜지스터 및 액정표시장치
KR100329585B1 (ko) 박막 트랜지스터 및 액정 표시 장치
KR0154817B1 (ko) 액정 표시 장치용 박막 트랜지스터 및 그 제조 방법
US5989782A (en) Method for producing liquid crystal display device
JP3708150B2 (ja) 薄膜トランジスタ基板
US5068699A (en) Thin film transistor for a plate display
KR920000833B1 (ko) 박막 트랜지스터
JP2752983B2 (ja) 液晶表示用薄膜トランジスタの製造方法
KR910008116B1 (ko) 박막 트랜지스터와 그 제조방법
JP2711003B2 (ja) マトリツクス型表示装置
JPS5922361A (ja) アクティブマトリクス液晶表示装置
CN111785734A (zh) 一种背板系统
JPH01209764A (ja) 薄膜トランジスタとその製法
JPS60170261A (ja) 薄膜トランジスタの構成方法
KR100202232B1 (ko) 액정표시장치의 제조방법 및 액정표시장치의 구조
JPS62124530A (ja) 液晶表示素子
KR20040090302A (ko) 박막트랜지스터 및 그 형성방법
JP2000164887A (ja) 半導体装置
JP2514166B2 (ja) アクティブマトリックス液晶表示装置の製造方法
KR100252310B1 (ko) 박막트랜지스터의제조방법
KR920003706B1 (ko) 평면형 박막트랜지스터와 그 제조방법
KR950003942B1 (ko) 액정표시장치의 박막트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011228

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee