JPH06177388A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH06177388A JPH06177388A JP32553792A JP32553792A JPH06177388A JP H06177388 A JPH06177388 A JP H06177388A JP 32553792 A JP32553792 A JP 32553792A JP 32553792 A JP32553792 A JP 32553792A JP H06177388 A JPH06177388 A JP H06177388A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- silicon
- film
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】本発明は、安定した化合物を生成する材料でそ
の後処理が容易であり、かつほとんどの材料に対して可
溶な材料を用いて信号線を形成し、不良発生率の少ない
ものとする。 【構成】基板(1) 上にシリコン酸化膜(3) やシリコン窒
化膜(4,6) 等のシリコン系の各薄膜を積層して形成され
る半導体集積回路において、これらシリコン系の薄膜
(7) 上に、タンタルーアルミニウムータンタル（Ｔａ／
Ａｌ／Ｔａ）の３層から成る信号線(8) を形成する。
の後処理が容易であり、かつほとんどの材料に対して可
溶な材料を用いて信号線を形成し、不良発生率の少ない
ものとする。 【構成】基板(1) 上にシリコン酸化膜(3) やシリコン窒
化膜(4,6) 等のシリコン系の各薄膜を積層して形成され
る半導体集積回路において、これらシリコン系の薄膜
(7) 上に、タンタルーアルミニウムータンタル（Ｔａ／
Ａｌ／Ｔａ）の３層から成る信号線(8) を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ等を
形成した半導体集積回路に関する。
形成した半導体集積回路に関する。
【０００２】
【従来の技術】半導体集積回路には、薄膜トランジスタ
やコンデンサ、抵抗等の回路素子が形成されると共に、
信号線の配線パターンが形成されている。この信号線の
材料として必要な条件は、 (1) 低抵抗であること (2) 加工が容易であること (3) 信号線の下地となる下地材料（例えば、シリコン窒
化膜等との選択エッチングが容易にできること 等の３条件が挙げられる。
やコンデンサ、抵抗等の回路素子が形成されると共に、
信号線の配線パターンが形成されている。この信号線の
材料として必要な条件は、 (1) 低抵抗であること (2) 加工が容易であること (3) 信号線の下地となる下地材料（例えば、シリコン窒
化膜等との選択エッチングが容易にできること 等の３条件が挙げられる。
【０００３】このような各条件を踏まえて現在使用され
ている信号線の材料は、クロム／アルミニウム／クロム
（Ｃｒ／Ａｌ／Ｃｒ）の３層構造、又はモリブデン／ア
ルミニウム／モリブデン（Ｍｏ／Ａｌ／Ｍｏ）の３層構
造から形成されるものとなっている。
ている信号線の材料は、クロム／アルミニウム／クロム
（Ｃｒ／Ａｌ／Ｃｒ）の３層構造、又はモリブデン／ア
ルミニウム／モリブデン（Ｍｏ／Ａｌ／Ｍｏ）の３層構
造から形成されるものとなっている。
【０００４】このうち、Ｃｒ／Ａｌ／Ｃｒを信号線に用
いる場合、半導体製造プロセス中にクロムを使用するこ
とになり、この際にクロム化合物が生成される。このク
ロム化合物は、可溶性のものであり、人体に入ったり粘
膜に触れたりすると毒性を示し、公害の原因となる。従
って、このクロム化合物が排出されないように処理し、
半導体工業の排出の水質汚濁規制に違反しないようにし
なければならない。このため、クロム化合物に対して排
出の水質汚濁規制を考えると、この規制にあった排水処
理工程を実現するためには、莫大な費用がかかる。
いる場合、半導体製造プロセス中にクロムを使用するこ
とになり、この際にクロム化合物が生成される。このク
ロム化合物は、可溶性のものであり、人体に入ったり粘
膜に触れたりすると毒性を示し、公害の原因となる。従
って、このクロム化合物が排出されないように処理し、
半導体工業の排出の水質汚濁規制に違反しないようにし
なければならない。このため、クロム化合物に対して排
出の水質汚濁規制を考えると、この規制にあった排水処
理工程を実現するためには、莫大な費用がかかる。
【０００５】又、Ｍｏ／Ａｌ／Ｍｏの場合、Ｍｏは水溶
性の酸化物として半導体製造プロセス中のデバイス表面
上に残ることがある。このようにデバイス表面上に水溶
性の酸化物としてＭｏが残ると、これが原因で半導体集
積回路の不良を誘発することがある。特に半導体集積回
路は、高集積化が進んでいるため、極微小なものでもデ
バイス表面上に残ると不良と原因となる。このため、半
導体製造プロセス中の洗浄工程における洗浄条件をシビ
アに設定しなければならない。
性の酸化物として半導体製造プロセス中のデバイス表面
上に残ることがある。このようにデバイス表面上に水溶
性の酸化物としてＭｏが残ると、これが原因で半導体集
積回路の不良を誘発することがある。特に半導体集積回
路は、高集積化が進んでいるため、極微小なものでもデ
バイス表面上に残ると不良と原因となる。このため、半
導体製造プロセス中の洗浄工程における洗浄条件をシビ
アに設定しなければならない。
【０００６】
【発明が解決しようとする課題】以上のように信号線を
Ｃｒ／Ａｌ／Ｃｒにより形成する場合には、毒性を有す
るクロム化合物が生成される虞がある。又、Ｍｏ／Ａｌ
／Ｍｏでは、洗浄工程後にデバイス表面上に水溶性の酸
化物としてＭｏが残ることがあり、これが半導体集積回
路の不良の原因となる。
Ｃｒ／Ａｌ／Ｃｒにより形成する場合には、毒性を有す
るクロム化合物が生成される虞がある。又、Ｍｏ／Ａｌ
／Ｍｏでは、洗浄工程後にデバイス表面上に水溶性の酸
化物としてＭｏが残ることがあり、これが半導体集積回
路の不良の原因となる。
【０００７】そこで本発明は、安定した化合物を生成す
る材料でその後処理が容易であり、かつほとんどの材料
に対して可溶な材料を用いて信号線を形成し、不良発生
率の少ない半導体集積回路を提供することを目的とす
る。
る材料でその後処理が容易であり、かつほとんどの材料
に対して可溶な材料を用いて信号線を形成し、不良発生
率の少ない半導体集積回路を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】本発明は、基板上にシリ
コン酸化膜やシリコン窒化膜等のシリコン系の各薄膜を
積層して形成される半導体集積回路において、
コン酸化膜やシリコン窒化膜等のシリコン系の各薄膜を
積層して形成される半導体集積回路において、
【０００９】これらシリコン系の各薄膜上に、タンタル
ーアルミニウムータンタル（Ｔａ／Ａｌ／Ｔａ）の３層
から成る信号線を形成して上記目的を達成しようとする
半導体集積回路である。
ーアルミニウムータンタル（Ｔａ／Ａｌ／Ｔａ）の３層
から成る信号線を形成して上記目的を達成しようとする
半導体集積回路である。
【００１０】
【作用】このような手段を備えたことにより、Ｔａは信
号線とするに最適な抵抗値を有するばかりでなく、下地
材料との選択エッチングもよく、かつＴａの化合物は安
定性がよくその後処理も容易である。従って、半導体集
積回路の信号線をＴａ／Ａｌ／Ｔａの３層構造とすれ
ば、不良発生率の少ない半導体集積回路を得ることがで
きる。
号線とするに最適な抵抗値を有するばかりでなく、下地
材料との選択エッチングもよく、かつＴａの化合物は安
定性がよくその後処理も容易である。従って、半導体集
積回路の信号線をＴａ／Ａｌ／Ｔａの３層構造とすれ
ば、不良発生率の少ない半導体集積回路を得ることがで
きる。
【００１１】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。
して説明する。
【００１２】図１は本発明の半導体集積回路を適用した
薄膜トランジスタの構成図である。ガラス基板１上に
は、マウント（ＭＴ）２が形成され、このマウント２の
上にシリコン酸化膜（ＳｉＯｘ）３が形成されている。
さらに、シリコン酸化膜３の上にシリコン窒化膜（Ｓｉ
Ｎｘ）４、アルモファスーシリコン膜（ａ−Ｓｉ）５が
形成されている。このａ−Ｓｉ膜５の上にはシリコン窒
化膜６が形成され、このシリコン窒化膜６の上面のＡ部
分を残してｎ濃度の高いアルモファスーシリコン膜（ｎ
+ ａ−Ｓｉ）７が形成されている。
薄膜トランジスタの構成図である。ガラス基板１上に
は、マウント（ＭＴ）２が形成され、このマウント２の
上にシリコン酸化膜（ＳｉＯｘ）３が形成されている。
さらに、シリコン酸化膜３の上にシリコン窒化膜（Ｓｉ
Ｎｘ）４、アルモファスーシリコン膜（ａ−Ｓｉ）５が
形成されている。このａ−Ｓｉ膜５の上にはシリコン窒
化膜６が形成され、このシリコン窒化膜６の上面のＡ部
分を残してｎ濃度の高いアルモファスーシリコン膜（ｎ
+ ａ−Ｓｉ）７が形成されている。
【００１３】このｎ+ ａ−Ｓｉ膜７の上面には、信号線
８が形成されている。この信号線８は、Ｔａ／Ａｌ／Ｔ
ａの３層構造に形成され、その膜厚Ｄ1 、Ｄ2 はＡｌ膜
でおよそ２０００〜３０００オングストローム、Ｔａ膜
でおよそ５００オングストロームに形成されている。
８が形成されている。この信号線８は、Ｔａ／Ａｌ／Ｔ
ａの３層構造に形成され、その膜厚Ｄ1 、Ｄ2 はＡｌ膜
でおよそ２０００〜３０００オングストローム、Ｔａ膜
でおよそ５００オングストロームに形成されている。
【００１４】この場合、信号線８は、スパッタ法により
成膜し、この後に硝酸／フッ酸系の混酸のガスを用いて
エッチング処理によりＡ部分を除去することにより形成
される。
成膜し、この後に硝酸／フッ酸系の混酸のガスを用いて
エッチング処理によりＡ部分を除去することにより形成
される。
【００１５】かかる構成であれば、信号線８を形成する
Ｔａはその抵抗率が１２．５×10-6Ω・cmであり、例え
ばＣｒの抵抗率１２．９×10-6Ω・cm、Ｍｏの抵抗率
５．２×10-6Ω・cmとほぼ同等の抵抗値を有し、信号線
に使用するに最適である。
Ｔａはその抵抗率が１２．５×10-6Ω・cmであり、例え
ばＣｒの抵抗率１２．９×10-6Ω・cm、Ｍｏの抵抗率
５．２×10-6Ω・cmとほぼ同等の抵抗値を有し、信号線
に使用するに最適である。
【００１６】又、Ｔａは、フッ酸以外の酸に対しては不
溶であり、信号線８の下地となるＳｉＮｘ膜６及びｎ+
ａ−Ｓｉ膜７との選択エッチングが容易となる。すなわ
ち、信号線８を形成した後、ｎ+ ａ−Ｓｉ膜７のＡ部分
がエッチングにより除去するが、この場合、エッチング
処理により信号線６及びＳｉＮｘ膜６は除去されてはな
らない。この点においてＴａは、上記の如くフッ酸以外
の酸に対しては不溶であるので、選択性よくｎ+ ａ−Ｓ
ｉ膜７のＡ部分のみをエッチング処理できる。さらに、
Ｔａは、安定した化合物を生成するので、毒性がなく、
比較的後処理が容易で、半導体工業の排水の水質汚濁規
制に基づいて処理することができる。従って、信号線８
をＴａ／Ａｌ／Ｔａの３層構造とすることにより、不良
発生率の少ない薄膜トランジスタを得ることができる。
溶であり、信号線８の下地となるＳｉＮｘ膜６及びｎ+
ａ−Ｓｉ膜７との選択エッチングが容易となる。すなわ
ち、信号線８を形成した後、ｎ+ ａ−Ｓｉ膜７のＡ部分
がエッチングにより除去するが、この場合、エッチング
処理により信号線６及びＳｉＮｘ膜６は除去されてはな
らない。この点においてＴａは、上記の如くフッ酸以外
の酸に対しては不溶であるので、選択性よくｎ+ ａ−Ｓ
ｉ膜７のＡ部分のみをエッチング処理できる。さらに、
Ｔａは、安定した化合物を生成するので、毒性がなく、
比較的後処理が容易で、半導体工業の排水の水質汚濁規
制に基づいて処理することができる。従って、信号線８
をＴａ／Ａｌ／Ｔａの３層構造とすることにより、不良
発生率の少ない薄膜トランジスタを得ることができる。
【００１７】なお、本発明は、上記一実施例に限定され
るものでなくその要旨を変更しない範囲で変形してもよ
い。例えば、上記一実施例では薄膜トランジスタの場合
について説明したが、これに限らずコンデンサや抵抗を
形成した半導体回路に配線する信号線にも適用できる。
るものでなくその要旨を変更しない範囲で変形してもよ
い。例えば、上記一実施例では薄膜トランジスタの場合
について説明したが、これに限らずコンデンサや抵抗を
形成した半導体回路に配線する信号線にも適用できる。
【００１８】
【発明の効果】以上詳記したように本発明によれば、安
定した化合物を生成する材料でその後処理が容易であ
り、かつほとんどの材料に対して可溶な材料を用いて信
号線を形成し、不良発生率の少ない半導体集積回路を提
供できる。
定した化合物を生成する材料でその後処理が容易であ
り、かつほとんどの材料に対して可溶な材料を用いて信
号線を形成し、不良発生率の少ない半導体集積回路を提
供できる。
【図１】本発明に係わる半導体集積回路の一実施例を示
す構成図。
す構成図。
【図２】同集積回路における信号線の構造図。
１…ガラス基板、２…マウント、３…シリコン酸化膜
（ＳｉＯｘ）、４，６…シリコン窒化膜（ＳｉＮｘ）、
５…アルモファスーシリコン膜（ａ−Ｓｉ）、７…アル
モファスーシリコン膜（ｎ+ ａ−Ｓｉ）、８…信号線
（Ｔａ／Ａｌ／Ｔａ）。
（ＳｉＯｘ）、４，６…シリコン窒化膜（ＳｉＮｘ）、
５…アルモファスーシリコン膜（ａ−Ｓｉ）、７…アル
モファスーシリコン膜（ｎ+ ａ−Ｓｉ）、８…信号線
（Ｔａ／Ａｌ／Ｔａ）。
Claims (1)
- 【請求項１】 基板上にシリコン酸化膜やシリコン窒化
膜等のシリコン系の各薄膜を積層して形成される半導体
集積回路において、 これらシリコン系の各薄膜上に、タンタルーアルミニウ
ムータンタルの３層から成る信号線を形成したことを特
徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32553792A JPH06177388A (ja) | 1992-12-04 | 1992-12-04 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32553792A JPH06177388A (ja) | 1992-12-04 | 1992-12-04 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06177388A true JPH06177388A (ja) | 1994-06-24 |
Family
ID=18177991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32553792A Pending JPH06177388A (ja) | 1992-12-04 | 1992-12-04 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06177388A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007273545A (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58182270A (ja) * | 1982-04-16 | 1983-10-25 | Sanyo Electric Co Ltd | トランジスタの製造方法 |
| JPS598376A (ja) * | 1982-07-06 | 1984-01-17 | Sanyo Electric Co Ltd | トランジスタの製造方法 |
| JPS6012770A (ja) * | 1983-07-01 | 1985-01-23 | Matsushita Electric Ind Co Ltd | 薄膜電界効果トランジスタ |
| JPH01133369A (ja) * | 1987-11-19 | 1989-05-25 | Toshiba Corp | 薄膜トランジスタ |
-
1992
- 1992-12-04 JP JP32553792A patent/JPH06177388A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58182270A (ja) * | 1982-04-16 | 1983-10-25 | Sanyo Electric Co Ltd | トランジスタの製造方法 |
| JPS598376A (ja) * | 1982-07-06 | 1984-01-17 | Sanyo Electric Co Ltd | トランジスタの製造方法 |
| JPS6012770A (ja) * | 1983-07-01 | 1985-01-23 | Matsushita Electric Ind Co Ltd | 薄膜電界効果トランジスタ |
| JPH01133369A (ja) * | 1987-11-19 | 1989-05-25 | Toshiba Corp | 薄膜トランジスタ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007273545A (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US8222672B2 (en) | 2006-03-30 | 2012-07-17 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4004014B2 (ja) | レジストパターンの形成方法 | |
| US6358429B1 (en) | Electronic device and method for producing the same | |
| US6204190B1 (en) | Method for producing an electronic device | |
| JPH06177388A (ja) | 半導体集積回路 | |
| JPH0611060B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0620154B2 (ja) | 半導体装置の製法 | |
| JPS63127531A (ja) | 半導体装置の製造方法 | |
| JP2996025B2 (ja) | 絶縁膜の製造方法及びこれを用いた薄膜トランジスター素子 | |
| JPH06236893A (ja) | Ｔｆｔ液晶表示装置の製造方法 | |
| JPS62210467A (ja) | レジスト塗布方法 | |
| JP3169654B2 (ja) | 半導体装置の製造方法 | |
| JPH01151237A (ja) | 透明導電性膜のエツチング方法 | |
| JPS61198156A (ja) | 改良されたフオトマスクブランク | |
| JPS6132423A (ja) | 周辺部に段差を有する半導体基板およびその製法 | |
| JPH09181081A (ja) | 半導体装置の製造方法 | |
| JP4178227B2 (ja) | 基板処理方法及び半導体装置の製造方法 | |
| JP2503001B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6057630A (ja) | 半導体装置の製造方法 | |
| JPH01147447A (ja) | 多層レジスト膜 | |
| JPS62293721A (ja) | エツチング方法 | |
| CN116247003A (zh) | 一种金属互连线制备方法 | |
| JPS5832498B2 (ja) | ハンドウタイソウチ ノ セイゾウホウホウ | |
| JPH0473940B2 (ja) | ||
| JPH0338735B2 (ja) | ||
| CN116230527A (zh) | 一种双层掩膜改善钛铝腐蚀形貌的方法及器件 |