JPS6057630A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6057630A JPS6057630A JP16555583A JP16555583A JPS6057630A JP S6057630 A JPS6057630 A JP S6057630A JP 16555583 A JP16555583 A JP 16555583A JP 16555583 A JP16555583 A JP 16555583A JP S6057630 A JPS6057630 A JP S6057630A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist
- fluorine
- semiconductor device
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 10
- 239000011737 fluorine Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000009832 plasma treatment Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 14
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims 1
- 230000005684 electric field Effects 0.000 claims 1
- 238000001020 plasma etching Methods 0.000 abstract description 9
- 229910045601 alloy Inorganic materials 0.000 abstract description 5
- 239000000956 alloy Substances 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 229910018594 Si-Cu Inorganic materials 0.000 abstract 2
- 229910008465 Si—Cu Inorganic materials 0.000 abstract 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract 1
- 238000001312 dry etching Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- ZFXYFBGIUFBOJW-UHFFFAOYSA-N theophylline Chemical compound O=C1N(C)C(=O)N(C)C2=C1NC=N2 ZFXYFBGIUFBOJW-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、大規模集積回路（以下ＬＳＩと略ず；等の製
造方法、特に半導体ま／ヒは金属膜のエツチング用レジ
ストパターンの形成方法に関するものである。
造方法、特に半導体ま／ヒは金属膜のエツチング用レジ
ストパターンの形成方法に関するものである。
従来例の構成とその問題点
従来、ＬＳＩの配線領域の形成は、配線層となるＡβ
もしくはＡ４合金膜を被着形成後、エツチングマスクと
なる所定のレジスＩＩ−クーノをホトリングラフィ工程
により形成し、配線層に塩素系ガスプラズマを用いたド
ライエツチング処理を施すことに」二り行われる。
もしくはＡ４合金膜を被着形成後、エツチングマスクと
なる所定のレジスＩＩ−クーノをホトリングラフィ工程
により形成し、配線層に塩素系ガスプラズマを用いたド
ライエツチング処理を施すことに」二り行われる。
一般に、リアクティブイオンエツチング（以下ＲＩＥと
略す）を施す場合、ＡβもしくはＡｆｉ合金膜とホトレ
ジストの選択比は小さく、しばしは、レジスト膜の膜減
りによるノくターン変形を生じる。
略す）を施す場合、ＡβもしくはＡｆｉ合金膜とホトレ
ジストの選択比は小さく、しばしは、レジスト膜の膜減
りによるノくターン変形を生じる。
またＡβもしくはＡｄ合金膜表面の段差が大きい部分に
おいては、レジストノ々ターン寸法力情１１くなるとい
った諸原因から、素子間配線の断線などが生じ、高精度
な微細・リーン形成が困絽（である。
おいては、レジストノ々ターン寸法力情１１くなるとい
った諸原因から、素子間配線の断線などが生じ、高精度
な微細・リーン形成が困絽（である。
なお、膜減りの対策としては、レジスト膜厚を厚く塗布
することも一策であるが、これは解像度が悪くなる。
することも一策であるが、これは解像度が悪くなる。
発明の目的
本発明は、塩素系ガスを用いたドライエツチング処理に
より金属膜特にＡβ、Ａβ合金膜に微細加工を施す際に
生じるホトレジストの膜減りを抑える有効な方策を提供
するものである。
より金属膜特にＡβ、Ａβ合金膜に微細加工を施す際に
生じるホトレジストの膜減りを抑える有効な方策を提供
するものである。
発明の構成
本発明は、要約するに、半導体表面または半導体表面上
の配線層となる金属膜面に、エツチングマスクとなるレ
ジストパターンをホトリングラフイエ程によシ形成した
のち、同しジストパターン面をフッ素処理する工程を有
する半導体装置の製造方法であり、これにより、レジス
トマスクのドライエツチングに対する剛性を向］ニさせ
、とくに金属配線層のパターン形成において、高精度、
高い再現性を達成することができる。
の配線層となる金属膜面に、エツチングマスクとなるレ
ジストパターンをホトリングラフイエ程によシ形成した
のち、同しジストパターン面をフッ素処理する工程を有
する半導体装置の製造方法であり、これにより、レジス
トマスクのドライエツチングに対する剛性を向］ニさせ
、とくに金属配線層のパターン形成において、高精度、
高い再現性を達成することができる。
実施例の説明
本発明の方法をＭＯ３型ＬＳＩの製造方法を例示して説
明する。
明する。
まず、ｋｌ−３ｉ−Ｃｕ合金膜の被着後、エツチングマ
スクとなるレジストパターンを形成する。
スクとなるレジストパターンを形成する。
その後、プラズマエツチング装置を用いて、反応圧力３
ｓＰａ、高周波出力６ｏＷ 、温度２５°Ｃ５の条件で
７レオ／ガスによるプラズマ処理を行い、リアクティブ
イオンエツチング（以下ＲＩＥと略す）によるＡβ−３
ｉ−Ｃｕ の素子間配線形成を施した。
ｓＰａ、高周波出力６ｏＷ 、温度２５°Ｃ５の条件で
７レオ／ガスによるプラズマ処理を行い、リアクティブ
イオンエツチング（以下ＲＩＥと略す）によるＡβ−３
ｉ−Ｃｕ の素子間配線形成を施した。
図に上記条件におけるフレオンガスによるプラズマ処理
時間とＲＩＥ処理によるホトレジストエツチング速度の
関係を示した。
時間とＲＩＥ処理によるホトレジストエツチング速度の
関係を示した。
悌ヰ図に示した様に、ホ）・レジストの膜減りは、フレ
オンガスによるプラズマ処理を施さない通常の場合２了
ｏ ｎｍ／ｍｉｎに対し、本発明の実施例による方法を
５分施しだ場合、同じ条件下で１８０ｎ ｍ／ｍ ｉ
ｈとなり，ＲＩＥ処理中のレンズＩ・膜減少を６０係に
減少させることが可能であー）だ。
オンガスによるプラズマ処理を施さない通常の場合２了
ｏ ｎｍ／ｍｉｎに対し、本発明の実施例による方法を
５分施しだ場合、同じ条件下で１８０ｎ ｍ／ｍ ｉ
ｈとなり，ＲＩＥ処理中のレンズＩ・膜減少を６０係に
減少させることが可能であー）だ。
なお、フッ素処理にはイオン注入技術によるフッ素成分
の注入も有効である。
の注入も有効である。
発明の効果
本発明の方法を用いれば、フッ素を含有する気体雰囲気
中でのプラズマ処理または、イオン注入技術によりフッ
素含有物の注入を施すといった簡単な工程を加えるだけ
でホトレジストの膜製シを減少でき、レジストの耐ドラ
イエツチング性が向上し、安定した再現性の良い金属配
線が可能となり、ひいては半導体装置そのものの信頼性
も向」ニし、工業的価値が高い。
中でのプラズマ処理または、イオン注入技術によりフッ
素含有物の注入を施すといった簡単な工程を加えるだけ
でホトレジストの膜製シを減少でき、レジストの耐ドラ
イエツチング性が向上し、安定した再現性の良い金属配
線が可能となり、ひいては半導体装置そのものの信頼性
も向」ニし、工業的価値が高い。
０ ／ ２ ３ 、５
７２ラズマ処理時間 ＣＮＬ〕
Claims (1)
- 【特許請求の範囲】 （１）半導体表面上たは半導体表面上の配線層と外る金
属膜面に、エツチングマスクとなるレジストハターンを
ホトリソグラフイエ程により形成したのち、同しンスト
パターン面をフッ素処理する工程を有する半導体装置の
製造方法。 は） フッ素処理二［程がフッ素含有気圏中の高周波電
場におけるプラズマ処理工程よりなる特許請求の範囲第
１項に記載の半導体装置の製造方法。 （３） フッ素処理工程がフッ素のイオン注入工程より
なる肋許請求の範囲第１項に記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16555583A JPS6057630A (ja) | 1983-09-08 | 1983-09-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16555583A JPS6057630A (ja) | 1983-09-08 | 1983-09-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6057630A true JPS6057630A (ja) | 1985-04-03 |
Family
ID=15814587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16555583A Pending JPS6057630A (ja) | 1983-09-08 | 1983-09-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057630A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6083332A (ja) * | 1983-10-12 | 1985-05-11 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 重合体パタ−ンの形成方法 |
| JPS62198125A (ja) * | 1986-02-25 | 1987-09-01 | Nippon Denso Co Ltd | ドライエツチング方法 |
| JPH04148535A (ja) * | 1990-10-12 | 1992-05-21 | Mitsubishi Electric Corp | 微細パターン形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57115833A (en) * | 1981-01-12 | 1982-07-19 | Nippon Telegr & Teleph Corp <Ntt> | Polyimide resin film etching technique |
-
1983
- 1983-09-08 JP JP16555583A patent/JPS6057630A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57115833A (en) * | 1981-01-12 | 1982-07-19 | Nippon Telegr & Teleph Corp <Ntt> | Polyimide resin film etching technique |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6083332A (ja) * | 1983-10-12 | 1985-05-11 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 重合体パタ−ンの形成方法 |
| JPS62198125A (ja) * | 1986-02-25 | 1987-09-01 | Nippon Denso Co Ltd | ドライエツチング方法 |
| JPH04148535A (ja) * | 1990-10-12 | 1992-05-21 | Mitsubishi Electric Corp | 微細パターン形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4004014B2 (ja) | レジストパターンの形成方法 | |
| JPH0122728B2 (ja) | ||
| JPS6057630A (ja) | 半導体装置の製造方法 | |
| JPH0343777B2 (ja) | ||
| JP3913145B2 (ja) | パターン形成方法 | |
| JPH0458167B2 (ja) | ||
| JP3113040B2 (ja) | 半導体装置の製造方法 | |
| JPS63127531A (ja) | 半導体装置の製造方法 | |
| KR970004428B1 (ko) | 반도체소자의 제조방법 | |
| JP2798944B2 (ja) | 薄膜形成方法 | |
| JPS63215040A (ja) | レジストのハ−ドニング方法 | |
| JPS61128524A (ja) | 微細パタ−ン形成方法 | |
| JPS59210644A (ja) | 半導体装置の製造方法 | |
| JPS63292630A (ja) | 半導体素子の製造方法 | |
| JPS5968744A (ja) | フオトマスクの製造方法 | |
| JPS6063934A (ja) | 微細パタ−ンの形成方法 | |
| JP2854748B2 (ja) | レジストパターン形成方法 | |
| JPH0313949A (ja) | レジストパターンの形成方法 | |
| JPH03276633A (ja) | 半導体装置の製造方法 | |
| JPH03188628A (ja) | パターン形成方法 | |
| TW200415700A (en) | Method of improving pattern profile of thin phoresist layer | |
| JPH04150032A (ja) | 半導体装置の製造方法 | |
| JPH02224331A (ja) | 半導体装置の製造方法 | |
| JPH04116954A (ja) | 半導体装置の製造方法 | |
| JPH05283378A (ja) | 半導体装置の製造方法 |