JPS62140465A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS62140465A JPS62140465A JP60281127A JP28112785A JPS62140465A JP S62140465 A JPS62140465 A JP S62140465A JP 60281127 A JP60281127 A JP 60281127A JP 28112785 A JP28112785 A JP 28112785A JP S62140465 A JPS62140465 A JP S62140465A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- forming
- electrode
- protective film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000010409 thin film Substances 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 230000001681 protective effect Effects 0.000 claims abstract description 17
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 claims description 24
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 17
- 239000001301 oxygen Substances 0.000 claims description 17
- 229910052760 oxygen Inorganic materials 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 11
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 239000009719 polyimide resin Substances 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- 239000011521 glass Substances 0.000 abstract description 2
- 229910052593 corundum Inorganic materials 0.000 abstract 2
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract 2
- 230000002035 prolonged effect Effects 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 27
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 5
- 229910001882 dioxygen Inorganic materials 0.000 description 5
- 238000003491 array Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 239000011651 chromium Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- -1 (see Chemical class 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- AQCDIIAORKRFCD-UHFFFAOYSA-N cadmium selenide Chemical compound [Cd]=[Se] AQCDIIAORKRFCD-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は、薄膜トランジスタ(以下TPTと略す)や
薄膜トランジスタアレイの製造方法に関し、特にセレン
化カドミウムを半導体層の主材料とした、経時変化の少
ない薄膜トランジスタの製造方法に関する。
薄膜トランジスタアレイの製造方法に関し、特にセレン
化カドミウムを半導体層の主材料とした、経時変化の少
ない薄膜トランジスタの製造方法に関する。
(従来の技術)
TPTは、ソース・ドレイン電極間の半導体の電気伝導
度を半導体と接する絶縁物層を介して設けられた第3の
電極(グー1〜電極)に印加する電圧によって制御する
いわゆる電界効果型トランジスタとして知られている。
度を半導体と接する絶縁物層を介して設けられた第3の
電極(グー1〜電極)に印加する電圧によって制御する
いわゆる電界効果型トランジスタとして知られている。
従来TPTは、大面積に渡ってスイッチングアレイを形
成し易い点、あるいは材料が安価なため低コストになり
得るなどの点でイメージセンサあるいは液晶やEL表示
装置等のスイッチングアレイを目的に研究が続けられて
いる。
成し易い点、あるいは材料が安価なため低コストになり
得るなどの点でイメージセンサあるいは液晶やEL表示
装置等のスイッチングアレイを目的に研究が続けられて
いる。
半導体層としてセレン化カドミウム(CdSe)を用い
たTFTは、CdSeが多結晶であるため、多くの粒界
が存在し、これが電荷トラップとなるため、ドレイン電
流の経時変化が大きいという欠点があった。そこで、こ
の粒界にクロム(Cr)やインジウム(In)を拡散さ
せて電荷トラップを減少させる方法がある(例えば、特
開昭60−81870号公報参照)。
たTFTは、CdSeが多結晶であるため、多くの粒界
が存在し、これが電荷トラップとなるため、ドレイン電
流の経時変化が大きいという欠点があった。そこで、こ
の粒界にクロム(Cr)やインジウム(In)を拡散さ
せて電荷トラップを減少させる方法がある(例えば、特
開昭60−81870号公報参照)。
また、従来TPTの半導体層の表面や、ソース・ドレイ
ン分極と半導体層との接触部の表面などは、雰囲気の影
響を受けやすく、酸素ガスや水蒸気が直接これらの表面
から拡散することによって、電気的特性が大きく変動す
る。このためスパッタ法、電子ビーム蒸着法またはプラ
ズマCVD法により。
ン分極と半導体層との接触部の表面などは、雰囲気の影
響を受けやすく、酸素ガスや水蒸気が直接これらの表面
から拡散することによって、電気的特性が大きく変動す
る。このためスパッタ法、電子ビーム蒸着法またはプラ
ズマCVD法により。
素子の表面をチッ化シリコン(813N4 )や二酸化
シリコン(Sin2)、酸化アルミニウムUtzoi)
等の金属酸化物からなる保護膜で被覆することが検討さ
れている(例えば、特開昭59−61964号公報参照
)。
シリコン(Sin2)、酸化アルミニウムUtzoi)
等の金属酸化物からなる保護膜で被覆することが検討さ
れている(例えば、特開昭59−61964号公報参照
)。
また熱処理により重合させたポリイミド樹脂膜を保護膜
とするなどの方法も提案されている(例えば、特開昭5
9−136971号公報参照)。
とするなどの方法も提案されている(例えば、特開昭5
9−136971号公報参照)。
(発明が解決しようとする問題点)
上述したCrやInは2粒界のみならずCdSeの結晶
中にも拡散するため、キャリア量が多くなり、TPTの
オフ時のドレイン電流を増加させてしまう。
中にも拡散するため、キャリア量が多くなり、TPTの
オフ時のドレイン電流を増加させてしまう。
また、これらの原子はSeと結合して他の物質となるた
め、CdSe本来の持つ電荷移動度が得られないという
欠点があった。
め、CdSe本来の持つ電荷移動度が得られないという
欠点があった。
また、保護膜を形成したとしても、保護膜中を同様に酸
素ガスや水蒸気が拡散して、TPTの電気的特性に経時
変化をもたらすという欠点があった。
素ガスや水蒸気が拡散して、TPTの電気的特性に経時
変化をもたらすという欠点があった。
そこで本発明は、以上のような問題点を解決して、長期
安定なTPTの製造方法を提供することを目的としてい
る。
安定なTPTの製造方法を提供することを目的としてい
る。
(問題点を解決するための手段)
本発明は、前記の目的を達成するために、 TPTの製
造方法において、絶縁性基板上に形成したグー1−電極
を含む領域にゲート絶縁膜を形成する工程と、前記ゲー
ト絶縁膜上に不純物を含むセレン化カドミウムからなる
半導体層を形成する工程と、前記半導体層を含む領域に
ソースおよびドレイン電極を形成する工程と、少なくと
も前記ソースおよびドレイン電極間の半導体層上に保護
膜を形成する工程と、酸素を含む雰囲気中で熱処理をす
る工程とを有することを特徴としている。
造方法において、絶縁性基板上に形成したグー1−電極
を含む領域にゲート絶縁膜を形成する工程と、前記ゲー
ト絶縁膜上に不純物を含むセレン化カドミウムからなる
半導体層を形成する工程と、前記半導体層を含む領域に
ソースおよびドレイン電極を形成する工程と、少なくと
も前記ソースおよびドレイン電極間の半導体層上に保護
膜を形成する工程と、酸素を含む雰囲気中で熱処理をす
る工程とを有することを特徴としている。
(作 用)
本発明によれば、半導体層の表面を保護膜で覆った後、
酸素を含む雰囲気中で熱処理を行なうので、半導体層中
のみならず、保護膜中にも酸素ガスが十分に拡散し、半
導体層中に一度拡散した酸素ガスがぬけ出すのを防ぐこ
とができる。また半導体層中に拡散した酸素ガスは、C
dSe中のSe欠陥をうめて、Se欠陥による余分な電
流の増加を防ぐことができる。
酸素を含む雰囲気中で熱処理を行なうので、半導体層中
のみならず、保護膜中にも酸素ガスが十分に拡散し、半
導体層中に一度拡散した酸素ガスがぬけ出すのを防ぐこ
とができる。また半導体層中に拡散した酸素ガスは、C
dSe中のSe欠陥をうめて、Se欠陥による余分な電
流の増加を防ぐことができる。
(実施例)
以下、本発明の実施例を添付図面にもとづいて説明する
。
。
第1図は、本発明のTPTの製造方法の一実施例を示す
断面図である。ガラス等の絶縁性基板1上に1100n
程度の膜厚を有するアルミニウム(Aff)からなるグ
ー1−電極2を真空蒸着法やフォトリングラフィ技術等
を用いて所定の形状に形成する。さらにそのゲート電極
2を含む絶縁性基板1上に500nm程度の膜厚を有す
るアルミナUnzo3)からなる絶縁膜3を高周波マグ
ネトロンスパッタ法等により形成する。さらにその上に
、50nm程度の膜厚を有するCdSeからなる半導体
層4およびIn等の不純物層5を真空蒸着法等により形
成する。ここで、不純物層5は、半導体層4の下に形成
してもよく、また半導体層4と同時に蒸着して混合して
もよい。
断面図である。ガラス等の絶縁性基板1上に1100n
程度の膜厚を有するアルミニウム(Aff)からなるグ
ー1−電極2を真空蒸着法やフォトリングラフィ技術等
を用いて所定の形状に形成する。さらにそのゲート電極
2を含む絶縁性基板1上に500nm程度の膜厚を有す
るアルミナUnzo3)からなる絶縁膜3を高周波マグ
ネトロンスパッタ法等により形成する。さらにその上に
、50nm程度の膜厚を有するCdSeからなる半導体
層4およびIn等の不純物層5を真空蒸着法等により形
成する。ここで、不純物層5は、半導体層4の下に形成
してもよく、また半導体層4と同時に蒸着して混合して
もよい。
不純物層5の膜厚は、数人から数10人程度であり。
アニール後には、導体層4中に拡散して、層としては残
らない。次に前記半導体層4の上に数μm〜数十μmの
所定の間隔を隔てて1100n程度の膜厚を有するAI
からなるソース電極6及びドレイン電極7、さらに少な
くとも前記ソース電極6及びドレイン電極7間で露出し
ている半導体層4上にAN20.等からなる保護膜8を
、真空蒸着法やスパッタ法等により形成する。
らない。次に前記半導体層4の上に数μm〜数十μmの
所定の間隔を隔てて1100n程度の膜厚を有するAI
からなるソース電極6及びドレイン電極7、さらに少な
くとも前記ソース電極6及びドレイン電極7間で露出し
ている半導体層4上にAN20.等からなる保護膜8を
、真空蒸着法やスパッタ法等により形成する。
次に、できあがったTPTを例えば第2図に示したよう
な環状炉に入れ、一方の口から乾燥空気を導入し、他方
の口をロータリーポンプ等で真空引きしながら、バルブ
9や計量計10を調節して、所定の真空度に保ちつつ約
300°Cで1時間の熱処理を行なう。
な環状炉に入れ、一方の口から乾燥空気を導入し、他方
の口をロータリーポンプ等で真空引きしながら、バルブ
9や計量計10を調節して、所定の真空度に保ちつつ約
300°Cで1時間の熱処理を行なう。
この時、不純物層5は半導体層4中の粒界に主に拡散し
て、電荷トラップを減少させることができる。しかしな
がら、いく分かは、結晶中にも拡散して、Seと結合し
、Seの欠陥を生成する。このようにして、Cdが余剰
となるが、保護膜で覆われているので、Cdが再蒸発す
ることはない。このままでは、Cd5aが非常に低抵抗
となってオフ時の電流が増加してしまうが、酸素中で熱
処理をしているので、余剰のCdと酸素が結合し、余分
なキャリアが増加するのを防ぐことができる。
て、電荷トラップを減少させることができる。しかしな
がら、いく分かは、結晶中にも拡散して、Seと結合し
、Seの欠陥を生成する。このようにして、Cdが余剰
となるが、保護膜で覆われているので、Cdが再蒸発す
ることはない。このままでは、Cd5aが非常に低抵抗
となってオフ時の電流が増加してしまうが、酸素中で熱
処理をしているので、余剰のCdと酸素が結合し、余分
なキャリアが増加するのを防ぐことができる。
以上のように、電荷トラップを減少しつつ、余分なキャ
リアの生成もおさえられるので、オン電流とオフ電流の
比が大きく、経時変化の少ないTPTを作ることができ
る。
リアの生成もおさえられるので、オン電流とオフ電流の
比が大きく、経時変化の少ないTPTを作ることができ
る。
また酸素は、保護膜中にも拡散して過剰に存在するよう
になるので、CdSe中の酸素の濃度と保護膜中の酸素
の濃度との間に勾配が生じず、CdSe中の酸素が外へ
拡散でぬけ出すのを防ぐことができるため、同様にドレ
イン電流の経時変化を小さくすることができる。
になるので、CdSe中の酸素の濃度と保護膜中の酸素
の濃度との間に勾配が生じず、CdSe中の酸素が外へ
拡散でぬけ出すのを防ぐことができるため、同様にドレ
イン電流の経時変化を小さくすることができる。
不純物として、インジウムを導入した場合に、電荷トラ
ップを減少させる効果が特に大きく、本発明による製造
方法が有効であった。
ップを減少させる効果が特に大きく、本発明による製造
方法が有効であった。
また、ポリイミド樹脂は、例えばフォトニース(東し製
、商品名)等のようにスピンナーコートで簡単に形成す
ることができ、重合させるための熱処理を、酸素を含む
雰囲気で行なえば、CdSeの熱処理と同時に行なうこ
とができ、大幅な製造工程の短縮を図ることができる。
、商品名)等のようにスピンナーコートで簡単に形成す
ることができ、重合させるための熱処理を、酸素を含む
雰囲気で行なえば、CdSeの熱処理と同時に行なうこ
とができ、大幅な製造工程の短縮を図ることができる。
以上の例では、保護膜を一層構造としたが、異なる材料
を何層積み重ねても同様の効果が得られることは言うま
でもない。
を何層積み重ねても同様の効果が得られることは言うま
でもない。
熱処理工程中の雰囲気の酸素の分圧は、20Torr以
上では、CdSe中の酸素濃度が多くなり、キャリアが
生成されず、オン時のドレイン電流が小さくなってしま
う。また、0.1Torr以下では十分にCdSe中に
酸素が拡散しないため、オフ時のドレイン電流が増加し
て、オン電流とオフ電流の比が小さくなり、また、外界
の酸素の影響を受けやすくなるため、経時変化が大きく
なってしまう。したがって、0.1Torrから20T
orrの範囲で酸素の分圧を設定すれば、オン電流とオ
フ電流の比が大きく、経時変化の小さいTPTを製造す
ることができる。
上では、CdSe中の酸素濃度が多くなり、キャリアが
生成されず、オン時のドレイン電流が小さくなってしま
う。また、0.1Torr以下では十分にCdSe中に
酸素が拡散しないため、オフ時のドレイン電流が増加し
て、オン電流とオフ電流の比が小さくなり、また、外界
の酸素の影響を受けやすくなるため、経時変化が大きく
なってしまう。したがって、0.1Torrから20T
orrの範囲で酸素の分圧を設定すれば、オン電流とオ
フ電流の比が大きく、経時変化の小さいTPTを製造す
ることができる。
(発明の効果)
以上説明から明らかなように、本発明によれば、CdS
e中に存在する電荷トラップをCdSeのオフ時のドレ
イン電流を増加させることなく、効果的に減少させ、ま
た、CdSe中の酸素の外への拡散をおさえて、TPT
の電気特性や安定性を大きく改善することができ、各種
表示装置やイメージセンサ等の駆動に広く利用できるも
のである。
e中に存在する電荷トラップをCdSeのオフ時のドレ
イン電流を増加させることなく、効果的に減少させ、ま
た、CdSe中の酸素の外への拡散をおさえて、TPT
の電気特性や安定性を大きく改善することができ、各種
表示装置やイメージセンサ等の駆動に広く利用できるも
のである。
第1図は、本発明のTPTの製造方法の一実施例を示す
断面図、第2図は、TPTの熱処理工程を説明するため
の図である。 4 ・・・半導体層、 5 ・・・不純物層。 8・・・保護膜。
断面図、第2図は、TPTの熱処理工程を説明するため
の図である。 4 ・・・半導体層、 5 ・・・不純物層。 8・・・保護膜。
Claims (4)
- (1)絶縁性基板上に形成したゲート電極を含む領域に
ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に
不純物を含むセレン化カドミウムからなる半導体層を形
成する工程と、前記半導体層を含む領域にソースおよび
ドレイン電極を形成する工程と、少なくとも前記ソース
およびドレイン電極間の半導体層上に保護膜を形成する
工程と、酸素を含む雰囲気中で熱処理をする工程とを有
することを特徴とする薄膜トランジスタの製造方法。 - (2)前記不純物がインジウムからなることを特徴とす
る特許請求の範囲第(1)項記載の薄膜トランジスタの
製造方法。 - (3)前記保護膜がポリイミド樹脂からなることを特徴
とする特許請求の範囲第(1)項または第(2)項記載
の薄膜トランジスタの製造方法。 - (4)前記熱処理工程における雰囲気中の酸素の分圧が
0.1Torrから20Torrの範囲であることを特
徴とする特許請求の範囲第(1)項、第(2)項または
第(3)項記載の薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60281127A JPS62140465A (ja) | 1985-12-16 | 1985-12-16 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60281127A JPS62140465A (ja) | 1985-12-16 | 1985-12-16 | 薄膜トランジスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62140465A true JPS62140465A (ja) | 1987-06-24 |
Family
ID=17634739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60281127A Pending JPS62140465A (ja) | 1985-12-16 | 1985-12-16 | 薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62140465A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02208321A (ja) * | 1989-02-07 | 1990-08-17 | Toray Ind Inc | Lsi塔載用実装基板用ポリイミド |
WO1997005648A1 (en) * | 1995-07-31 | 1997-02-13 | Litton Systems Canada Limited | Method of forming self-aligned thin film transistor |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58196049A (ja) * | 1982-05-11 | 1983-11-15 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
JPS59136971A (ja) * | 1983-01-26 | 1984-08-06 | Toshiba Corp | 薄膜電界効果トランジスタの製造方法 |
JPS6081870A (ja) * | 1983-10-13 | 1985-05-09 | Ise Electronics Corp | 薄膜トランジスタの製造方法 |
JPS60250675A (ja) * | 1984-05-25 | 1985-12-11 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
-
1985
- 1985-12-16 JP JP60281127A patent/JPS62140465A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58196049A (ja) * | 1982-05-11 | 1983-11-15 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
JPS59136971A (ja) * | 1983-01-26 | 1984-08-06 | Toshiba Corp | 薄膜電界効果トランジスタの製造方法 |
JPS6081870A (ja) * | 1983-10-13 | 1985-05-09 | Ise Electronics Corp | 薄膜トランジスタの製造方法 |
JPS60250675A (ja) * | 1984-05-25 | 1985-12-11 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02208321A (ja) * | 1989-02-07 | 1990-08-17 | Toray Ind Inc | Lsi塔載用実装基板用ポリイミド |
WO1997005648A1 (en) * | 1995-07-31 | 1997-02-13 | Litton Systems Canada Limited | Method of forming self-aligned thin film transistor |
US6043113A (en) * | 1995-07-31 | 2000-03-28 | 1294339 Ontario, Inc. | Method of forming self-aligned thin film transistor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8013339B2 (en) | Thin film transistors and arrays with controllable threshold voltages and off state leakage current | |
EP0051940B1 (en) | Annealing process for a thin-film semiconductor device and obtained devices | |
JPH0348671B2 (ja) | ||
JP2502789B2 (ja) | 薄膜トランジスタの製造方法 | |
JPS62140465A (ja) | 薄膜トランジスタの製造方法 | |
JPS63177472A (ja) | 薄膜トランジスタ | |
JP3452679B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 | |
JPH01137674A (ja) | 薄膜トランジスタ | |
JPS6315468A (ja) | 薄膜トランジスタの製造方法 | |
JPH0282578A (ja) | 薄膜トランジスタの製造方法 | |
JPH01302768A (ja) | 逆スタガー型シリコン薄膜トランジスタ | |
JPS6390856A (ja) | 薄膜トランジスタ | |
KR930001901B1 (ko) | 박막 트랜지스터의 제조방법 | |
JPS63178559A (ja) | 薄膜トランジスタ | |
JPH06120499A (ja) | 薄膜トランジスタ、液晶表示装置および薄膜トランジスタの製造方法 | |
JPH0330296B2 (ja) | ||
JPH0277159A (ja) | 薄膜半導体素子 | |
JPH0249470A (ja) | 薄膜トランジスタの製造方法 | |
JP2756121B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH0277164A (ja) | 薄膜半導体素子 | |
JP2714017B2 (ja) | 液晶表示パネル用薄膜トランジスタアレイの製造方法 | |
JPH01309379A (ja) | 薄膜半導体素子 | |
JPH02201967A (ja) | 薄膜半導体素子 | |
JPH07263697A (ja) | 多結晶シリコン薄膜トランジスタ | |
JPS59182569A (ja) | 多結晶シリコン薄膜トランジスタ |