JPH02201967A

JPH02201967A - 薄膜半導体素子

Info

Publication number: JPH02201967A
Application number: JP2188189A
Authority: JP
Inventors: Akira Miki; 明三城
Original assignee: Sumitomo Metal Industries Ltd
Current assignee: Nippon Steel Corp
Priority date: 1989-01-30
Filing date: 1989-01-30
Publication date: 1990-08-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】り策上辺五■ユ■ 本発明は薄膜半導体素子、より詳細にはゲート電極、ド
レイン電極、ソース電極、絶縁層、アモルファスシリコ
ン（ａ−３ｉ；Ｈ）の半導体層および保護膜を含む薄膜
半導体素子であって、例えばアクティブマトリクス駆動
方式のフラットパネル形デイスプレィなどに応用される
ものに関する。

兜來凹肢お近年高度情報化が進むにつれ、映像表示用のデイスプレ
ィの分野においてはより一層の高精細化および高輝度化
が望まれている。現在は家庭用やその他はとんどの分野
においてＣＲＴ　（陰極線管）がその主流を占めている
。しかし小形、軽量、低消費電力でしかも高画質化が可
能なフラットパネル形デイスプレィへの要望が高まって
きている。フラットパネル形デイスプレィのうち液晶を
用いたＬＣＤは現在もっとも広く用いられ将来性の高い
デイスプレィである。このＬＣＤの駆動方式として、単
純マトリクス駆動方式やアクティブマトリクス駆動方式
があり、このうちアクティブマトリクス駆動方式は各画
素ごとにスイッチ素子を配設して各画素を独立的に駆動
制御するものである。したがって各画素ごとに１００％
近いデユーティ比で駆動でき、画素のコントラスト比を
大きく取ることが可能である。

スイッチ素子としてアモルファスシリコンを用いた薄膜
トランジスタ（ＴＰＴ）形は大面積化が可能であり、し
かも低コストで製作できることから有望視され多くの研
究がなされている。このアモルファスシリコンを用いた
薄膜トランジスタ（ＴＰＴ）形デイスプレィの特徴とし
ては大面積化が可能であること、比較的低温プロセス（
３００°Ｃ前後）で製作できることから安価なガラス基
板が使用可能であること、連続的な成膜により膜界面の
清浄性が保たれることなどが挙げられる。

以上のことから駆動方式としてアクティブマトノクス駆
動方式を採用し、アモルファスシリコンを用いた薄膜ト
ランジスタ（ＴＰＴ）形デイスプレィは今後の二ニーメ
ディア用のデイスプレィ候補としてその発展が期待され
ている。

次に従来のアモルファスシリコン薄膜半導体素子（ＴＰ
Ｔ）の構造を第５図に示す。第５図（ａ）は逆スタガー
型構造を示すものであり、その構造は、つぎのようなも
のである。ガラス基板１１の上面（同図中上側）にはゲ
ート電極１２がノ（タニングされており、このゲート電
極１２の上面にはゲート絶縁膜１３が積層形成されてい
る。さらにこのゲート絶縁膜１３の上面には半導４体層
としてアモルファスシリコン層１４が積層形成され、こ
のアモルファスシリコン層１４の上面にはオーミックコ
ンタクト層としての０４アモルファスシリコン層１５が
積層形成されている。この０１アモルファスシリコン層
１５の上面にはさらにドレイン電極１６が積層形成され
、このドレイン電極１６の水平方向に対向してゲート電
極１２を挟んだ所定箇所にはソース電１１７が形成され
ている。ドレイン電極１６とソース電極１７はそれぞれ
Ｃｒ層１８とＡＩ層１９の積層体となっている。またド
レイン電極１６とソース電極１７の間には窒化シリコン
（Ｓ　ｉ　Ｎ）の保護膜２０が形成されている。

また、第５図（ｂ）はスタガー型構造を示すものであり
、その構造は、ガラス基板１１の上面にアモルファスシ
リコン層１４が形成され、アモルファスシリコン層１４
の上面には中央部を除いてｎ“アモルファスシリコン層
１５、ドレイン電極１６、ソース電極１７が形成されて
いる。中央部には、ＳｉＮのゲート絶縁膜１３、ゲート
電極１２が順次積層形成されている。２１は各半導体素
子を隔離するための素子分離膜であり、ＳｉＮにより形
成されている。

発明が解決しようとする課題上記したようなアモルファスシリコン薄膜半導体素子は
、各薄膜の形成をプラズマＣＶＤ法によって行なってい
る。しかしながら、プラズマＣＶＤ法により薄膜を形成
する場合、と（に半導体層のアモルファスシリコン層１
４上にＳｉＮ層を形成する場合、つぎのような不都合が
あった。なお、上記アモルファスシリコン薄膜半導体素
子のＳｉＮ層は、第５図（ａ）の保護膜２０、第５図（
ｂ）のゲート絶縁膜１３および素子分離膜２１である。

■プラズマＣＶＤ法では下地の薄膜がプラズマによって
ダメージを受は劣化することがある。すなわち、半導体
層のアモルファスシリコン層１４の表面はプラズマによ
り荒らされるためアモルファスシリコン層１４と上層の
ＳｉＮ層の間に界面準位が形成される。アモルファスシ
リコン層１４とＳｉＮ層との間に界面準位が形成された
場合、ＴＰＴ特性の信頼性を低下させる。上記アモルフ
ァスシリコン薄膜半導体素子ではアモルファスジノコン
層１４と保護膜２０との間（第５図（ａ））、アモルフ
ァスシリコン層１４とゲート絶縁膜１３、素子分離膜２
１の間（第５図（ｂ））に界面準位が形成されることに
なる。

■また１、ＳｉＮ層には過剰８１、過剰Ｈ１欠乏Ｎが存
在しているため、これら過剰Ｓｉなどが組成比のバラン
スが崩れる原因となり、また、これら過剰Ｓｉなどに基
づく欠陥準位に起因して固定電荷が発生する。

この固定電荷が保護膜２０に存在する場合、膜中固定電
荷は通常正電荷であるため、ＴＰＴ動作時にソース、ド
レイン間を流れるキャリア（電子）を引き付けてその走
行を妨げるのでリーク電流を発生させる。

ＳｉＮ層がゲート絶縁膜１３である場合については、は
っきりと■■が原因であるとはいえないが■■のいずれ
かまたは双方が原因となって、つぎのような現象を生じ
る。すなわち、プラズマＣＶＤ法によりアモルファスシ
リコン層１４上にＳｉＮ層を形成する場合、（ｉｌｓｉ
Ｎ層の電位が高くなるためしきい値電圧■工のシフトが
大きくなり、また、（ｉｉｌゲート電圧のコントロール
がむずかしくなる。　［ｉｉ）については、固定電荷が
主に関係すると考えられ、固定電荷は通常圧でありゲー
ト電圧も正であるためゲート電圧をかけた場合ソース・
ドレイン電流のコントロールがむずかしくなると考えら
れる。

以上のような現象はＴＰＴ特性の向上とくに電界効果移
動度の向上の妨げとなり、その結果、高速性、信頼性の
高いアモルファスシリコン薄膜半導体素子を得ることが
できなかった。

そこで、本発明は上記したような問題点に鑑み発明され
たもので、薄膜半導体素子において界面準位が形成され
ることを阻止し、またＳｉＮ層中の固定電荷を減少させ
、高い電界効果移動度を有し、高速性、信頼性に優れた
薄膜半導体素子を提供することを目的としている。

課題を　決するための　Ｆ上記課題を解決するために本発明は、ゲート電極、ドレ
イン電極、ソース電極、絶縁層、半導体層および保護膜
を含む薄膜半導体素子であって、前記半導体層上に前記
絶縁層あるいは前記保護膜などのいずれかの層としてＳ
ｉＮ層が形成され、このＳｉＮ層が活性状態にある酸素
の雰囲気下でアニール処理がなされていることを特徴と
している。

また、上記した活性状態酸素が、電磁波の作用により生
成されることを特徴としている。

以下、本発明にかかるアモルファスシリコン薄膜半導体
素子の構成を詳述する。なお、従来と同一構造の部分に
ついては同一の符合を付すこととする。

本発明にかかるアモルファスシリコン薄膜半導体素子（
ＴＰＴ）の構造を第１図に示す。第１図（ａ）は逆スタ
ガー型構造を示しており、ガラス基板１１の上面（第１
図中上側）にはゲート電極１２がパターニングされ、こ
のゲート電極１２の上面にはゲート絶縁膜１３が積層形
成されている。さらにこのゲート絶縁膜１３の上面には
半導体層としてアモルファスシリコン層１４が積層形成
され、このアモルファスシリコン層１４の上面にはオー
ミックコンタクト層としての０１アモルファスシリコン
層１５が積層形成されている。このｎ４アモルファスシ
リコン層１５の上面にはさらにドレイン電極１６が積層
形成され、このドレイン電極１６の水平方向に対向して
ゲート電極１２を挟んだ所定箇所にはソース電極１７が
形成されている。ドレイン電極１６とソース電極１７は
それぞれＣｒ層とＡ１層の積層体となっている。

またドレイン電極１６とソース電極１７の間には窒化シ
リコン（Ｓ　ｉ　Ｎ）の保護膜２０が形成されている。

２１は素子分離膜である。

また、第１図（ｂ）はスタガー型構造を示すものであり
、その構造は、ガラス基板１１の上面にアモルファスシ
リコン層１４が形成され、アモルファスシリコン１ｉｉ
１４の上面には中央部を除いてｎ９アモルファスシリコ
ン層１５、ドレイン電極１６、ソース電極１７が形成さ
れている。中央部には、ＳｉＮのゲート絶縁膜１３、ゲ
ート電極１２が順次積層形成されている。２１は素子分
離膜である。

以下、第１図（ａ）の逆スタガー型構造のアモルファス
シリコン薄膜半導体素子について説明する。上記ゲート
電極１２はＣｒ、Ｍｏ、Ｔａ、Ａｔ、ＮｉＣｒまたはこ
れらの２種以上の積層膜から構成されている。このゲー
ト電極１２の厚みは膜材料、目的とするＴＰＴの構造ま
たは配線抵抗などにより決定されるが、本発明では３０
０人〜３０００人が望ましく、より望ましくは５００人
〜１５００人の範囲である。

ゲート絶縁膜１３としては、比抵抗が大きく、したがっ
て絶縁性に優れ、しかも高耐圧性、界面特性に優れた薄
膜を形成する必要がある。このため、本発明でプラズマ
ＣＶＤ法によりＳｉＮ、Ｓｉｎ、５ｉＯＮまたはこれら
の２種以上の積層膜を形成している。例えば、ＳｉＮ膜
を形成する場合、シラン系ガスと他のガスとの混合ガス
（例えばＳｉＨ４＋　ＮＨ３やＳｉＨ４＋　ＮＨａ　＋
　Ｎ２　）をプラズマＣＶＤ法により分解堆積して形成
する。ＳｉＮ膜を形成する場合、ガラス基板温度がＳｉ
Ｎ膜の膜特性に大きく影響するため、ガラス基板温度は
通常２５０°Ｃ以上が望ましく、より望ましくは３００
′Ｃ以上である。ゲート絶縁膜１３の膜厚はＴＦＴ特性
の違いによってそれぞれ異なるが、通常５００人〜５０
００人が望ましく、より望ましくは１０００人〜３００
０人の範囲である。

アモルファスシリコン層１４はプラズマＣＶＤ法により
シラン系ガスを用いて容易に形成される。アモルファス
シリコン層１４の膜厚はアモルファスシリコン薄膜半導
体素子のオフ電流およびスイッチング特性に影響するた
め、通常５００人〜５０００人が望ましく、より望まし
くは５００Ａ〜２０００人の範囲である。また、成膜時
のガラス基板温度は、良好な膜特性を得るためには、１
００℃〜４００°Ｃが望ましく、より望ましくは２００
℃〜３００°Ｃの範囲である。

ｎ９アモルファスシリコン層１５はキャリアである電子
の走行を容易にし、かつ正札の流れを阻止する目的で形
成されるものであり、主としてシラン系のガス例えばＳ
ｉＨ４とＰＨ，どの混合ガスにより形成される。ｎ９ア
モルファスシリコン層１５の電気的特性としては、暗比
抵抗が１０１１Ω・ＣＩ’ｌｌ〜１０Ω・ｃｍであるこ
とが望ましく、より望ましくは１０’Ω・ｃｍ〜１０２
Ω・ｃｍの範囲である。また、活性化エネルギーとして
は０．４ｅＶ〜０．１ｅＶであることが望ましく、より
望ましく０．３ｅＶ〜０．２ｅＶの範囲である。ｎ°ア
モルファスシリコン層１５の膜厚は膜のはがれ防止など
のため適切に設定する必要があるが、通常１００人〜１
０００人であることが望ましく、より望ましくは２００
人〜５００人の範囲である。

保護膜２０は、チャンネル部の湿気や汚染によるアモル
ファスシリコン薄膜半導体素子の劣化を防止するために
形成される。通常ＳｉＮが用いられ、ＳｉＮ層はプラズ
マＣＶＤ法により形成される。保護膜２０のＳｉＮ層は
ゲート絶縁膜１３と同様の方法で作成され、膜厚は５０
０人〜５０００人が望ましく、より望ましくは１０００
人〜３０００人の範囲である。

さらに、保護膜２０を活性状態酸素すなわちオゾン（０
３）雰囲気下でアニール処理する。オゾンは、酸素に電
磁波、具体的には紫外線（ＵＶ）を解射することによっ
て発生する。ＵＶ照射アニール処理により保護膜２０を
形成する場合、アニール温度は、成膜時のガラス基板温
度を越えない範囲でできるだけ高くすることが望ましい
。例えば、ＳｉＮ層をガラス基板温度２５０℃で成膜し
た場合、ＵＶアニール処理をアニール温度２００°Ｃで
１時間行なえば、良好な特性が得られる。

ドレイン電極１６、ソース電極１７は、通常高融点金属
とＡ１との積層構造とすることにより特性の安定化が図
られている。例えば、Ｃｒ　／　Ａ　１、Ｍｏ／Ａｌ、
Ｔ　ｉ　／　Ａ　１などが用いられている。高融点金属
の膜厚としては１００人〜１０００人が望ましく、より
望ましくは１００人〜５００人の範囲である。また、Ａ
１の膜厚は２０００人〜２μｍが望ましく、より望まし
くは５０００人〜ＩＬＬｍの範囲である。

ＵＶアニール処理を行なった場合のＴＰＴ特性の測定結
果を第２図に示す。第２図は、ＳｉＮを絶縁膜とするＭ
ＩＳダイオードを用いたＣ−■特性から、フラットバン
ド電圧ＶＦＲとＳｉＮ層中の固定電荷密度Ｑ　ｉｔ／ｑ
とをアニール時間に対してプロットしたものである。こ
こでは、アニール温度を２００℃とし、ＵＶ照射には１
００Ｗのランプが用いられている。第２図からアニール
時間が長くなるにつれて、フラットバンド電圧ＶＦｌｌ
が増加し、固定電荷密度Ｑ、／、が減少するのが認めら
れ、ＴＰＴ特性が改善されることがわかる。

このＵＶ照射アニール処理を行なった試料をＳＩＭＳに
より深さ方向に分析した結果が、第３図である。第３図
から、ＵＶ照射アニール処理を行なった試料には、アモ
ルファスシリコン層１４のＳｉとＳｉＮ層間の界面およ
びＳｉＮ層の表面に酸素が多く存在していることがわか
る。

さらに、第４図はＳ　ｉ　Ｎ層のフーリエ変換赤外吸収
スペクトル（ＦＴ−ＩＲスペクトル）を示しており、ア
ニール時間ごとに吸光度の対数を赤外スペクトルの波数
に対してプロットしている。この第４図から、ＵＶ照射
アニール処理を行なったＳｉＮ層（同図（ａ））は、Ｕ
Ｖ照射アニール処理を行なわなかったＳｉＮ層（同図（
ｂ））にくらべ、２０００ｃｍ−’　〜２２００ｃｍ−
’付近の５ｉ−Ｈおよび５ｔＨｚ振動に基づく吸収ピー
クが消失しており、Ｈ原子が減少していることがわかる
。

１■ 上記した構成によれば、第２図〜第４図のＴＰＴ特性に
関する項目の測定結果からみて、ＳｉＮ層が活性状態に
ある酸素の雰囲気下でアニール処理がされているので、
活性状態酸素がＳｉＮ層中に浸透拡散して半導体層とＳ
ｉＮ層の界面まで達し、この活性状態酸素により界面準
位の形成が阻止され、また、ＳｉＮ層中の固定電荷が減
少することがわかる。

活性状態酸素が浸透拡散したＳｉＮ層および界面の状態
を断定することはできないが、ＳｉＮ層については、Ｓ
ｉＮ層中の過剰Ｓ１がＯ原子と結合したり過剰Ｈと置換
することによりオキシナイトランド膜（ＳｉＯＮ）化が
進んでいることが考えられる。半導体層とＳｉＮ層の界
面については、第３図における０原子のピークが示すよ
うに、○原子が半導体層表面のＳ】原子と置換して多量
に存在しており、この０原子が半導体層中のＳｉ原子と
結合して酸化膜が形成され、界面特性の安定化が図られ
ていることが考えられる３夫犯困以下、本発明の実施例を図面に基づいて説明する。

第１実施例この実施例は逆スタガー型構造のアモルファスシリコン
薄膜半導体素子についてのものであり、第１図（ａ）に
基づいてアモルファスシリコン薄膜半導体素子の製造方
法を説明する。

■ガラス基板１１として例えば直径５インチ角のものを
用い、このガラス基板１１を十分に洗浄した後Ｃｒを１
０００人蒸着させ、さらにフォトエツチング加工により
Ｃｒのゲート電極１２をパターン形成した。なお、ＴＰ
Ｔのチャンネル長を１０μｍ、チャンネル幅を２００μ
ｍとしたう■つぎに、ゲート電極１２が形成されたガラ
ス基板１１　（以下試料という）をプラズマＣＶＤ装置
（図示せず）内にセットし、真空容器内を排気するとと
もに試料を加熱し、加熱温度を３００°Ｃに設定した。

真空容器内の真空度がｌＸｌ０−’Ｔｏｒｒ以下となっ
たところで油拡散ポンプ（ＤＰ）が接続されているバル
ブを閉鎖し、排気系を油拡散ポンプからメカニカルブー
スタポンプ（ＭＢＰ）に切り替え、マスフローコントロ
ーラ（ＭＦＣ）を介して真空容器内に１００％Ｓ　ｉ　
Ｈ４を８ＳＣＣＭ、　ＮＨ，を４０　ＳＣＣＭ、　Ｎ　
＊を８０　ＳＣＣＭ導入し、真空容器内の圧力が０　、
　５　Ｔｏｒｒとなるように調節した。

圧力が一定となったところで１３．５６ＭＨ２のＲＦパ
ワーを５０Ｗに維持して２０分間放電し、ガラス基板１
１およびゲート電極１２上にＳｉＮのゲート絶縁膜１３
を積層させた。このようにして形成されたゲート絶縁膜
１３は、屈折率が１．８２、光学的バンドギャップＥｇ
が５．　１ｅＶ、比誘電率が６．１、膜厚が３０００人
であった。

■つぎに、同じプラズマＣＶＤ装置内で、ゲート絶縁膜
１３上に半導体層のアモルファスシリコン層１４を１０
００人形成した。

アモルファスシリコン層１４の形成条件は、１００％Ｓ
ｉＨ４をＩＯ３ＣＣＭ、反応圧力０．２ＴｏｒｒでＲＦ
パワー１００Ｗとした。成膜時間は８分であった。アモ
ルファスシリコン層１４は、電気的特性としてρｄが２
Ｘｌ□＋ｏΩ・ｃｍ　、活性化エネルギーＥａが０．７
ｅＶ、光学的特性としてＥｇが１．．７５ｅＶであった
。

■つぎに、同じプラズマＣＶＤ装置内で、アモルファス
シリコン層１４の上にＳｉＮの保護膜２０を１５００人
形成した。保護膜２０の形成条件は、ゲート絶縁Ｉｆ！
１３と同じで成膜時間は１０分であった。

■保護膜２０を形成した後、フォトエツチング加工によ
りソース、ドレイン部の保護膜２０をエツチングし、レ
ジストを残したままプラズマＣＶＤ装置に試料を入れ、
ｎ′″アモルファスシリコン層１５層形５した。

■ｎ“アモルファスシリコン層１５の形成条件は、ガラ
ス基板温度が１２０℃で、１００％５ｉＨ＝をＩＯ３ｃ
ｃＭ、１％Ｈ２ベースＰＨ３を１１０５ｅｃ流し、反応
圧力０　、２　ＴｏｒｒでＲＦパワーを１００Ｗ印加し
た。成膜時間は４分で、膜厚は５００Ａであった。この
００アモルファスシリコン層１５の特性は別途性なった
実験から、ρｄが５００Ω・Ｃｍ、活性化エネルギーＥ
ａが０．２ｅＬ　Ｅｇがｉ、７ｅＶであった。

■つぎに、真空蒸着装置内に試料を入れ、Ｃｒを５００
人蒸着きせた。その後、リフトオフ法によりソース、ド
レイン部以外のレジストを除去した。最後に、真空蒸着
装置によりＡ１を全面に１μｍ堆積した後、フォトエツ
チングによりＡｌ電極を形成した。

アモルファスシリコン薄膜半導体素子を作成した後、Ｕ
Ｖ照射アニール処理を行なった。処理条件は、アニール
温度を２００″Ｃとし、１００Ｗのうずまき型低圧水銀
ランプを試料から２０ｍｍの高さにセットシて、１時間
紫外線を照射した。なおアニールは大気中で行なった。

このようにして作成されたアモルファスシリコン薄膜半
導体素子のＴＰＴ特性を測定したところ以下の様であっ
た。

電界効果移動度ｕ：　０．８ｃｍ”／Ｖ−ｓｅｅしきい
値Ｖｔ　　　：０．１ＶＯＮ電流１．Ｎ：　Ｖ、　＝１５　Ｖ、　Ｖｏ　＝１０
　Ｖのとき２　Ｘｌ、０−’ＡＯＦＦ電流１．、、：　Ｖ、＝−１０Ｖ、ＶＤ＝ｌＯＶ
のとき８　Ｘｌ０−”Ａこのように、良好なＴＰＴ特性が得られた。

比較例１実施例１においてＴＪＶ照射アニール処理を行なわない
以外、すべて実施例１と同じ条件でアモルファスシリコ
ン薄膜半導体素子を作成した。ＴＰＴ特性の測定結果を
以下に示す。

電界効果移動度ｇ、　：　０．４ｃｍ”／Ｖ・ｓｅｃし
きい値ｖ、ｒ　　　　：１．３ＶＯＮ電流Ｉ。Ｎ　　　：９Ｘ１０−６ＡＯＦＦ電流■。

ＦＦ　：　７　Ｘｌ０−”ＡこのようにＵＶ照射アニー
ル処理を行なわなかったアモルファスシリコン薄膜半導
体素子は、実施例１と比較して電界効果移動度、しきい
値電圧Ｖ、、、ＯＮ電流などのＴＰＴ特性の低下が認め
られた。

実施例２この実施例はスタガー型構造のアモルファスシリコンア
モルファスシリコン薄膜半導体素子についてのものであ
り、第１図（ｂ）に基づいてアモルファスシリコン薄膜
半導体素子の製造方法を説明する。

ガラス基板１１上に実施例１と同じ条件で、アモルファ
スシリコン層１４を１０００人、ＳｉＮのゲート絶縁膜
１３を３０００人、プラズマＣｖＤ法により形成した。

この後、ＵＶ照射アニール処理を実施例１と同じ条件で
行なった。つぎに、フォトエツチングによりソース、ト
レイン部のＳｉＮをエツチングで除去し、レジストを残
したままｎ“アモルファスシリコン層１５を実施例１と
同じ条件で形成した。つぎに、真空蒸着によりＣｒを５
００人形成した後、リフトオフ法によりレジストを除去
した。さらに、真空蒸着により試料全面にＡ１を１μｍ
形成した後、フォトエツチングによりゲート電極１２、
ドレイン電極１６、ソース電極１７を形成した。なお、
チャンネル長は１０μｍ、チャンネル幅は２００μｍと
した。

このようにして作成されたアモルファスシリコン薄膜半
導体素子のＴＰＴ特性を測定したところ以下のようであ
った。

電界効果移動度μ：　０．４ｃｍ”／Ｖ−ｓｅｅしきい
値ＶＴ　　　　：１．ＯＶＯＮ電流Ｉ。＋＋　　　＋　９　Ｘ　１（１−’ＡＯＦ
Ｆ電流工。□：８　Ｘｌ０−”Ａこのように、スタガー型構造のアモルファスジノコン薄
膜半導体素子においても良好なＴＰＴ特性が得られた。

比較例２実施例２においてＵＶ照射下でのアニール処理を行なわ
ない以外、すべて実施例２と同じ条件でＴＰＴを作成し
た。ＴＰＴ特性の測定結果を以下に示す。

電界効果移動度μ：　０．２ｃｍ”／Ｖ−ｓｅｃしきい
値■ア　　　：２．５’１０Ｎ電流■。Ｎ　　　：　７　Ｘ４０−’ＡＯＦＦ電流
Ｉ。ＦＦ　：　８　ｘ　１Ｏ−１３Ａこのように、ＵＶ
照射下でのアニール処理を行なわなかったスタガー型構
造アモルファスシリコン薄膜半導体素子についても、実
施例２と比較してＴＰＴ特性の低下が認められた。

及五少豆呈以上の説明により明らかなように、本発明にかかるアモ
ルファスシリコン薄膜半導体素子は、半導体層上に絶縁
層あるいは保護膜などとしてＳｉＮ層が形成され、この
ＳｉＮ層が活性状態にある酸素の雰囲気下でアニール処
理がなされているので、活性状態酸素がＳｉＮ層に浸透
拡散して半導体層とＳｉＮ層の界面まで達し、この活性
状態酸素の存在により、プラズマダメージに起因して発
生する界面準位の形成が阻止され、また、ＳｉＮ層中の
固定電荷が減少する。ＳｉＮ層が保護膜である場合、界
面準位形成の阻止によりＴＰＴ特性の信頼性が向上し、
また、固定電荷の減少によりリーク電流の発生が抑制さ
れ、とくに電界効果移動度の向上を図ることができる。

また、ＳｉＮ層がゲート絶縁膜である場合、しきい値電
圧Ｖアのシフトおよびゲート電圧のコントロールが向」
ニする。以上のことから、ＴＰＴ特性とくに電界効果移
動度が向上し、高速性、信頼性の高いアモルファスシリ
コン薄膜半導体素子を得ることができる。

【図面の簡単な説明】

第１図（ａ）、（ｂ）は本発明にかかるアモルファスシ
リコン薄膜半導体素子の一実施例を示す断面図であって
、（ａ）は逆スタガー型構造であり、（ｂ）はスタガー
型構造であり、第２図はＵＶ照射アニール処理を行なっ
たアモルファスシリコン薄膜半導体素子についてフラッ
トバンド電圧ＶＦＲとＳｉＮ中の固定電荷密度０１ｇ／
Ｑとをアニル時間に対してプロットしたグラフであり、
第３図はＵＶ照射アニール処理を行なった試料をＳＩＭ
Ｓにより深さ方向に分析したグラフであり、第４図（ａ
）、（ｂ）はＳｉＮ層のＦＴ−ＩＲスペクトルを示し、
アニール時間ごとに吸光度の対数を波数に対してプロッ
トしたグラフであり、（ａ）はＵＶ照射アニール処理を
行なったＳｉＮ層であり、（ｂ）はＵＶ照射アニール処
理を行なわなかったＳｉＮ層であり、第５図（ａ）、（
ｂ）は従来のアモルファスシリコン薄膜半導体素子を示
す断面図であって、（ａ）は逆スタガー型構造であり、
（ｂ）はスタガー型構造である。

Claims

【特許請求の範囲】

（１）ゲート電極、ドレイン電極、ソース電極、絶縁層
、半導体層および保護膜を含む薄膜半導体素子であって
、前記半導体層上に前記絶縁層あるいは前記保護膜など
のいずれかの層としてＳｉＮ層が形成され、このＳｉＮ
層が活性状態にある酸素の雰囲気下でアニール処理がな
されていることを特徴とする薄膜半導体素子。
（２）活性状態にある酸素が、電磁波の作用により生成
されることを特徴とする請求項（１）記載の薄膜半導体
素子。