JPH03184379A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えばアクティブマトリックス型液晶表示
素子のスイッチング素子として用いる薄膜トランジスタ
（Ｔ　Ｐ　Ｔ）の製造方法に関する。

（従来の技術） 液晶を用いた表示素子は、テレビ表示やグラフィックデ
イスプレィ等を指向した大容量、高密度のアクティブマ
トリックス型液晶表示素子の開発及び実用化が盛んであ
る。このような表示素子では、クロストークのない高コ
ントラスト表示が行えるように、各画素の駆動と制御を
行う手段として半導体スイッチが用いられる。その半導
体スイッチとしては、透過型表示が可能であり大面積化
も容易である等の理由から、透明絶縁基板上に形成され
たＴＰＴが通常用いられている。また、ＴＰＴの中では
、低温プロセスが可能である等の理由から、非晶質硅素
（ａ−８ｉ）を用いたものが一般的である。

そして一般に、アクティブマトリックス型液晶表示素子
としては、ラビングにょる配向処理がそれぞれ施された
２枚の基板を、配向方向が互いに９０″をなすように平
行に対向させて配置し、これらの間にネマチックタイプ
の液晶組成物を挟持させたツィステッドネマチック（Ｔ
Ｎ）型のものが広く用いられている。

今後、このような液晶表示素子の応用分野は急速に拡大
し、卓上・壁掛けのテレビのみならず自動車、航空機コ
ックピットへの搭載等、苛酷な環境条件下でのニーズも
増大していくものと予想される。

（発明が解決しようとする課題） しかしながら、この種のａ−８ｉＴＦＴにはオン電流が
動作時間とともに減少するという劣化現象が見られる。

そして、ＴＰＴの劣化が進行すると、画素の正常な駆動
はできなくなり、表示画質は悪化する。特に、この劣化
現象は雰囲気温度によって加速されることが知られてお
り、自動車や航空機といった高温環境下での信頼性が要
求される場合に大きな問題点となっていた。

この発明はこのような従来の事情に鑑みなされたもので
あり、劣化が少なく高温環境下での信頼性に優れたＴＰ
Ｔの製造方法を提供することを目的としている。

［発明の構成］ （課題を解決するための手段） この発明は、ゲート電極、ゲート絶縁膜、ａ−Ｓｉから
なる半導体膜、ソース電極及びドレイン電極から構成さ
れるＴＰＴの製造方法についてのものであり、ゲート絶
縁膜の少なくとも一部を得るために、基板温度３００℃
〜６００　’Ｃの範囲の常圧熱ＣＶＤ法により酸化硅素
膜を形成する工程を備えている。なおここで、基板温度
ｅｏｏ　”ｃという上限の規定は、ＴＰＴを形成する絶
縁基板自体の変形等を考慮してなされたものである。

（作　用） 一般に、ゲート絶縁膜中に材料的な欠陥部分が存在する
と、例えばゲート電極或いは半導体膜からの電荷がゲー
ト絶縁膜中に入って欠陥部分に捕獲されるという現象が
起こりゃすい。この発明では、ゲート絶縁膜の材料の少
なくとも一部に欠陥密度の少ない膜即ち基板温度３００
℃〜６００’Ｃの範囲の常圧熱ＣＶＤ法により形成した
酸化硅素膜を用いることによって、例えばゲート電極或
いは半導体膜からの電荷の進入を防いでゲート絶縁膜中
に捕獲される電荷の量を低減できる。この結果、ＴＰＴ
のしきい値電圧シフトが起こりにくくなり、特性の安定
したＴＰＴが得られる。

（実施例） 以下、この発明の詳細をアクティブマトリックス型液晶
表示素子に適用した場合を例に挙げ、図面を参照して説
明する。

第１図はこの発明の一実施例を用いたアクティブマトリ
ックス型液晶表示素子の一画素部分を示す断面図である
。同図において、例えばガラス（コーニング社製７０５
９）からなる絶縁基板１の一主面上にモリブデン・タン
タル（Ｍｏ−Ｔａ）からなるゲート電極２を形威し、次
に、ゲート電極２を覆うように、ゲート絶縁膜３として
、常圧熱ＣＶＤ法により膜厚０．３μｍの酸化硅素膜３
ａと、基板温度３５０℃のプラズマＣＶＤ法により膜厚
０．０５μｍの窒化硅素膜３ｂを順次形成する。

ここで酸化硅素膜３ａについて、その製造方法を例に挙
げて詳しく説明する。成膜を行う反応室は直径３０ＣＩ
＋の円形基板ホルダーを備えており、Ｓ　Ｉ　Ｈ４，０
２、Ｎ　２のガス供給系が接続されている。試料である
絶縁基板１は加熱した基板ホルダーにクランプされ、基
板表面温度が４００℃となるように制御されている。こ
こにＳ　ｉ　Ｈ４８０ｓｃｃｍ。

０　１２ＤＤｓａｃｍ、　Ｎ２Ｎ２６０ｓｅを導入する
と、酸化硅素膜３ａが堆積する。このときの堆積速度は
、１０オングストローム／Ｓである。第２図はこのよう
にして形成した酸化硅素膜３ａのＥＳＲ（電子スピン共
鳴）スペクトルの測定結果を示す図である。

第２図では、左右の基準信号に対する中央の信号の強度
比から、膜の欠陥密度を見積ることができ、また、比較
従来例として酸化硅素膜３ａの製造方法を、常圧熱ＣＶ
Ｄ法に代えてプラズマＣＶＤ法とした酸化硅素膜のＥＳ
Ｒ（電子スピン共鳴）スペクトルの測定結果も合わせて
示している。ここで比較従来例の酸化硅素膜について、
その製造方法を例に挙げて詳しく説明する。成膜を行う
反応室は直径３０Ｃ１ｌ＋の円形高周波電極及びこれに
対向する接地電極を備えており、ＳｉＨ４，Ｎ２０゜Ｎ
２のガス供給系及びターボ分子ポンプとロータリーポン
プからなる排気系が接続されている。試料である絶縁基
板１は加熱した接地電極にクランプされ、基板表面温度
が４５０℃となるように制御されている。ここにＳ　ｉ
Ｈ４２０ｓｅｃｓ、Ｎ２Ｎ２０２００ｓｅ及びＮ２４０
ｓｅｃ１１を導入し、これらのガスをターボ分子ポンプ
とロータリーポンプを通じて排気する。この際、排気バ
ルブの開度を調節することによって、反応室内の圧力を
０．２Ｔ　ｏｒｒに制御させる。この状態で高周波電極
に１３．５６　ＭＨｚ　、　　３００Ｗの高周波を印加
すると、グロー放電が発生し、比較従来例における酸化
硅素膜が堆積する。このときの堆積速度は、４．２オン
グストローム／Ｓである。第２図かられかるように、こ
の比較従来例の酸化硅素膜は、中央の信号強度が極めて
大きく膜の欠陥密度が１０１８ＣＩ１１−３と見積れる
のに対して、この実施例の酸化硅素膜３ａは、欠陥によ
る信号がほとんど検出されず（１０１６ｃ＋ｎ−３以下
）、欠陥密度が極めて少ない膜であることがわかる。

次に、窒化硅素膜３ｂの製造方法について詳細に説明す
る。成膜を行う反応室は直径８０ｃｍの円形高周波電極
及びこれに対向する接地電極を備えており、Ｓ　ｉＨ４
，ＮＨ３，Ｎ２のガス供給系及びターボ分子ポンプとロ
ータリーポンプからなる排気系が接続されている。試料
である絶縁基板１は加熱した接地電極にクランプされ、
基板表面温度が３５０℃となるように制御されている。

ここにＳ　ｔ　Ｈ４２０ｓｃｅｍ、　　ＮＨ３８０ｓｅ
ｃｍ、　　Ｎ２３００５ｅｃ−を導入し、これらのガス
をターボ分子ポンプとロータリーポンプを通じて排気す
る。この際、排気バルブの開度を調節することによって
、反応室内の圧力を０．８Ｔｏｒｒに制御させる。この
状態で高周波電極に１３．５８　ＭＨｚ　、　　３００
Ｗの高周波を印加すると、グロー放電が発生し、窒化硅
素膜３ｂが堆積する。このときの堆積速度は、１．３オ
ングストローム／Ｓである。

続いて、ゲート絶縁膜３上に、膜厚０．０５μｍのａ−
３ｔからなる半導体膜４と、膜厚０．２μｍの無機保護
膜５を順次成膜する。次に、無機保護膜５を所定の形状
に加工した後、例えば膜厚０．０５μｍの低抵抗半導体
膜６を成膜し、更に、半導体膜４と低抵抗半導体膜６を
加工して、チャネル領域、ソース領域及びドレイン領域
を得る。また、ゲート絶縁膜３上には、Ｉ　Ｔｏ　（Ｉ
ｎｄｌｕｍ　Ｔｌｎ　０ｘｉｄｅ）からなる画素電極７
が形成される。次に、ソース領域上には、画素電極７と
接続する形でソース電極８が形成され、ドレイン領域上
にはドレイン電極９が形成される。こうして、ゲート電
極２、ａ−Ｓｔからなる半導体膜４、ゲート電極２と半
導体膜４の間に形成されたゲート絶縁膜３、ソース電極
８及びドレイン電極９から構成されるＴＰＴＩＯを有す
る所定の能動素子基板１１が得られる。一方、ガラスか
らなる絶縁基板１２の一生面上には、ＩＴＯからなる共
通電極１３が形成されることにより、対向基板１４が構
成される。そして、能動素子基板１１の一生面上には、
全面に例えば低温キュア型のポリイミド（ＰＩ）からな
る配向膜１５が形成されており、また、対向基板１４の
一生面上には、全面に例えば低温キュア型のＰＩからな
る配向膜１６が形成されている。そして、能動素子基板
１１と対向基板１４の一生面上には、各々の配向膜１５
．１６を所定の方向に布等でこすることにより、ラビン
グによる配向処理がそれぞれ施されるようになる。更に
、能動素子基板１１と対向基板１４は互いの一生面側が
対向し、且つ互いの配向軸が概略９０１１をなすように
配置され、これらの間隙には液晶１７が挟持されている
。ここで、能動素子基板１１と対向基板１４を組み合わ
せる際に、配向膜１５，１６のラビング方向は、良視角
方向が正面方向に向くように設定されている。そして、
能動素子基板１１と対向基板１４の他主面側には、それ
ぞれ偏光板１８゜１９が被着されており、能動素子基板
１１と対向基板１４のどちらか一方の他主面側から照明
を行う形になっている。

第３図はこの実施例の配列状態を示す概略図である。同
図において、各画素につき１個存在するＴＰＴＩＯは、
行選択線２ｏと一体のゲート電極２、列選択線２１と一
体のドレイン電極９、画素電極７に接続されたソース電
極８及び点線で囲んでなるチャネル領域等から構成され
ている。ここで、行選択線２０は例えばＴＰＴＩＯのゲ
ートに走査信号を与えるためのアドレス線であるのに対
、列選択線２１は例えばＴＰＴＩＯのドレインに画像信
号を与えるためのデータ線である。そして、全体的には
、複数個のＴＰＴＩＯとこれに接続された画素電極７の
各々１個ずつで一画素を構成し、この周囲にはマトリッ
クス状に、行選択線２０と列選択線２１が形成されてい
る。

この実施例では、ゲート絶縁膜３の少なくとも一部を得
るために、基板温度３００℃〜６００℃の範囲の常圧熱
ＣＶＤ法により酸化硅素膜３ａを形成する工程を備えて
いるため、ＴＰＴＩＯの動作時間に伴う劣化現象を抑え
ることができる。第４図はこの実施例におけるＴＰＴＩ
　Ｏ［（ａ）］と比較例［（ｂ）］において、加速劣化
試験を行なった後のトランスファ特性の変化を示す図で
あり、縦軸はドレイン電流（Ａ）、横軸はゲート電圧（
Ｖ）を表している。ここで、比較例はＴＦＴｌｏと比べ
、酸化硅素膜３ａを常圧熱ＣＶＤ法の代わりにプラズマ
ＣＶＤ法で製造した点を除いては、はぼ同様な構成を有
している。また、加速劣化試験は、ソース・ドレイン間
を短絡して接地し、雰囲気温度７０℃においてゲートに
＋１５Ｖの電圧を１００００秒間印加した後の特性変化
を調べる方法を採用した。同図かられかるように、（ａ
）ではしきい値電圧ドリフト量△ｖｔｈ　−ｏ、ｇｖで
あり、（ｂ）のΔＶｔｈ−Ｌ２　Ｖに比較して、しきい
値電圧ドリフト量が低減されており、この実施例では特
性の安定したＴＰＴが得られていることがわかる。

これまで、ａ−ＳＥＴＦＴの安定性は、ａ−８ｉと直接
接触する絶縁材料及びその界面状態によって支配される
と考えられてきた。しかしながら、この実施例では、ａ
−８Ｌと直接接触しないゲート電極側、即ち二層ゲート
絶縁膜のゲート電極に接触する部分の材料に欠陥密度の
少ない膜を選択することによって、特性の安定なＴＰＴ
が得られることを示している。

なお、ＴＰＴＩＯのゲート絶縁膜３の構成は今まで述べ
たものに限られず、この発明の構成要件を満足する範囲
において種々の変形がなされても、この発明の範囲に含
まれることは言うまでもない。

例えば、ゲート絶縁膜３が、常圧熱ＣＶＤ法による酸化
硅素膜のみの単層である場合や、常圧熱ＣＶＤ法による
酸化硅素膜を含む三層以上からなる場合もこの発明の範
囲に含まれる。また、この発明はアクティブマトリック
ス型液晶表示素子に限らず、ａ−Ｓｉ密着センサ等にも
適用することが可能である。

［発明の効果］ この発明は、ａ−ＳｉＴＦＴのゲート絶縁膜の少なくと
も一部に常圧熱ＣＶＤ法による酸化硅素膜を用いること
により、ａ−ＳｉＴＦＴの特性が従来に比べ安定化する
。この結果、例えば高温環境下での信頼性に優れたアク
ティブマトリックス型液晶表示素子の製造が可能になる
。

【図面の簡単な説明】

第１図はこの発明の一実施例を用いたアクティブマトリ
ックス型液晶表示素子の一画素部分を示す断面図、第２
図は第１図に示した実施５例と比較従来例のＥＳＲスペ
クトルを示す図、第３図は第１図に示した実施例の配置
状態を示す概略図、第４図は第１図に示した実施例と比
較従来例において、加速劣化試験を行なった実験結果を
示す図である。 ２・・・ゲート電極　　　　３・・・ゲート絶縁膜３ａ
・・・酸化硅素膜　　　４・・・半導体膜８・・・ソー
ス電極　　　　９・・・ドレイン電極１０・・・ＴＰＴ

Claims (1)

【特許請求の範囲】
1. 　ゲート電極、非晶質硅素からなる半導体膜、前記ゲー
   ト電極と前記半導体膜の間に形成されたゲート絶縁膜、
   ソース電極及びドレイン電極から構成される薄膜トラン
   ジスタの製造方法において、基板温度３００℃〜６００
   ℃の範囲の常圧熱ＣＶＤ法により酸化硅素膜を形成する
   ことにより前記ゲート絶縁膜の少なくとも一部を得る工
   程を備えたことを特徴とする薄膜トランジスタの製造方
   法。