JPH1152426A

JPH1152426A - 液晶表示装置及びその製造方法

Info

Publication number: JPH1152426A
Application number: JP21365397A
Authority: JP
Inventors: Masashi Goto; 藤真史後; Masahito Kenmochi; 持雅人劔
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1997-08-07
Filing date: 1997-08-07
Publication date: 1999-02-26

Abstract

(57)【要約】【課題】ガラス基板から半導体層への不純物の拡散浸
透を防ぐ能力を保ちながらも、絶縁膜による応力を緩和
し、膜の亀裂やガラス基板の変形を防ぐことを目的とす
る。【解決手段】窒化シリコン膜などの絶縁膜をガラス基
板の全面に堆積せずに、半導体素子の下層のみに設け、
且つ半導体層の周囲にはみ出すように形成することによ
って、半導体層への不純物の侵入を効果的に防ぐととも
に、窒化シリコン膜の膜応力を緩和し、窒化シリコン膜
の亀裂や絶縁性基板の反りなどの発生を効果的に防止す
ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置及び
その製造方法に関し、より具体的には、絶縁性基板上に
薄膜状の半導体素子がマトリクス状に形成された装置で
あって、製造歩留まりが高く、且つ信頼性も改善された
液晶表示装置及びその製造方法に関する。

【０００２】

【従来の技術】アクティブ・マトリクス型の液晶表示装
置においては、アレイ基板としてガラスなどの絶縁性基
板上に画素毎に薄膜トランジスタ（Thin Film Transist
or：TFT）が設けられ、信号電圧をスイッチングできる
ようにされている。このような液晶表示装置において用
いられる絶縁性基板は、種々の不純物を含有することが
多い。例えば、安価に入手できるソーダライムガラスの
場合を例に挙げると、微量のナトリウムやカリウムなど
のアルカリ成分を含有していることがある。これらの不
純物が、その上に堆積されている半導体素子に拡散侵入
すると半導体層の特性が変化し、半導体素子の動作を劣
化させることがある。このような不純物による汚染を防
ぐためには、絶縁性基板と半導体素子との間に拡散防止
用の絶縁膜を設けることが望ましい。

【０００３】このような絶縁膜は、電気的に絶縁性を有
することが望ましく、その材料としては、窒化シリコン
や酸化シリコンなどを用いると便利である。特に窒化シ
リコンは、通常用いられている成膜工程によって比較的
緻密な膜を堆積することができる。そこで、ガラスなど
の絶縁性基板の上に窒化シリコンの絶縁膜を堆積するこ
とにより、基板中のナトリウム等の不純物が薄膜トラン
ジスタなどの半導体素子の半導体部分に浸透するのを効
果的に防止することができる。

【０００４】

【発明が解決しようとする課題】近年、液晶表示装置に
対しては表示画面の大型化が要求され、用いる基板もそ
れにあわせて大面積化する傾向が続いている。

【０００５】しかし、ガラス基板を大面積にするに従っ
て、製造工程中に、前述した絶縁膜の亀裂やガラス基板
の「反り」などの不良が多発するという問題があった。
このような不良は、窒化シリコン膜などの絶縁膜とガラ
ス基板との熱膨張率が異なることに起因する。すなわ
ち、窒化シリコン膜を３００℃以上の温度で成膜した後
に室温まで冷却する際に、窒化シリコン膜に高い膜応力
が生じて、ガラス基板が反ったり、熱的あるいは機械的
ストレスにより膜に亀裂を生じることがあった。このよ
うな不良は、ガラス基板が大型化するほど頻発する傾向
があり、液晶表示装置のような大面積基板を用いる製造
工程では特に問題となる。

【０００６】従来は、このような不良を抑制するため
に、絶縁膜の成膜条件を調節する方法が採られていた。
すなわち、膜質を多少緻密でないものとして膜応力を緩
和したり、膜厚をできるだけ薄くする、あるいは成膜温
度を下げるなどの方法が採られていた。しかし、膜質を
緻密でなくしたり膜厚を薄くしたりすると、不純物の遮
蔽効果も低下するために、調節できる幅は限られてい
る。また、良好な膜質を確保するためには、成膜温度も
あまり下げることができない。

【０００７】さらに、近年の主流サイズである３００ｍ
ｍ×４００ｍｍあるいはそれ以上の寸法を持つような大
きなガラス基板上に絶縁膜を堆積するような場合には、
成膜条件を調節しても、膜応力を十分に緩和することが
できず、基板が反ってしまうことが多い。このような基
板の「反り」によって、後の製造工程において装置の搬
送系でトラブルが生じたり、液晶セルのギャップがずれ
て表示コントラストが不均一になるなどの問題があっ
た。

【０００８】また、絶縁膜の成膜後に加熱を伴う工程を
実施したり、応力の大きい金属膜を堆積したりすると、
絶縁膜に亀裂が生じることがあり、製造歩留が極めて低
下しやすかった。

【０００９】図７は、窒化シリコン膜中でのナトリウム
の拡散の度合いを表すグラフ図である。すなわち、同図
においては、種々の膜質の窒化シリコンについて、表面
からのナトリウムの拡散プロファイルが表されている。
また、比較のために酸化シリコンのデータも表されてい
る。同図から分かるように、ナトリウムの拡散を充分に
遮蔽するためには、窒化シリコンの膜厚は、およそ２０
０nm以上であることが望ましい。ところが、窒化シリコ
ンをこの膜厚とすると、その後の製造工程中に４００℃
程度に加熱する工程があるだけで窒化シリコン膜が亀裂
を生じることがあった。このような亀裂は、不純物の拡
散を生じ、ＴＦＴのしきい値電圧がシフトする等の性能
の劣化の原因となるとともに、長期的な信頼性も保証で
きないという問題を生ずる。

【００１０】一方、窒化シリコンの膜応力を緩和する方
法として、窒化シリコンを基板全面に堆積せずに、半導
体層の下のみに選択的に形成する方法も考えられる。す
なわち、ＴＦＴのシリコン層をパターニングする際に下
層の窒化シリコン層も同一のパターンで同時にパターニ
ングする方法が考えられる。

【００１１】しかし、本発明者の実験によれば、このよ
うに窒化シリコン膜を同一のパターンでパターニングし
た場合には、前述したガラス基板の「反り」は解消され
るものの、信頼性試験においてＴＦＴの劣化が見られ、
不純物の拡散が十分に遮蔽されていないことが分かっ
た。

【００１２】本発明は、かかる点に鑑みてなされたもの
である。すなわち、その目的は、ガラス基板から半導体
層への不純物の拡散浸透を防ぐ能力を保ちながらも、絶
縁膜による応力を緩和し、膜の亀裂やガラス基板の変形
を防ぐことを目的とする。

【００１３】

【課題を解決するための手段】本発明による液晶表示装
置は、絶縁性基板と前記絶縁性基板上に形成されたスイ
ッチング素子とを有するアレイ基板と、前記アレイ基板
と対向して配置された対向基板と、前記アレイ基板と前
記対向基板との間に狭持された液晶と、を備えた液晶表
示装置であって、前記アレイ基板は、前記スイッチング
素子を形成する半導体層と、前記絶縁性基板との間に設
けられた絶縁膜をさらに有し、前記絶縁膜は、前記絶縁
性基板との熱膨張率の相違に起因する応力を緩和するよ
うに前記絶縁性基板上に選択的に形成され、且つ前記絶
縁性基板から前記半導体層への不純物の拡散侵入を抑制
するように前記半導体層の下層においてその半導体層の
周囲にはみ出すように形成されていることを特徴とする
ものして構成される。

【００１４】さらに、前記絶縁膜と前記半導体層との間
に、エッチング・ストッパ層をもうけることにより、半
導体層を容易にパターニングすることができるようにな
る。

【００１５】また、絶縁膜は、前記アレイ基板の画素開
口部において光の透過率を低下させないように開口部を
有することが望ましい。

【００１６】さらに、絶縁膜と半導体層とをセルフアラ
イン的にパターニングして、絶縁膜は、前記半導体層の
周囲にはみ出す部分の膜厚が、膜の端部に近づくに従っ
て連続的に薄くなるものとして構成されているようにし
ても良い。

【００１７】また、このような絶縁膜のはみ出し幅は４
００ｎｍ以上とすることにより、側面からの不純物の拡
散を効果的に抑制することができる。

【００１８】また、前記絶縁膜は、窒化シリコン膜とす
ることが望ましい。

【００１９】

【発明の実施の形態】本発明は、窒化シリコン膜などの
絶縁膜をガラス基板の全面に堆積せずに、半導体素子の
下層のみに設け、且つ半導体層の周囲にはみ出すように
形成することによって、半導体層への不純物の侵入を効
果的に防ぐとともに、窒化シリコン膜の膜応力を緩和
し、窒化シリコン膜の亀裂や絶縁性基板の反りなどの発
生を効果的に防止するものである。

【００２０】以下、図面を参照しつつ本発明の実施の形
態について説明する。図１は、本発明による液晶表示装
置のＴＦＴ部の要部構成を表す概略図である。すなわ
ち、同図は、ガラス基板上にポリシリコン薄膜を用いた
ＮＭＯＳ型ＴＦＴを形成したアレイ基板を例示してい
る。同図（ａ）は、アレイ基板の要部を透視する概略平
面図であり、同図（ｂ）は、そのＡ−Ａ線で切断した概
略断面図である。

【００２１】同図のアレイ基板においては、ガラス基板
１２上に、遮蔽用の絶縁層として窒化シリコン（ＳｉＮ
ｘ）膜１４が堆積されている。そして、その上にＮＭＯ
Ｓ型ＴＦＴ１０が形成されている。同図に示したアレイ
基板の構成を製造プロセスに沿って説明すると以下の如
くである。

【００２２】まず、例えば３００ｍｍ×４００ｍｍの長
方形状のガラス基板１２を洗浄し、その上に、絶縁膜と
して窒化シリコン（ＳｉＮｘ）膜１４を堆積する。この
膜厚は例えば、約２００ｎｍとすることができる。ま
た、その堆積方法としては、例えばプラズマＣＶＤ法を
用いることができる。

【００２３】次に、レジストを塗布して図示しないエッ
チング・マスクを形成し、絶縁膜のパターニング加工を
行う。パターニング加工は、例えば反応性イオン・エッ
チング（ＲＩＥ）法や化学ドライ・エッチング（ＣＤ
Ｅ）法を用いて行うことができる。この際に、図１
（ａ）に示したように、絶縁膜１４のパターン端は半体
層１６への不純物の拡散を防ぐために半導体層１６のパ
ターン端よりも外側にはみ出すように形成する。この
「はみだし幅」Ｌは、パターニング工程におけるマスク
合わせマージンも含めて決定することが望ましい。この
幅Ｌは、以下に説明するようにシリコン酸化（ＳｉＯ
ｘ）膜１８におけるナトリウム（Ｎａ）の拡散係数と、
ＴＦＴ製造工程での温度に依存している。

【００２４】所定のパターンを有する絶縁膜１４を形成
した後に、アモルファス・シリコン層を約５０ｎｍの膜
厚に堆積し、エキシマ・レーザ・アニール（ＥＬＡ）法
により多結晶化する。さらに、図示しないレジスト・マ
スクを形成して、ＣＤＥ法などによりパターニングする
ことにより、ポリシリコン層１６を形成する。

【００２５】ポリシリコン層１６のパターニングの後
に、ＣＶＤ法により約１００ｎｍの膜厚の酸化シリコン
（ＳｉＯｘ）膜を堆積して、ゲート酸化膜１８を形成す
る。

【００２６】次に、ポリシリコン層１６のソース・ドレ
イン領域にりん（Ｐ）をイオン注入してｎ型とする。こ
の後，モリブデン・タングステン合金（ＭｏＷ）膜を堆
積し、ドライエッチング法により加工してゲート電極２
０を形成する。

【００２７】さらに、ＣＶＤ法により約５００ｎｍの膜
厚に酸化シリコン膜２２を堆積し、その後ソースおよび
ドレインに注入されたりん（Ｐ）の活性化アニーリング
をＥＬＡを用いて行う。

【００２８】続いて、所定のマスクを形成してドライエ
ッチング法によりコンタクト開口を穿設する。さらにス
パッタリング法によりアルミニウム膜を堆積し、パター
ニング加工して、ソース電極２４とドレイン電極２６膜
を形成した。さらにこの上に保護膜として窒化シリコン
（ＳｉＮｘ）膜３０をプラズマＣＶＤ法で４００ｎｍ形
成してＭＯＳＴＦＴを完成させた。

【００２９】以上説明したように、本発明においては、
窒化シリコン膜１４が、ＴＦＴのポリシリコン層１６の
下に設けられ、且つポリシリコン層１６の周囲にはみ出
すように形成されている。このように、窒化シリコン膜
をガラス基板の全面に渡って形成せず、ポリシリコン層
１６の下部のみに選択的に形成するようにした結果、膜
応力は大幅に緩和され、ガラス基板１２の「反り」や窒
化シリコン膜１４の亀裂などの問題が解消される。

【００３０】すなわち、本発明者による試作の結果、完
成したＭＯＳＴＦＴにおいてはＳｉＮｘの亀裂もなく、
ガラス基板の反り量もガラス端部で３００μｍ以下に抑
制されていることが確認された。

【００３１】また、窒化シリコン膜１４をポリシリコン
層１６よりも周囲にはみ出すように形成することによ
り、ガラス基板１２からポリシリコン層１６への不純物
の拡散が十分に抑制され、ＴＦＴの信頼性も向上する。

【００３２】また、ガラス基板中に存在するナトリウム
（Ｎａ）等の不純物イオンは、図７にも示したように、
酸化シリコン中で特に動きやすいという性質を有する。
従って、本実施形態においては、ガラス基板１２から酸
化シリコン膜１８を介してポリシリコン層１６の側面に
侵入する不純物の拡散を防ぐ必要がある。しかし、本発
明者の実験の結果、窒化シリコン膜１４の「はみ出し
幅」Ｌが４００ｎｍ以上であれば、これ以後の製造工程
中の最大温度が４００℃以下の場合にＮＭＯＳ型ＴＦＴ
のポリシリコン層１６に浸透するＮａイオンの濃度を２
次イオン質量スペクトル分析法（ＳｌＭＳ）の検出限界
（約１×１０¹⁵ｃｍ^-3）以下のレベルまで抑える事がで
きることが分かった。図７に示されている拡散プロファ
イルを参照すると、不純物の濃度が約１／１０００以下
まで低下している。従って、側面からの拡散を抑制する
ためには、この程度の距離が必要であると考えられる。

【００３３】本発明は、このようにしてガラス基板上に
形成された単体のｎチャネルＭＯＳＴＦＴの動作特性を
評価した。まず、初期特性として、しきい値電圧（Ｖｔ
ｈ）のばらつきを求めた結果、１Ｖ＜Ｖｔｈ＜２Ｖの範
囲で安定した素子特性が得られた。従来は、ガラス基板
からの不純物の拡散により、ポリシリコン層１６が空乏
化する傾向があり、得られるＴＦＴのしきい値電圧は、
０Ｖ＜Ｖｔｈ＜５Ｖの範囲で大きくばらつく傾向がみら
れたことと比較すると、本発明による素子は、ばらつき
が少なく、きわめて安定した初期特性を有するといえ
る。

【００３４】さらに、素子の長期的信頼性を評価するた
めに、加速劣化試験としてバイアス温度印加試験（Bias
-temperature test：ＢＴ試験）を行った。ＢＴ試験の
条件としては、周囲温度が９０℃で、ゲート電極のバイ
アスを２０Ｖ、ソース・ドレイン電極の電位はいずれも
接地とし、２４時間連続動作させた。その結果、本発明
によるＴＦＴのしきい値電圧の変動はいずれも０．５Ｖ
以下であった。従来のＴＦＴのしきい値電圧の変動は３
Ｖ以上であったことと比較して、本発明のＴＦＴは極め
て安定した信頼性が確保されていることが分かった。す
なわち、本実施形態によれば、不純物汚染によると思わ
れるポリシリコン層の劣化特性は見られず、窒化シリコ
ン膜１４はガラス基板中に存在するナトリウム（Ｎａ）
等の不純物がポリシリコン層１６に拡散することを防止
する目的を十分に達成していることが確認された。

【００３５】ここで、窒化シリコン膜の応力を緩和する
ことだけを目的とするのであれば、窒化シリコン膜１４
をポリシリコン層１６と全く同一のパターンとして形成
し、積層する方法も考えられる。しかし、本発明者の実
験の結果、このように窒化シリコン膜とポリシリコン膜
とを同一のパターンとして形成すると、長期信頼性が劣
化する傾向が認められた。すなわち、このように両者を
同一パターンとして形成したＴＦＴについて、前述と同
一の条件のＢＴ試験を行った結果、しきい値の変動の平
均値は約０．９Ｖでありと、本発明によるＴＦＴよりも
変動が大きいことが分かった。この理由は、窒化シリコ
ン膜１４とポリシリコン層１６とを同一パターンとして
形成すると、前述したように、窒化シリコン膜の端部に
おいて、ゲート酸化膜１８を介して不純物が拡散し、ポ
リシリコン層１６に侵入することに起因すると考えられ
る。本発明によれば、窒化シリコン膜１４に「はみ出
し」を設けているので、このような側面からの拡散侵入
を効果的に抑制することができる。その結果として、良
好な長期信頼性が得られる。

【００３６】しかも本発明によれば、基板の「反り」や
絶縁膜の亀裂などを効果的に抑制することができので、
絶縁膜の膜厚を従来よりも厚く形成してもガラス基板が
反ることがない。その結果として、従来よりもより効果
的に不純物の浸透を抑制することができるようになり、
薄膜半導体装置の長期的信頼性をさらに改善することが
できるという効果も得られる。

【００３７】次に本発明による液晶表示装置の変型例に
ついて説明する。図２は、本発明による液晶表示装置の
ＴＦＴ部の変型例を表す概略断面図である。すなわち、
本実施形態によるアレイ基板は、図１に関して前述した
ものと同様にガラス基板１２上に、遮蔽用の絶縁層とし
て窒化シリコン（ＳｉＮｘ）膜１４が堆積され、その上
にＮＭＯＳ型ＴＦＴ１０が形成されている。図１のアレ
イ基板と同一の部分には同一の符合を付して説明を省略
する。

【００３８】但し、本実施形態においては、窒化シリコ
ン膜１４の上にエッチング・ストッパ層１５が積層さ
れ、その上にポリシリコン層１６が形成されている。こ
のエッチング・ストッパ層１５は、ポリシリコン層１６
のパターニングに際して絶縁膜１４を保護し、エッチン
グされないようにするものである。すなわち、エッチン
グ・ストッパ層１５を設けることにより、ドライエッチ
ング法などによりポリシリコン層１６をエッチングして
パターニングする際に、下層の窒化シリコン膜１４がエ
ッチングされて、「はみ出し」量が低下する現象を容易
に防止することができる。従って、ポリシリコン層のパ
ターニング工程を容易に行うことができる。このような
エッチング・ストッパ層１５の材料としては、例えば、
酸化シリコンを挙げることができる。

【００３９】本実施形態によるＴＦＴにおいても、窒化
シリコン膜１４は、ポリシリコン層１６の端部よりも周
囲にはみ出すように形成されている。そして、前述した
ように、基板の「反り」や窒化シリコン膜の亀裂を防止
するとともに、ガラス基板からポリシリコン層への不純
物の拡散侵入を効果的に防止することができる。

【００４０】さらに、本実施形態においては、エッチン
グ・ストッパ層１５を設けたことによって、窒化シリコ
ン膜１４を確実に保護しつつ、ポリシリコン層１６のパ
ターニングを容易かつ正確に行うことができる。

【００４１】次に本発明による液晶表示装置の変型例に
ついて説明する。図３は、本発明による液晶表示装置の
ＴＦＴ部の変型例を表す概略断面図である。すなわち、
本実施形態によるアレイ基板は、図１に関して前述した
ものと同様にガラス基板１２上に、遮蔽用の絶縁層とし
て窒化シリコン（ＳｉＮｘ）膜１４Ａが堆積され、その
上にＮＭＯＳ型ＴＦＴ１０が形成されている。図１のア
レイ基板と同一の部分には同一の符合を付して説明を省
略する。

【００４２】本実施形態によるＴＦＴにおいても、窒化
シリコン膜１４Ａは、ポリシリコン層１６の端部よりも
周囲にはみ出すように形成されている。しかし、本実施
形態においては、窒化シリコン膜１４Ａの端部は斜面に
より構成され、テーパ状の断面形状を有するものとして
構成されている。このように、窒化シリコン膜の「はみ
出し部」を斜面により構成しても、前述した実施形態の
場合と同様にガラス基板からの不純物の拡散を防止する
ことができる。しかも、後に詳述するように、本実施形
態のアレイ基板は製造が容易であるという利点も有す
る。

【００４３】同図に示したアレイ基板の要部の製造プロ
セスを説明すると以下の如くである。

【００４４】まず、例えば３００ｍｍ×４００ｍｍ寸法
のガラス基板１２上に、ＣＶＤ法により窒化シリコン膜
を約５００ｎｍの膜厚に堆積する。さらに同一のＣＶＤ
装置内で連続して、ポリシリコン層となるアモルファス
・シリコン層を約５０ｎｍ堆積する。次にＥＬＡによ
り、アモルファス・シリコン層を多結晶化してポリシリ
コン層とする。さらに、図示しないレジストを被着させ
そのレジストにマスクを用いてパターニングを行ったの
ち、ドライエッチング法により窒化シリコン膜とポリシ
リコン層とを同時にエッチング加工する。このとき、図
２に示すように窒化シリコン膜１４の端部の断面テーパ
角度θが約３０°以下となるような条件でエッチングを
行う。膜厚２００ｎｍの窒化シリコン膜１４のテーパ角
度を３０°以下とすれば、その斜面の「はみ出し幅」
は、４００ｎｍ以上となり、図１に関して前述した「必
要とされるはみ出し量」が得られる。

【００４５】ドライエッチング法としてＣＤＥ法を用い
る場合には、４フッ化炭素（ＣＦ₄）と酸素（Ｏ₂）との
混合ガスを原料としたプラズマに曝すことによりエッチ
ングを行うことができる。そして、ポリシリコン層１６
と窒化シリコン膜１４との選択比、すなわちエッチング
速度の比を適宜調節することによって、このようなテー
パ角度を調節することができる。ここで調節することが
できるエッチング条件とは、例えば、４フッ化炭素ガス
と酸素との流量の比や、プラズマを生ずるための高周波
電力、あるいは反応室内のガス圧力などが挙げられる。
また、それらの具体的な最適値は、使用するエッチング
装置の機種に応じてそれぞれ決定することができる。

【００４６】ゲート酸化膜１８の堆積工程以降は、図１
に関して説明した工程と同一とすることができるので、
説明を省略する。

【００４７】本発明者の試作結果によれば、本実施形態
によるアレイ基板の「反り量」は、基板端部で３００ミ
クロン以下であり、前述したものと同様にガラス基板の
反りが十分に抑制されていることが分かった。また、Ｔ
ＦＴの特性を評価した結果、前述したものと同様の安定
した初期特性および長期信頼性を有することが分かっ
た。

【００４８】また、本実施形態によれば、前述したよう
に窒化シリコン膜１４とポリシリコン層１６との堆積工
程を同一のＣＶＤ装置内で連続して行うことができる。
従って、堆積工程を簡略化することができる。

【００４９】さらに、本実施形態によれば、ポリシリコ
ン層１６と窒化シリコン膜１４のパターニングをいわゆ
るセルフアライン的に同時に行うことができる。つま
り、それぞれのパターニングのためのフォトリソグラフ
ィ工程を別々に設ける必要がない。従って、パターニン
グの精度が顕著に改善するとともに、工程数が減少し、
製造が容易になる。また、ダストなどの付着の頻度も低
下することができるので、不良品の発生を抑制すること
ができる。

【００５０】次に、本発明による液晶表示装置のアレイ
基板の具体的な構成例について説明する。図４、図５及
び図６は、本発明による液晶表示装置のアレイ基板の構
成を表す概略図である。すなわち、図４は、アレイ基板
の画面表示部の一部の画素の構成を表す概略平面図であ
る。また、図５は、同アレイ基板の画面表示部の周囲に
形成された駆動回路部の一部の構成を例示する概略平面
図である。さらに図６は、図４のＡ−Ａ線断面の概略図
である。

【００５１】このようなアレイ基板は、例えば、３００
ｍｍ×４００ｍｍの寸法をもつガラス基板１２を用いて
形成することができる。すなわち、ガラス基板１２を洗
浄した後に、プラズマＣＶＤ法により約１００ｎｍの膜
厚の窒化シリコン膜１４を堆積しパターニングする。さ
らに、プラズマＣＶＤ法により約５０ｎｍの膜厚のアモ
ルファス・シリコン層を堆積し、ＥＬＡによる多結晶化
の後に、ドライエッチング法によりパターニングする。
ゲート酸化膜１８の形成工程以降は、前述した実施形態
と同様の工程とすることができるので、同一の符合を付
して説明を省略する。ただし、図５および図６に示した
駆動回路部においては、ｐ／ｎの両チャネルを持つＣＭ
ＯＳ回路を形成するため、前述したプロセスに加えて、
ｎチャネルＭＯＳＴＦＴ部をレジストで覆い、Ｂ（ホウ
素）のイオンを注入してｐチャネルＭＯＳＴＦＴを形成
するプロセスを実施する。

【００５２】図４に示した画素部においては、クランク
形状にパターニングされたポリシリコン層１６、１６、
・・・が各画素毎に設けられ、それぞれＴＦＴを構成し
ている。また、図中で縦方向に配置されている信号線２
４、２４、・・・は、それぞれのポリシリコン層１６の
ソース・コンタクト２４Ｃにおいて接続され、所定の映
像信号が供給される。

【００５３】さらに、同図中で横方向に配置されている
ゲート電極線（走査線）は、それぞれポリシリコン層１
６のゲート部にゲート電圧を印加して、スイッチング動
作を制御する。また、同図中で「くし形」の補助容量線
４０、４０、・・・は、それぞれのＴＦＴがオフ状態に
おいて映像信号電位を保持するために、ポリシリコン層
１６との間でコンデンサを構成している。そして、ポリ
シリコン層１６は、それぞれのドレインコンタクト２６
Ｃにおいて、図示しない画素電極に接続され、画素毎に
図示しない液晶層に所定の映像信号を印加するようにさ
れている。このようにして構成されているアレイ基板
は、ゲート電極２０、信号線２４、補助容量線４０など
により囲まれた開口部を画素毎に有する。この開口部
は、一般に「画素開口部」と称され、図示しない光源か
らの光が透過する領域に対応する。

【００５４】ここで、ガラス基板１２の上に形成した窒
化シリコン膜１４は、図４に示したように、画素開口部
となる部分内に矩形の開口部ＯＰを有するようにパター
ニングされている。つまり、窒化シリコン膜１４は、ポ
リシリコン層１６の下層において、その周囲にはみ出し
て形成されている。このように窒化シリコン膜１４をパ
ターニングすることにより、膜応力は十分に緩和され、
ガラス基板の反りや窒化シリコン膜の亀裂は十分に抑制
される。しかも、ガラス基板１２からポリシリコン層１
６に不純物が拡散浸透することも十分に抑制される。さ
らに、このように画素の開口部と窒化シリコン膜１４の
開口部とを一致させれば、窒化シリコン膜１４が光を遮
蔽することがなく、光源からの光の透過率の低下を防ぐ
ことができる。

【００５５】次に、図５および図６に関して説明する。
同図は、アレイ基板の周辺部に設けられた駆動回路の一
部を例示したものであり、ｐチャネルＴＦＴ１０Ａとｎ
チャネルＴＦＴ１０Ｂとが、ブロック毎に一列ずつ設け
られてＣＭＯＳを構成している。それぞれのＴＦＴは、
ポリシリコン層１６を有する。そして、ガラス基板１２
上に設けられた窒化シリコン膜１４は、同図中に斜線部
として表したように、ＣＭＯＳのブロック毎に形成し、
それぞれのポリシリコン層１６よりもはみ出すようにさ
れている。具体的には、ポリシリコン層１６の端から約
１０ミクロン以上はみ出すように窒化シリコン膜１４を
パターニングした。

【００５６】本発明者による試作評価の結果、アレイ基
板の「反り」は、端部で３００ミクロン以下であり、対
向基板との間隔を所定のギャップ量に維持できることが
分かった。また、窒化シリコン膜の亀裂なども観察され
なかった。すなわち、窒化シリコン膜をパターニングす
ることによって、膜応力が十分に緩和されたことが確認
された。

【００５７】さらに、ＴＦＴの初期特性および長期的信
頼性も前述した実施形態と同様に、極めて良好であり、
ガラス基板からポリシリコン層への不純物の拡散浸透
は、十分に抑制されていることが分かった。

【００５８】以上、本発明の実施の形態について具体例
を参照しつつ説明した。しかし、本発明は、前述した例
に限定されるものではない。例えば、本発明は、ポリシ
リコン層のみならず、アモルファス・シリコン層を有す
る液晶表示装置についても同様に適用することができ
る。

【００５９】また、ガラス基板からの不純物の拡散浸透
を防止する膜は、窒化シリコン膜に限定されず、酸化シ
リコン膜、あるいは、それらの混合物である酸化窒化シ
リコンであっても良い。さらに、酸化アルミニウムや５
酸化タンタル、炭化シリコンなど種々の物質を用いるこ
とができる。

【００６０】

【発明の効果】本発明は、以上説明した形態で実施さ
れ、以下に説明する効果を奏する。

【００６１】まず、本発明によれば、窒化シリコン膜を
ガラス基板の全面に渡って形成せず、ポリシリコン層の
下部のみに選択的に形成するようにした結果、膜応力は
大幅に緩和され、ガラス基板の「反り」や窒化シリコン
膜の亀裂などの問題が解消される。その結果として３
００ｍｍ×４００ｍｍのような大面積のガラス基板を用
いたアレイ基板においても、基板の反り量は端部で３０
０μｍ以下に抑制され、液晶表示装置として必要とされ
る対向基板との間のギャップを十分に維持できる。

【００６２】また、本発明によれば、窒化シリコン膜を
ポリシリコン層よりも周囲にはみ出すように形成するこ
とにより、ガラス基板からポリシリコン層への不純物の
拡散が十分に抑制され、ＴＦＴの信頼性も向上する。そ
の結果、ＴＦＴのしきい値電圧（Ｖｔｈ）のばらつきは
１Ｖ＜Ｖｔｈ＜２Ｖの範囲で安定した素子特性が得られ
た。さらに、ＢＴ試験の結果、しきい値電圧の変動はい
ずれも０．５Ｖ以下であり極めて安定した信頼性が確保
される。

【００６３】しかも本発明によれば、絶縁膜をガラス基
板全面に堆積せず、選択的に形成することにより基板の
「反り」や絶縁膜の亀裂などを効果的に抑制することが
できる。従って、絶縁膜の膜厚を従来よりも厚く形成し
てもガラス基板が反ることがない。その結果として、従
来よりもより効果的に不純物の浸透を抑制することがで
きるようになり、薄膜半導体装置の長期的信頼性をさら
に改善することができる。

【図面の簡単な説明】

【図１】本発明による液晶表示装置のＴＦＴ部の構成を
表す概略図である。

【図２】本発明による液晶表示装置のＴＦＴ部の変型例
を表す概略断面図である。

【図３】本発明による液晶表示装置のＴＦＴ部の変型例
を表す概略断面図である。

【図４】本発明によるアレイ基板の画面表示部の一部の
画素の構成を表す概略平面図である。

【図５】同アレイ基板の画面表示部の周囲に形成された
駆動回路部の一部の構成を例示する概略平面図である。

【図６】図５のＡ−Ａ線断面の概略図である。

【図７】窒化シリコン膜中でのナトリウムの拡散の度合
いを表すグラフ図である。

【符号の説明】

１０、１０Ａ、１０ＢＴＦＴ１２絶縁性基板１４絶縁膜１５エッチング・ストッパ１６ポリシリコン層１８ゲート酸化膜２０ゲート電極２２酸化シリコン膜２４ソース電極２４Ｃソースコンタクト２６ドレイン電極２６Ｃドレインコンタクト３０保護膜４０補助容量線

Claims

【特許請求の範囲】

【請求項１】絶縁性基板と、前記絶縁性基板上に形成さ
れたスイッチング素子とを有するアレイ基板と、前記アレイ基板と対向して配置された対向基板と、前記アレイ基板と前記対向基板との間に狭持された液晶
と、を備えた液晶表示装置であって、前記アレイ基板は、前記絶縁性基板と、前記スイッチン
グ素子を構成する半導体層との間に設けられた絶縁膜を
さらに有し、前記絶縁膜は、前記半導体層の周囲にはみ
出すように前記絶縁性基板上に選択的に形成されている
ことを特徴とする液晶表示装置。
【請求項２】絶縁性基板と、前記絶縁性基板上に形成さ
れたスイッチング素子とを有するアレイ基板と、前記アレイ基板と対向して配置された対向基板と、前記アレイ基板と前記対向基板との間に狭持された液晶
と、を備えた液晶表示装置であって、前記アレイ基板は、前記絶縁性基板と、前記スイッチン
グ素子を構成する半導体層との間に設けられた絶縁膜を
さらに有し、前記絶縁膜は、前記絶縁性基板との熱膨張率の相違に起
因する応力を緩和するように前記絶縁性基板上に選択的
に形成され、且つ前記絶縁性基板から前記半導体層への
不純物の拡散侵入を抑制するように前記半導体層の下層
においてその半導体層の周囲にはみ出すように形成され
ていることを特徴とする液晶表示装置。
【請求項３】前記アレイ基板は、前記絶縁膜と前記半導
体層との間に、エッチング・ストッパ層をさらに有する
ことを特徴とする請求項１または２に記載の装置。
【請求項４】前記絶縁膜は、前記アレイ基板の画素開口
部において光の透過率を低下させないように開口部を有
することを特徴とする請求項１〜３のいずれか１つに記
載の装置。
【請求項５】前記絶縁膜は、前記半導体層の周囲にはみ
出す部分の膜厚が、膜の端部に近づくに従って連続的に
薄くなるものとして構成されていることを特徴とする請
求項１〜４のいずれか１つに記載の装置。
【請求項６】前記絶縁膜は、前記半導体層の周囲にはみ
出す部分のはみ出し幅が４００ｎｍ以上であるものとし
て構成されていることを特徴とする請求項１〜５のいず
れか１つに記載の装置。
【請求項７】前記絶縁膜は、窒化シリコンからなること
を特徴とする請求項１〜６のいずれか１つに記載の装
置。
【請求項８】絶縁性基板と、前記絶縁性基板上に選択的
に形成された絶縁膜と、前記絶縁膜の上に形成されたス
イッチング素子とを有するアレイ基板と、前記アレイ基
板と対向して配置された対向基板と、前記アレイ基板と
前記対向基板との間に狭持された液晶と、を備えた液晶
表示装置の製造方法であって、前記絶縁性基板上に、前記絶縁膜となる絶縁材料の層を
堆積する工程と、前記絶縁材料の層の上に、前記スイッチング素子を構成
する半導体層を堆積する工程と、前記半導体層の上にエッチング・マスクを形成する工程
と、前記エッチング・マスクを介して、前記半導体層と前記
絶縁材料の層とをそれぞれのエッチング速度が異なる条
件で連続的にエッチングすることにより、前記半導体層
の周囲に、端部に向けて連続的に膜厚が薄くなる部分を
有する前記絶縁膜を形成する工程と、を備えたことを特徴とする液晶表示装置の製造方法。