JPS59124166A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59124166A JPS59124166A JP23428282A JP23428282A JPS59124166A JP S59124166 A JPS59124166 A JP S59124166A JP 23428282 A JP23428282 A JP 23428282A JP 23428282 A JP23428282 A JP 23428282A JP S59124166 A JPS59124166 A JP S59124166A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- recess part
- substrate
- fet
- constitution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000010409 thin film Substances 0.000 claims abstract description 8
- 239000011810 insulating material Substances 0.000 claims abstract description 3
- 239000010408 film Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 7
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 2
- 238000001755 magnetron sputter deposition Methods 0.000 abstract description 2
- 239000010453 quartz Substances 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 229910018125 Al-Si Inorganic materials 0.000 abstract 1
- 229910018520 Al—Si Inorganic materials 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000013078 crystal Substances 0.000 abstract 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、絶縁材料からなる基板上に効率良く作成でき
る半導体装置に関する。
る半導体装置に関する。
従来この種の装置は、表面が平坦な絶縁基板を使用して
いｆｃため、一つの素子の面積が大きくなシ、また表示
用の薄膜トランジスタ（ＴＰＴ）として使用する場合に
、開口率が小さいという欠点があった。第１図は、従来
の’１’ＦＴの一例で、１は絶縁基板、２は半導体膜、
３は絶縁膜、ａ 、ｓ、６はそれぞれゲート、ドレイン
、ソースの各電極となっている。
いｆｃため、一つの素子の面積が大きくなシ、また表示
用の薄膜トランジスタ（ＴＰＴ）として使用する場合に
、開口率が小さいという欠点があった。第１図は、従来
の’１’ＦＴの一例で、１は絶縁基板、２は半導体膜、
３は絶縁膜、ａ 、ｓ、６はそれぞれゲート、ドレイン
、ソースの各電極となっている。
本発明は、従来の上記欠点を除去するために、絶縁基板
上に凹部全もうけたもので、素子の面積を小さくし１、
表示用Ｔ Ｆ’Ｔの開口率を大きくすることをおもな目
的としている。
上に凹部全もうけたもので、素子の面積を小さくし１、
表示用Ｔ Ｆ’Ｔの開口率を大きくすることをおもな目
的としている。
以下回向によって本発明の実施例を詳細に説明する。第
２図（ａ）は、本発明の実施例の構造を示す平面図、第
２図（１））は第２図（ａ）のＡ−Ａ’線に沿った断面
図、第２図（Ｃ）は第２図（ａ）のＢ−Ｂ’線に沿った
断面図である。１は絶縁基板、２は半導体膜、３は絶縁
膜、４はゲート電極、５はドレイン電極、６はソース電
極である。絶縁基８ｉ１はたとえば、石英基板でコーニ
ング７９４０などを厚さ０．４Ｍ１１Ｌから約３ ｍｍ
の間で使用する。基８ｉ１の凹部１０は、！釈エツチン
グ枝術で形成でき、たとりげＯＦａガスなど全使用した
プラズマドライエツチングプロセスがあり、凹部１０の
寸法は設計値に応じて変えることができる。また凹部１
０の個数は複数でもよい。半導体膜２は、たとえばアモ
ルファスシリコン（ａθ１）をプラズマＯＶＤ法を用い
て膜厚０．３μｍから６μｍ、成長温度全室温から約５
００℃で行い、原料はおもにシラン（ｓｉｕ４）ｋ使っ
て作成する。絶縁膜５は、たとえば二酸化ケイ素（ｓｉ
ｏｚ）ｋプラズマＯＶＤ法全用いて膜厚０１μｍから２
μ石、成長温度を室温から約５００℃で行い、原料はシ
ラン（ＳｉＨ４）と酸素（０２）を使って作成する。ゲ
ート電極４．ドレイン電極５、ソース電極６は、たとえ
ば、アルミニウムとシリコンの合金（Ａｔ−８ｉ）’ｉ
メタ−ットとして使うマグネトロンスパッタ法を用いて
作成することができる。
２図（ａ）は、本発明の実施例の構造を示す平面図、第
２図（１））は第２図（ａ）のＡ−Ａ’線に沿った断面
図、第２図（Ｃ）は第２図（ａ）のＢ−Ｂ’線に沿った
断面図である。１は絶縁基板、２は半導体膜、３は絶縁
膜、４はゲート電極、５はドレイン電極、６はソース電
極である。絶縁基８ｉ１はたとえば、石英基板でコーニ
ング７９４０などを厚さ０．４Ｍ１１Ｌから約３ ｍｍ
の間で使用する。基８ｉ１の凹部１０は、！釈エツチン
グ枝術で形成でき、たとりげＯＦａガスなど全使用した
プラズマドライエツチングプロセスがあり、凹部１０の
寸法は設計値に応じて変えることができる。また凹部１
０の個数は複数でもよい。半導体膜２は、たとえばアモ
ルファスシリコン（ａθ１）をプラズマＯＶＤ法を用い
て膜厚０．３μｍから６μｍ、成長温度全室温から約５
００℃で行い、原料はおもにシラン（ｓｉｕ４）ｋ使っ
て作成する。絶縁膜５は、たとえば二酸化ケイ素（ｓｉ
ｏｚ）ｋプラズマＯＶＤ法全用いて膜厚０１μｍから２
μ石、成長温度を室温から約５００℃で行い、原料はシ
ラン（ＳｉＨ４）と酸素（０２）を使って作成する。ゲ
ート電極４．ドレイン電極５、ソース電極６は、たとえ
ば、アルミニウムとシリコンの合金（Ａｔ−８ｉ）’ｉ
メタ−ットとして使うマグネトロンスパッタ法を用いて
作成することができる。
本発明は、第２図（ａ）〜（ｅ）に示すように絶縁基鈑
表面に凹部１０をもうけて、ＴＰＴを作成するため以下
に述べる効果を有する。
表面に凹部１０をもうけて、ＴＰＴを作成するため以下
に述べる効果を有する。
（１）平面基板上のＴＦＴ （第１図）と同一チャネル
長のものを作成する場合、凹部１０の深さの約２倍だけ
ＴＰＴの長さを短くできる。（第２図（ａ）と（ｂ）） （２）平面基板上のＴＰＴ （第１図）と同一チャネル
幅のものを作成する場合、（１）と同様にして、ＴＦＴ
の幅を短くできる。（第２図（ｂ））（３）表示用ＴＰ
Ｔとして利用した場合に、平面基板上のＴＰＴに比べて
開口率が大きくなる。
長のものを作成する場合、凹部１０の深さの約２倍だけ
ＴＰＴの長さを短くできる。（第２図（ａ）と（ｂ）） （２）平面基板上のＴＰＴ （第１図）と同一チャネル
幅のものを作成する場合、（１）と同様にして、ＴＦＴ
の幅を短くできる。（第２図（ｂ））（３）表示用ＴＰ
Ｔとして利用した場合に、平面基板上のＴＰＴに比べて
開口率が大きくなる。
（４） 第２図（ａ）の半導体膜２をビームアニール
した場合、凹部１０によるグラフオエピタキシー効果に
より、第１図の平面基鈑１上の半導体膜２全ビームアニ
ールしたものに比べ、結晶性は良くな９、ＴＥ’Ｔの電
気的特性も向上できる。
した場合、凹部１０によるグラフオエピタキシー効果に
より、第１図の平面基鈑１上の半導体膜２全ビームアニ
ールしたものに比べ、結晶性は良くな９、ＴＥ’Ｔの電
気的特性も向上できる。
第１図は、従来のＴＰＴの断面図である。第２図（ａ）
は、本発明の半導体装置の平面図であシ、第２図（１）
）は第２図（ａ）のＡ−Ａ’線に沿った断面図、第２図
（Ｃ）は第２図（ａ）のＢ −Ｂ’線に沿った断面図で
ある。 １・・・・・・絶縁基鈑 ２・・・・・・半導体
膜６・・・・・・絶縁膜 ４・・・・・・ゲー
ト電極５・・・・・・ドレイン電極 ６・・・・・・
ソース電極１０・・・・・・凹 部 以 上 第１図 第 ２ 図（へっ ハ
は、本発明の半導体装置の平面図であシ、第２図（１）
）は第２図（ａ）のＡ−Ａ’線に沿った断面図、第２図
（Ｃ）は第２図（ａ）のＢ −Ｂ’線に沿った断面図で
ある。 １・・・・・・絶縁基鈑 ２・・・・・・半導体
膜６・・・・・・絶縁膜 ４・・・・・・ゲー
ト電極５・・・・・・ドレイン電極 ６・・・・・・
ソース電極１０・・・・・・凹 部 以 上 第１図 第 ２ 図（へっ ハ
Claims (1)
- 絶縁材料からなる基板と、前記基板上に設けた半導体薄
膜と、前記薄膜上にゲート絶縁膜を介して設けたゲート
電極と、前記薄膜の両端に設けたソース及びドレイン電
極とを備え電流を基板表面とほぼ平行に流すトランジス
タで形成される薄膜半導体装置において、前記薄膜の下
の前記基板に凹部を設けることによシ前記トランジスタ
のチャネル長を実効的に平面的に見た距離よりも長くし
たことを特徴とする薄膜半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23428282A JPS59124166A (ja) | 1982-12-28 | 1982-12-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23428282A JPS59124166A (ja) | 1982-12-28 | 1982-12-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59124166A true JPS59124166A (ja) | 1984-07-18 |
Family
ID=16968529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23428282A Pending JPS59124166A (ja) | 1982-12-28 | 1982-12-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59124166A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012235107A (ja) * | 2011-04-22 | 2012-11-29 | Semiconductor Energy Lab Co Ltd | 半導体装置、及び半導体装置の作製方法 |
| JP2012235103A (ja) * | 2011-04-22 | 2012-11-29 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2013042125A (ja) * | 2011-07-21 | 2013-02-28 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP2015130536A (ja) * | 2011-04-22 | 2015-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1982
- 1982-12-28 JP JP23428282A patent/JPS59124166A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012235107A (ja) * | 2011-04-22 | 2012-11-29 | Semiconductor Energy Lab Co Ltd | 半導体装置、及び半導体装置の作製方法 |
| JP2012235103A (ja) * | 2011-04-22 | 2012-11-29 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2015130536A (ja) * | 2011-04-22 | 2015-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2016192580A (ja) * | 2011-04-22 | 2016-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9660095B2 (en) | 2011-04-22 | 2017-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2017126789A (ja) * | 2011-04-22 | 2017-07-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2017163163A (ja) * | 2011-04-22 | 2017-09-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10388799B2 (en) | 2011-04-22 | 2019-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor Device |
| JP2013042125A (ja) * | 2011-07-21 | 2013-02-28 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| US9805954B2 (en) | 2011-07-21 | 2017-10-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59208783A (ja) | 薄膜トランジスタ | |
| JPH07297406A (ja) | 縦型薄膜半導体装置 | |
| JP2003298059A5 (ja) | ||
| JPS59124166A (ja) | 半導体装置 | |
| JPS59172774A (ja) | アモルファスシリコン薄膜トランジスタ | |
| JP2631476B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6193663A (ja) | アモルフアスシリコントランジスタ | |
| JPH01302768A (ja) | 逆スタガー型シリコン薄膜トランジスタ | |
| JPS59163871A (ja) | ダブルゲ−ト型薄膜トランジスタ | |
| JPS61131481A (ja) | 薄膜トランジスタ | |
| JPH0612757B2 (ja) | Ｓｏｉ膜の製造方法 | |
| JPS60224277A (ja) | 薄膜トランジスタ | |
| JPH11354796A (ja) | 薄膜トランジスタ | |
| JPS6017964A (ja) | 半導体装置 | |
| JPS60161672A (ja) | 薄膜トランジスタとその製造方法 | |
| JPS6380570A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05110088A (ja) | 薄膜トランジスタ回路の製造方法 | |
| JPH0616560B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH09116162A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0417370A (ja) | 薄膜トランジスタ | |
| JPS61188968A (ja) | 薄膜トランジスタ | |
| JPS61208876A (ja) | 薄膜トランジスタ | |
| JPS5933878A (ja) | 電界効果型トランジスタ− | |
| JPH08255915A (ja) | 液晶表示装置 | |
| JPH07120803B2 (ja) | 絶縁ゲ−ト型薄膜トランジスタ及びその製法 |