JPS5933878A - 電界効果型トランジスタ− - Google Patents
電界効果型トランジスタ−Info
- Publication number
- JPS5933878A JPS5933878A JP14378882A JP14378882A JPS5933878A JP S5933878 A JPS5933878 A JP S5933878A JP 14378882 A JP14378882 A JP 14378882A JP 14378882 A JP14378882 A JP 14378882A JP S5933878 A JPS5933878 A JP S5933878A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- gate
- polycrystalline silicon
- transistor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 239000010409 thin film Substances 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 25
- 238000005530 etching Methods 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 abstract description 7
- 229910052782 aluminium Inorganic materials 0.000 abstract description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 5
- 239000011521 glass Substances 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 abstract description 4
- 239000010453 quartz Substances 0.000 abstract description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052796 boron Inorganic materials 0.000 abstract description 2
- 230000001681 protective effect Effects 0.000 abstract description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract 1
- 229910052698 phosphorus Inorganic materials 0.000 abstract 1
- 239000011574 phosphorus Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 23
- 229910052814 silicon oxide Inorganic materials 0.000 description 21
- 230000015556 catabolic process Effects 0.000 description 14
- 238000000034 method Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電界効果型トランジスター、とりわけ薄膜半導
体層内にチャンネルを形成せしめて動作させる電界効果
型トランジスターに関するものである。
体層内にチャンネルを形成せしめて動作させる電界効果
型トランジスターに関するものである。
近年単結晶シリコンを基板に用いたトランジスターに代
り、アモルファス状態又は多結晶状態の半導体薄膜を基
材とし、この薄膜内に導電性チャンネルを形成して動作
させるＭＯ８電界効果型トランジスターの研究開発が活
発に行なわれているこの様な薄膜を用いたトランジスタ
ーは単結晶基板を用いるものに比べ大面積上にトランジ
スターを形成する事が容易であり、さらには石英、ガラ
ス等の透明板上にも形成可能であるので液晶を用いた表
示パネルに応用可能であって、従って、ＯＲＴに代る小
型大容量表示デバイス等薄膜を用るいトランジスターの
応用は今後ますます発展する事が予想される。
り、アモルファス状態又は多結晶状態の半導体薄膜を基
材とし、この薄膜内に導電性チャンネルを形成して動作
させるＭＯ８電界効果型トランジスターの研究開発が活
発に行なわれているこの様な薄膜を用いたトランジスタ
ーは単結晶基板を用いるものに比べ大面積上にトランジ
スターを形成する事が容易であり、さらには石英、ガラ
ス等の透明板上にも形成可能であるので液晶を用いた表
示パネルに応用可能であって、従って、ＯＲＴに代る小
型大容量表示デバイス等薄膜を用るいトランジスターの
応用は今後ますます発展する事が予想される。
さて現在研究されているトランジスターの構造の代表的
なものを第１図に示す。第１図（α）は平面図であって
図中のＸ−Ｙに従って切断した断面図が第２図（ｂ）で
ある。第１図Ｃｂ）において石英板１の上に第一の多結
晶シリコン層を形成し、図（α）の２の様に島状争こパ
ターニングをする。次に第一の多結晶シリコン２の表面
を熱酸化をするか又はＯＶＤ法等により二酸化シリコン
層２を形成してＭＯ８型トランジスターのゲート絶縁膜
とする。さらに第一の多結晶シリコン２をまたいで第２
の多結晶シリコン４を形成し図の様にバターニングして
ゲート電極とする。次に第二の多結晶シリコンにおおわ
れていない領域の第一の多結晶シリコン内へ不純物を拡
散してソース、ドレインとする。最後にパシベーション
膜５を全面に形成し、コンタクトホール７を開孔し、各
電極へアルミニー−ム配線６を施してトランジスターが
完成する。しかるにこの様な構造のトランジスターにお
いてはゲート絶縁膜３が第一の多結晶シリコン２のエツ
チング段差の部分で異常に薄くなり、第一の多結晶シリ
コン２と第二の多結晶シリコン４の間の絶縁耐圧が低下
してしまい、低いゲート電圧でも容易に破壊されてしま
う。ゲート絶縁膜の第一の多結晶シリコンの段差部での
形状を拡大して示したものが第２＠である。第２図（α
）は多結晶シリコン２を熱酸化した場合であり、シリコ
ンは熱酸化により体積が約２倍に増加するので、段差以
外では酸化膜表面はシリコン表面と直角方向にのみ移動
し従って酸化膜厚はいたる所で一定であるが、図中矢印
αで示されたシリコン２とガラス等の酸化シリコン１の
境界域及び、矢印すで示した様にシリコン表面の方向が
変わっている所では熱酸化によって成長する酸化シリコ
ンはシリコン表面に直角方向のみならず平行方向にも移
動せねばならない為に薄くなってしまう。又Ｃｈ）では
ゲート絶縁膜としてＯＶＤ法を用いて酸化シリコンを形
成したものであるが、Ｏ’ＶＤ法の特徴として図中の矢
印ｄの部分のシリコン表面の様に凸部では酸化シリコン
の成長速度は平担部より速く、逆に四部では成長速度は
遅い。従って矢印ｄの所では酸化シリコン膜厚は厚く形
成される代りに、矢印Ｃの所では薄くなってしまう。こ
の様に、熱酸化の場合も、ＯＶＤ法に依る場合も段差部
でゲート絶縁膜は薄くなってしまいゲート耐圧が低下す
る。さらには多結晶シリコンのエツチング段差−テーパ
ーの度合いもバラツキが出易く、これにより耐圧値のバ
ラツキも大きい。不発門人の測定によれば熱酸化の場合
、平担な多結晶シリコン上の酸化シリコンの耐圧に対し
、段差を含む酸化シリコンの耐圧は約半分に低下する。
なものを第１図に示す。第１図（α）は平面図であって
図中のＸ−Ｙに従って切断した断面図が第２図（ｂ）で
ある。第１図Ｃｂ）において石英板１の上に第一の多結
晶シリコン層を形成し、図（α）の２の様に島状争こパ
ターニングをする。次に第一の多結晶シリコン２の表面
を熱酸化をするか又はＯＶＤ法等により二酸化シリコン
層２を形成してＭＯ８型トランジスターのゲート絶縁膜
とする。さらに第一の多結晶シリコン２をまたいで第２
の多結晶シリコン４を形成し図の様にバターニングして
ゲート電極とする。次に第二の多結晶シリコンにおおわ
れていない領域の第一の多結晶シリコン内へ不純物を拡
散してソース、ドレインとする。最後にパシベーション
膜５を全面に形成し、コンタクトホール７を開孔し、各
電極へアルミニー−ム配線６を施してトランジスターが
完成する。しかるにこの様な構造のトランジスターにお
いてはゲート絶縁膜３が第一の多結晶シリコン２のエツ
チング段差の部分で異常に薄くなり、第一の多結晶シリ
コン２と第二の多結晶シリコン４の間の絶縁耐圧が低下
してしまい、低いゲート電圧でも容易に破壊されてしま
う。ゲート絶縁膜の第一の多結晶シリコンの段差部での
形状を拡大して示したものが第２＠である。第２図（α
）は多結晶シリコン２を熱酸化した場合であり、シリコ
ンは熱酸化により体積が約２倍に増加するので、段差以
外では酸化膜表面はシリコン表面と直角方向にのみ移動
し従って酸化膜厚はいたる所で一定であるが、図中矢印
αで示されたシリコン２とガラス等の酸化シリコン１の
境界域及び、矢印すで示した様にシリコン表面の方向が
変わっている所では熱酸化によって成長する酸化シリコ
ンはシリコン表面に直角方向のみならず平行方向にも移
動せねばならない為に薄くなってしまう。又Ｃｈ）では
ゲート絶縁膜としてＯＶＤ法を用いて酸化シリコンを形
成したものであるが、Ｏ’ＶＤ法の特徴として図中の矢
印ｄの部分のシリコン表面の様に凸部では酸化シリコン
の成長速度は平担部より速く、逆に四部では成長速度は
遅い。従って矢印ｄの所では酸化シリコン膜厚は厚く形
成される代りに、矢印Ｃの所では薄くなってしまう。こ
の様に、熱酸化の場合も、ＯＶＤ法に依る場合も段差部
でゲート絶縁膜は薄くなってしまいゲート耐圧が低下す
る。さらには多結晶シリコンのエツチング段差−テーパ
ーの度合いもバラツキが出易く、これにより耐圧値のバ
ラツキも大きい。不発門人の測定によれば熱酸化の場合
、平担な多結晶シリコン上の酸化シリコンの耐圧に対し
、段差を含む酸化シリコンの耐圧は約半分に低下する。
本発明は以上の欠点に鑑みてなされたものであり、トラ
ンジスターのゲート耐圧を酸化シリコン本来の耐圧まで
高めたものである。
ンジスターのゲート耐圧を酸化シリコン本来の耐圧まで
高めたものである。
以下本発明を実施例によって詳細に説明する。
第３図は本発明の１実施例を示す図であって、（α）が
平面図、（ｂ）は図（α）内のＸ ／ ｙ ／に従っ
て切断した断面図である。まず従来例と同様に石英又は
ガラス基板８の表面上へ第一の多結晶シリコン９を形成
し、第３図（α）のごとくバターニングする。次に基板
全面へ酸化シリコン層１０を形成し、図中１５で示され
た領域の酸化シリコン膜１０をエツチング除去する。こ
の場合エツチング領域は必ず第一の多結晶シリ・フンの
内部でなければならない。この様にして露出した第一の
多結晶シリコン９を熱酸化により酸化してゲート絶縁膜
１１を形成する。さらには第二の多結晶シリコン１２を
形成、パターニングしてトランジスターのゲート電極と
し、このゲート電極用の多結晶シリコン１２におおわれ
ていない領域の第一の多結晶シリコン９へ、ボロン又は
リン等の不純物を拡散しソース及びドレイン電極とする
。この場合の不純物拡散は第二の多結晶シリコン１２に
おおわれていない第一の多結晶シリコン９全面に行なう
必要はなく、（α）回内の１・５で示された領域内であ
れば良い。最後に保護膜としての酸化シリコン１３を全
面に形成し、コンタクトポール１６を開孔した後、ドレ
イン、ソース、ゲートの各電極へアルミニニーム配線１
４を形成して本発明によるトランジスターが完成する。
平面図、（ｂ）は図（α）内のＸ ／ ｙ ／に従っ
て切断した断面図である。まず従来例と同様に石英又は
ガラス基板８の表面上へ第一の多結晶シリコン９を形成
し、第３図（α）のごとくバターニングする。次に基板
全面へ酸化シリコン層１０を形成し、図中１５で示され
た領域の酸化シリコン膜１０をエツチング除去する。こ
の場合エツチング領域は必ず第一の多結晶シリ・フンの
内部でなければならない。この様にして露出した第一の
多結晶シリコン９を熱酸化により酸化してゲート絶縁膜
１１を形成する。さらには第二の多結晶シリコン１２を
形成、パターニングしてトランジスターのゲート電極と
し、このゲート電極用の多結晶シリコン１２におおわれ
ていない領域の第一の多結晶シリコン９へ、ボロン又は
リン等の不純物を拡散しソース及びドレイン電極とする
。この場合の不純物拡散は第二の多結晶シリコン１２に
おおわれていない第一の多結晶シリコン９全面に行なう
必要はなく、（α）回内の１・５で示された領域内であ
れば良い。最後に保護膜としての酸化シリコン１３を全
面に形成し、コンタクトポール１６を開孔した後、ドレ
イン、ソース、ゲートの各電極へアルミニニーム配線１
４を形成して本発明によるトランジスターが完成する。
各層の膜厚は第−及び第二の多結晶シリコン９及び１２
が２０００〜３０００オングストローム、酸化シリコン
１０及び１３が５０００〜１００００オングストローム
、熱酸化シリコン１１は１０００〜２０００オングスト
ローム、及びアルミニューム配線１４は１ミクロンがそ
れぞれ標準的な値である。
が２０００〜３０００オングストローム、酸化シリコン
１０及び１３が５０００〜１００００オングストローム
、熱酸化シリコン１１は１０００〜２０００オングスト
ローム、及びアルミニューム配線１４は１ミクロンがそ
れぞれ標準的な値である。
もちろんこれ以外の膜厚でも特にさしつかえる事は無い
が、酸化シリコン１０の膜厚は熱酸化シリコン１１の膜
厚より厚い事は必要である。この様にトランジスターを
構成する事により第一の多結晶シリコン９のエツチング
段差部には必ずゲート絶縁膜１１より厚い酸化シリコン
１０が存在する為にトランジスターのゲート耐圧はゲー
ト絶縁膜本来の耐圧と等しく高い値を有する様になる。
が、酸化シリコン１０の膜厚は熱酸化シリコン１１の膜
厚より厚い事は必要である。この様にトランジスターを
構成する事により第一の多結晶シリコン９のエツチング
段差部には必ずゲート絶縁膜１１より厚い酸化シリコン
１０が存在する為にトランジスターのゲート耐圧はゲー
ト絶縁膜本来の耐圧と等しく高い値を有する様になる。
従来例においてはトランジスターのゲート耐圧は熱酸化
シリコン本来の耐圧の約半分であったという事より第一
の多結晶シ〜リコンの段差部に形成される酸化シリコン
は平担領域の膜厚の半分程度と考えられるので、本発明
の実施にあたっては酸化シリコン１０の膜厚は熱酸化シ
リコン１１の２倍以上必要であり、それによって十分な
ゲート耐圧を得る事が出来ない。又ゲート絶縁膜は上記
では熱酸化シリコンについて述べたが、ＯＶＤ法による
酸化シリコンを用いても効果は変わらない。つまりこの
場合も酸化シリコン１０のエツチング段差１５が有るわ
けだが、従来における段差は多結晶シリコンの段差であ
るρに対し本発明の場合はゲート絶縁膜と同一の酸化シ
リコンの段差であってこの場合は第２図Ｃｂ）の様な断
状にならない事が一般に知られており、不発門人もこれ
を確認した。
シリコン本来の耐圧の約半分であったという事より第一
の多結晶シ〜リコンの段差部に形成される酸化シリコン
は平担領域の膜厚の半分程度と考えられるので、本発明
の実施にあたっては酸化シリコン１０の膜厚は熱酸化シ
リコン１１の２倍以上必要であり、それによって十分な
ゲート耐圧を得る事が出来ない。又ゲート絶縁膜は上記
では熱酸化シリコンについて述べたが、ＯＶＤ法による
酸化シリコンを用いても効果は変わらない。つまりこの
場合も酸化シリコン１０のエツチング段差１５が有るわ
けだが、従来における段差は多結晶シリコンの段差であ
るρに対し本発明の場合はゲート絶縁膜と同一の酸化シ
リコンの段差であってこの場合は第２図Ｃｂ）の様な断
状にならない事が一般に知られており、不発門人もこれ
を確認した。
以上本発明によればトランジスターのゲート耐圧は第一
の多結晶シリコンの段差の影響を全くうけずにゲート絶
縁膜本来の耐圧と同一になる。その為にゲート耐圧も安
定して高い値が得られ、ゲート電圧を高くしてもトラン
ジスターが破壊される事なく、信頼性の高いトランジス
ターを歩留り良く製造出来る。特に薄膜を用いたトラン
ジスターでは単結晶基板を用いたトランジスターに比ベ
キャリアーの移動度が１０分の１〜１００分の１とトラ
ンジスターのオン時の電流が少ない為に高いゲート電圧
が必要となる為、本発明は特に有効である。尚本発明の
実施に当っては前記した多結晶シリコン、アルミニュー
ム、酸化シリコン等特にこの材料に限定する必要は無く
、例えばアモルファスシリコン、ニクロム、窒化シリコ
ン等ヲ用いた場合であっても有効である。
の多結晶シリコンの段差の影響を全くうけずにゲート絶
縁膜本来の耐圧と同一になる。その為にゲート耐圧も安
定して高い値が得られ、ゲート電圧を高くしてもトラン
ジスターが破壊される事なく、信頼性の高いトランジス
ターを歩留り良く製造出来る。特に薄膜を用いたトラン
ジスターでは単結晶基板を用いたトランジスターに比ベ
キャリアーの移動度が１０分の１〜１００分の１とトラ
ンジスターのオン時の電流が少ない為に高いゲート電圧
が必要となる為、本発明は特に有効である。尚本発明の
実施に当っては前記した多結晶シリコン、アルミニュー
ム、酸化シリコン等特にこの材料に限定する必要は無く
、例えばアモルファスシリコン、ニクロム、窒化シリコ
ン等ヲ用いた場合であっても有効である。
第１図（α）（ｈ）は従来におけるトランジスターの構
造の代表例を示した図であり、第２図（α）（ｈ）は従
来例における第１の多結晶シリコンの段差部を拡大して
表わした図である・又第３図（α）（ｂ）は本発明を実
施したトランジスターの一例を示した図である。 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務 ／ａ） 第１図
造の代表例を示した図であり、第２図（α）（ｈ）は従
来例における第１の多結晶シリコンの段差部を拡大して
表わした図である・又第３図（α）（ｂ）は本発明を実
施したトランジスターの一例を示した図である。 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務 ／ａ） 第１図
Claims (1)
- １、 ソース及びドレイン領域を形成すべき第一のシリ
コン薄膜層と、該第−のシリコン薄膜層の上へ絶縁層を
介してゲート電極としての第二のシリコン薄膜層又は金
属薄膜層とにより成る電界効果型トランジスターにおい
て、チャンネルが形成される領域は第一のシリコン薄膜
のパターンより内側に有る事を特徴とする電界効果型ト
ランジスター〇
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14378882A JPS5933878A (ja) | 1982-08-19 | 1982-08-19 | 電界効果型トランジスタ− |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14378882A JPS5933878A (ja) | 1982-08-19 | 1982-08-19 | 電界効果型トランジスタ− |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5933878A true JPS5933878A (ja) | 1984-02-23 |
Family
ID=15347002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14378882A Pending JPS5933878A (ja) | 1982-08-19 | 1982-08-19 | 電界効果型トランジスタ− |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5933878A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06132303A (ja) * | 1991-11-29 | 1994-05-13 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタおよびその作製方法 |
| JPH08264804A (ja) * | 1996-01-20 | 1996-10-11 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS503781A (ja) * | 1973-05-15 | 1975-01-16 | ||
| JPS5661168A (en) * | 1979-10-15 | 1981-05-26 | Rockwell International Corp | Silicon on sapphire semiconductor structure and method of manufacturing same |
| JPS5691276A (en) * | 1979-12-25 | 1981-07-24 | Citizen Watch Co Ltd | Display panel |
-
1982
- 1982-08-19 JP JP14378882A patent/JPS5933878A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS503781A (ja) * | 1973-05-15 | 1975-01-16 | ||
| JPS5661168A (en) * | 1979-10-15 | 1981-05-26 | Rockwell International Corp | Silicon on sapphire semiconductor structure and method of manufacturing same |
| JPS5691276A (en) * | 1979-12-25 | 1981-07-24 | Citizen Watch Co Ltd | Display panel |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06132303A (ja) * | 1991-11-29 | 1994-05-13 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタおよびその作製方法 |
| JPH08264804A (ja) * | 1996-01-20 | 1996-10-11 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4145700A (en) | Power field effect transistors | |
| JPS59208783A (ja) | 薄膜トランジスタ | |
| US4131909A (en) | Semiconductor integrated circuit isolated through dielectric material and a method for manufacturing the same | |
| JPH0936380A (ja) | 多結晶シリコン薄膜トランジスタおよびその製造方法 | |
| CA1154543A (en) | Mesh gate v-mos power fet | |
| US4477963A (en) | Method of fabrication of a low capacitance self-aligned semiconductor electrode structure | |
| US4722912A (en) | Method of forming a semiconductor structure | |
| JPS5933878A (ja) | 電界効果型トランジスタ− | |
| JPH0638429B2 (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| JP3057770B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0543095B2 (ja) | ||
| JPH0230147A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS6380570A (ja) | 薄膜トランジスタの製造方法 | |
| JPS62290180A (ja) | 半導体装置の製法 | |
| JP3025342B2 (ja) | 薄膜トランジスタおよびその形成方法 | |
| JPH0360043A (ja) | 半導体薄膜の製造方法およびその半導体薄膜を用いた薄膜トランジスタの製造方法 | |
| JPH01138763A (ja) | 静電誘導半導体装置の製法 | |
| JPS59150478A (ja) | 薄膜回路装置 | |
| KR0151273B1 (ko) | 박막트랜지스터 제조방법 | |
| JPS60158670A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH0666275B2 (ja) | 半導体装置の製造方法 | |
| JPH0548098A (ja) | 半導体装置の製造方法 | |
| JPH01133381A (ja) | 超電導トランジスタ | |
| JPH0298969A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPH05110103A (ja) | 半導体装置 |