KR0151273B1 - 박막트랜지스터 제조방법 - Google Patents

Abstract

본 발명은 박막트랜지스터 제조방법에 관한 것으로, 게이트산화막으로 열산화막을 사용할 경우 브레이크다운 전압이낮아지는 것을 방지하기 위한 것이다. 본 발명은 기판위에 아일랜드 형태로 패터닝하여 활성층을 형성하는 단계, 상기 활성층이 형성된 기판 전면에 비정질실리콘층을 형성하는 단계, 및 상기 비정질실리콘층을 열산화시켜 게이트산화막을 형성하는 단계를 포함하는 박막트랜지스터 제조방법을 제공한다.

Description

박막트랜지스터 제조방법

제1도는 종래의 박막트랜지스터의 게이트산화막 형성방법을 도시한 도면.

제2도는 열적으로 성장된 게이트 산화막 구조를 나타낸 도면.

제3도는 본 발명에 의한 트랜지스터의 게이트산화막 형성방법을 도시한 도면.

* 도면의 주요부분에 대한 부호의 설명

1 : 기판(석영, 유리) 2 : 활성층

3 : 게이트산화막 4 : 비정질실리콘층

5 : 게이트산화막

본 발명은 박막트랜지스터(Thin Film Transistor;이하 TFT라 한다) 제조방법에 관한 것으로, 특히 액정표시소자(LCD;Liquid Crystal Display)용 TFT의 게이트 산화막 형성방법에 관한 것이다.

종래의 액정표시소자의 TFT 패널 제조방법을 제1도를 참조하여 설명하면 다음과 같다.

먼저, 제1도 (a)에 도시된 바와 같이 기판(1)상에 다결정실리콘 또는 비정질실리콘을 증착한 후, 이를 아일랜드(island) 형태로 패터닝하여 활성층(2)을 형성한 후, 제1도 (b)에 도시된 바와 같이 게이트절연막(3)으로서, LPCVD(Low Pressure Chemical Vapor Deposition)방법에 의해 증착한 LTO(Low Temperature Oxide)또는 HTO(High Temperature Oxide)를 형성하거나 제2도와 같이 열산화막을 성장시킨다.

이와 같이 게이트절연막을 형성한 후, 게이트전극, 소오드 및 드레인(도시하지 않음)등을 형성하여 박막트랜지스터를 제조한다.

게이트산화막으로서 열산화막을 사용할 경우에는 문턱전압(threshold voltage)이나 전하이동도(mobility)등 소자의 특성이 좋아지는데 반해 게이트 산화막의 브레이크다운 전압(breakdown voltage)이 떨어지기 때문에 통상 LPCVD에 의한 산화막을 사용하기도 하지만 LPCVD 산화막은 열산화막보다 유전율이 낮고 문턱 전압등 다소 소자특성도 저하되는 문제점이 있다.

열산화막을 게이트산화막으로 사용할 경우, 게이트산화막의 브레이크다운 전압이 낮아지는 이유는 제2도에서 볼 수 있듯이 아일랜드 형태의 활성층(2) 엣지부(E)의 경사부분에서의 산화막(3)이 경사 하부로 내려가면서 열산화막 성징시 기판으로부터 실리콘의 공급이 없어 그 두께가 줄어들기 때문에 전계(electric field)가 다른 곳에 비해 월등히 커지므로 이 부분이 먼저 브레이크 다운되어 게이트산화막 전체의 브레이크 다운전압이 낮아진다.

본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 박막트랜지스터의 게이트 산화막으로 열산화막을 사용할 경우 브레이크다운 전압이 낮아지는 것을 방지하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 박막트랜지스터 제조방법은 기판위에 아일랜드 형태로 패터닝하여 활성층을 형성하는 단계, 상기 활성층이 형성된 기판 전면에 CVD(Chamical Vapor Deposition)에 의해 비정질실리콘층을 형성하는 단계, 및 상기 비정질실리콘층을 열산화시켜 게이트산화막을 형성하는 단계를 포함하여 이루어진다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

제3도에 본 발명에 의한 박막트랜지스터의 게이트산화막 형성방법을 도시하였다.

먼저, 제3도 (a)에 도시된 바와 같이 기판(1)위에 다결정실리콘 또는 비정질실리콘을 증착한 후, 이를 아일랜드 형태로 패터닝하여 활성층(2)을 형성한다. 이어서 제2도 (b)에 도시된 바와 같이 상기 활성층(2)이 형성된 기판 전면에 비정질실리콘층(4)을 약 350Å정도의 두께로 형성한다.

다음에 제2도 (c)에 도시된 바와 같이 상기 비정질실리콘층(4)을 열산화(thermal oxidation)시켜 게이트산화막(5)을 형성한다. 이때, 활성층(2)위에 형성되는 게이트산화막(5)의 두께는 750Å정도가 되도록 충분히 산화시켜 기판 및 활성층위에 증착된 비정질실리콘층부분이 남김없이 모두 산화되도록 한다. 이와 같이 비정질실리콘을 증착한 후 이를 산화시킴으로써 형성되는 게이트산화막은 종래 열산화막을 형성할 경우 발생되던 문제점인 활성층의 엣지부에서의 게이트산화막의 두께 감소효과가 없어지게 되므로 게이트산화막의 브레이크 다운 전압이 형성된다.

상기와 같이 게이트산화막을 형성한 후에는 통상적인 TFT 제조공정을 거쳐 TFT를 완성하게 된다.

이상 상술한 바와 같이 본 발명에 의하면, 열산화막을 게이트산화막으로 사용하므로 게이트산화막-활성층 경계면의 전하(interface charge)가 적고 결합(defect)이 적어 문턱전압이 감소되고 전하이동도가 증가되어 TFT의 특성이 좋아지게 된다.

또한, 게이트산화막의 브레이크다운 전압이 높아지므로 게이트산화막의 두께를 더 줄일 수 있고, 이에 따라 소자 특성을 더욱 향상시킬 수 있다.

Claims (3)

1. 기판위에 아일랜드 형태로 패터닝하여 활성층을 형성하는 단계, 상기 활성층이 형성된 기판 전면에 비정질실리콘층을 형성하는 단계, 및 상기 비정질실리콘층을 열산화시켜 게이트산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 제조방법.
2. 제1항에 있어서, 상기 비정질실리콘층은 약 350Å정도의 두께로 형성하는 것을 특징으로 하는 박막트랜지스터 제조방법.
3. 제1항에 있어서, 상기 활성층 상부에 형성되는 게이트산화막은 그 두께가 750Å정도가 되도록 상기 비정질실리콘층을 산화시키는 것을 특징으로 하는 박막트랜지스터 제조방법.