JP2003298059A5 - - Google Patents

Download PDF

Info

Publication number
JP2003298059A5
JP2003298059A5 JP2002094665A JP2002094665A JP2003298059A5 JP 2003298059 A5 JP2003298059 A5 JP 2003298059A5 JP 2002094665 A JP2002094665 A JP 2002094665A JP 2002094665 A JP2002094665 A JP 2002094665A JP 2003298059 A5 JP2003298059 A5 JP 2003298059A5
Authority
JP
Japan
Prior art keywords
region
channel
polycrystalline
semiconductor layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002094665A
Other languages
English (en)
Other versions
JP2003298059A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2002094665A priority Critical patent/JP2003298059A/ja
Priority claimed from JP2002094665A external-priority patent/JP2003298059A/ja
Priority to TW092100782A priority patent/TW583770B/zh
Priority to KR10-2003-0008132A priority patent/KR100512753B1/ko
Priority to CNB031202926A priority patent/CN100381932C/zh
Priority to US10/397,688 priority patent/US6753549B2/en
Publication of JP2003298059A publication Critical patent/JP2003298059A/ja
Publication of JP2003298059A5 publication Critical patent/JP2003298059A5/ja
Pending legal-status Critical Current

Links

Claims (6)

  1. 基板上に設けられエッチングにより形成されたテーパ部を有する多結晶又は非晶質半導体層と、
    前記多結晶又は非晶質半導体層の両側に設けられた一方がソース領域および他方がドレイン領域と、
    前記ソース領域およびドレイン領域間に設けられたチャネル幅が1μm以下のチャネル領域と、
    前記チャネル領域上にゲート絶縁膜を介して設けられたゲート電極と、
    前記チャネル領域のチャネル幅方向の前記テーパ部のテーパ角が略60度以上であることを特徴とする薄膜トランジスタ。
  2. 基板上に設けられエッチングにより形成されたテーパ部を有する多結晶又は非晶質半導体層と、
    前記多結晶又は非晶質半導体層の両側に設けられた一方がソース領域および他方がドレイン領域と、
    前記ソース領域およびドレイン領域間に設けられたチャネル幅が1μm以下のチャネル領域と、
    前記チャネル領域上にゲート絶縁膜を介して設けられたゲート電極と、
    前記チャネル領域のチャネル幅方向の前記テーパ部が絶縁化された絶縁部と
    を具備してなることを特徴とする薄膜トランジスタ。
  3. 基板上に設けられエッチングにより形成されたテーパ部を有する多結晶又は非晶質半導体層と、
    前記多結晶又は非晶質半導体層の両側に設けられた一方がソース領域および他方がドレイン領域と、
    前記ソース領域およびドレイン領域間に設けられたチャネル幅が1μm以下のチャネル領域と、
    前記チャネル領域上にゲート絶縁膜を介して設けられたゲート電極と、
    前記チャネル領域のチャネル幅方向の前記テーパ部に不純物が導入された不純物領域と
    を具備してなることを特徴とする薄膜トランジスタ。
  4. 前記基板はガラス基板であることを特徴とする請求項1乃至3のいずれか記載の薄膜トランジスタ。
  5. 前記不純物領域は、高濃度不純物領域であることを特徴とする請求項3記載の薄膜トランジスタ。
  6. 請求項1、2、または3記載の薄膜トランジスタを液晶パネルに用いたことを特徴とする液晶表示装置。
JP2002094665A 2002-03-29 2002-03-29 薄膜トランジスタ Pending JP2003298059A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002094665A JP2003298059A (ja) 2002-03-29 2002-03-29 薄膜トランジスタ
TW092100782A TW583770B (en) 2002-03-29 2003-01-15 Thin film transistor
KR10-2003-0008132A KR100512753B1 (ko) 2002-03-29 2003-02-10 박막 트랜지스터
CNB031202926A CN100381932C (zh) 2002-03-29 2003-03-06 薄膜晶体管
US10/397,688 US6753549B2 (en) 2002-03-29 2003-03-25 Thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002094665A JP2003298059A (ja) 2002-03-29 2002-03-29 薄膜トランジスタ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009021623A Division JP2009147355A (ja) 2009-02-02 2009-02-02 薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JP2003298059A JP2003298059A (ja) 2003-10-17
JP2003298059A5 true JP2003298059A5 (ja) 2005-09-02

Family

ID=28449701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002094665A Pending JP2003298059A (ja) 2002-03-29 2002-03-29 薄膜トランジスタ

Country Status (5)

Country Link
US (1) US6753549B2 (ja)
JP (1) JP2003298059A (ja)
KR (1) KR100512753B1 (ja)
CN (1) CN100381932C (ja)
TW (1) TW583770B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005228819A (ja) * 2004-02-10 2005-08-25 Mitsubishi Electric Corp 半導体装置
TW200601566A (en) * 2004-06-28 2006-01-01 Adv Lcd Tech Dev Ct Co Ltd Semiconductor apparatus and manufacturing method thereof
JP4964442B2 (ja) * 2005-08-10 2012-06-27 三菱電機株式会社 薄膜トランジスタおよびその製造方法
KR101226974B1 (ko) * 2006-05-03 2013-01-28 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
JP5111802B2 (ja) 2006-07-20 2013-01-09 三菱電機株式会社 薄膜トランジスタ基板、及びその製造方法
US8067772B2 (en) * 2006-12-05 2011-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7968884B2 (en) * 2006-12-05 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5117711B2 (ja) * 2006-12-15 2013-01-16 三菱電機株式会社 表示装置とその製造方法
JP5201841B2 (ja) * 2007-01-25 2013-06-05 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5110888B2 (ja) * 2007-01-25 2012-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101569016B (zh) * 2007-02-21 2011-03-23 夏普株式会社 半导体装置及其制造方法
KR100875432B1 (ko) 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR100982310B1 (ko) 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101002666B1 (ko) 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
JP2009147355A (ja) * 2009-02-02 2009-07-02 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタ
JP2010245366A (ja) * 2009-04-08 2010-10-28 Fujifilm Corp 電子素子及びその製造方法、並びに表示装置
US9035315B2 (en) * 2010-04-30 2015-05-19 Sharp Kabushiki Kaisha Semiconductor device, display device, and method for manufacturing semiconductor device
US9093539B2 (en) * 2011-05-13 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20180078018A (ko) * 2016-12-29 2018-07-09 엘지디스플레이 주식회사 전계 발광 표시 장치 및 그 제조 방법
CN112397579B (zh) * 2020-10-22 2022-12-06 云谷(固安)科技有限公司 显示面板
CN115692427A (zh) * 2022-11-14 2023-02-03 武汉华星光电技术有限公司 显示面板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4546376A (en) * 1983-09-30 1985-10-08 Citizen Watch Co., Ltd. Device for semiconductor integrated circuits
JPH07176753A (ja) * 1993-12-17 1995-07-14 Semiconductor Energy Lab Co Ltd 薄膜半導体装置およびその作製方法
JPH08330599A (ja) * 1994-11-29 1996-12-13 Sanyo Electric Co Ltd 薄膜トランジスタ、その製造方法及び表示装置
JP3171764B2 (ja) * 1994-12-19 2001-06-04 シャープ株式会社 半導体装置の製造方法
JPH08255915A (ja) * 1995-03-15 1996-10-01 Toshiba Corp 液晶表示装置
JP3859821B2 (ja) * 1997-07-04 2006-12-20 株式会社半導体エネルギー研究所 半導体装置
JP3751469B2 (ja) * 1999-04-26 2006-03-01 沖電気工業株式会社 Soi構造の半導体装置の製造方法
JP2001223366A (ja) * 2000-02-10 2001-08-17 Seiko Epson Corp アクティブマトリクス基板及びその製造方法、並びに電気光学装置

Similar Documents

Publication Publication Date Title
JP2003298059A5 (ja)
JP2023075087A (ja) 表示装置
US7507612B2 (en) Flat panel display and fabrication method thereof
TW200703660A (en) TFT array panel, liquid crystal display including same, and method of manufacturing TFT array panel
JP2001075500A (ja) 半導体装置およびその作製方法
WO2010032425A1 (ja) 半導体素子
JP2000206896A5 (ja)
TW200715562A (en) Thin film transistor substrate and fabrication thereof
JP2009038357A5 (ja)
TW200703735A (en) Organic thin film transistor array panel and method of manufacturing the same
TW200611001A (en) Liquid crystal display device using small molecule organic semiconductor material and method of fabricating the same
TW200501426A (en) Method of fabricating bottom-gated polycrystalline silicon thin film transistor
JP2007027704A5 (ja)
TW200601572A (en) Liquid crystal display and thin film transistor array panel therefor
JP2005167228A5 (ja)
JP2006245167A5 (ja)
TW200721500A (en) Liquid crystal display device and method for fabricating the same
WO2016033836A1 (zh) 氧化物半导体tft基板的制作方法及结构
US20080145979A1 (en) Method for changing characteristic of thin film transistor by strain technology
TW200513149A (en) Transistor substrate, display device, and method for manufacture
JP2000269512A (ja) 半導体装置およびその作製方法
TW200421618A (en) Low temperature poly silicon thin film transistor and method of forming poly silicon layer of the same
JPH04362616A (ja) アクティブマトリクスパネル
WO2016106805A1 (zh) 一种薄膜晶体管、陈列基板及显示装置
TW200510851A (en) Array substrate, liquid crystal display, and method of manufacturing array substrate