CN115692427A - 显示面板 - Google Patents
显示面板 Download PDFInfo
- Publication number
- CN115692427A CN115692427A CN202211419048.7A CN202211419048A CN115692427A CN 115692427 A CN115692427 A CN 115692427A CN 202211419048 A CN202211419048 A CN 202211419048A CN 115692427 A CN115692427 A CN 115692427A
- Authority
- CN
- China
- Prior art keywords
- ions
- display panel
- doped portion
- doping concentration
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 150000002500 ions Chemical class 0.000 claims description 81
- 239000000758 substrate Substances 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000010409 thin film Substances 0.000 abstract description 38
- 230000000694 effects Effects 0.000 abstract description 11
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 128
- 239000002184 metal Substances 0.000 description 19
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 8
- -1 boron ions Chemical class 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请提供一种显示面板，该显示面板包括基板和有源层，有源层包括沟道部和掺杂部，掺杂部设置于沟道部的沿第一方向的相对两侧，沟道部划分为中间区域和位于中间区域的沿第二方向的相对两侧的边缘区域，通过使沟道部在边缘区域的掺杂浓度大于中间区域的掺杂浓度，可以减小薄膜晶体管在边缘区域与中间区域的阈值电压的差异，避免在边缘区域处的寄生沟道提前开启，从而可以改善驼峰效应。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种显示面板。
背景技术
低温多晶硅薄膜晶体管是液晶显示器(liquidcrystaldisplay,LCD)和有机发光二极管(organic light-emitting diode，OLED)等显示装置有源驱动、周边电路的关键部件。
目前，低温多晶硅薄膜晶体管存在由于有源层两侧边缘区域的倾斜角处的阈值电压与有源层中间区域的阈值电压存在差异，使得低温多晶硅薄膜晶体管在倾斜角处的寄生沟道提前开启导致出现驼峰效应。
综上所述，现有显示面板中的薄膜晶体管存在驼峰效应的问题。故，有必要提供一种显示面板来改善这一缺陷。
发明内容
本申请实施例提供一种显示面板，可以减小薄膜晶体管在两侧边缘区域的倾斜角处的阈值电压与中间区域的阈值电压的差异，避免薄膜晶体管在倾斜角处的寄生沟道提前开启，从而可以改善驼峰效应。
本申请实施例提供一种显示面板，包括：
基板；
有源层，设置于所述基板上，所述有源层包括沟道部和掺杂部，所述掺杂部设置于所述沟道部的沿第一方向的相对两侧；
其中，所述沟道部划分为中间区域和位于所述中间区域的沿第二方向的相对两侧的边缘区域，所述沟道部在所述边缘区域的掺杂浓度大于所述中间区域的掺杂浓度，所述第一方向与所述第二方向相交。
根据本申请一实施例，所述沟道部在所述中间区域的部分为非本征半导体。
根据本申请一实施例，所述沟道部中掺杂有第一离子，所述掺杂部中掺杂有第二离子，所述第一离子的电性与所述第二离子的电性相反。
根据本申请一实施例，所述掺杂部中掺杂有所述第一离子，所述掺杂部中的所述第一离子的掺杂浓度小于所述第二离子的掺杂浓度。
根据本申请一实施例，所述掺杂部包括重掺杂部和轻掺杂部，所述轻掺杂部设置于所述重掺杂部与所述沟道部之间；
其中，所述重掺杂部中的所述第二离子的掺杂浓度大于所述轻掺杂部中的所述第二离子的掺杂浓度。
根据本申请一实施例，所述轻掺杂部包括第一轻掺杂部和第二轻掺杂部，所述第二轻掺杂部设置于所述第一轻掺杂部与所述沟道部之间；
其中，所述重掺杂部中的所述第二离子的掺杂浓度大于所述第一轻掺杂部中的所述第二离子的掺杂浓度，所述第一轻掺杂部中的所述第二离子的掺杂浓度大于所述第二轻掺杂部中的所述第二离子的掺杂浓度。
根据本申请一实施例，所述沟道部在所述边缘区域中的所述第一离子的掺杂浓度小于所述第二轻掺杂部中的所述第二离子的掺杂浓度。
根据本申请一实施例，所述边缘区域的厚度由靠近所述中间区域的一端至远离所述中间区域的一端逐渐减小。
根据本申请一实施例，所述有源层包括第一表面、第二表面、以及分别与所述第一表面和所述第二表面连接且倾斜设置的侧壁，所述第二表面设置于所述第一表面的背离所述基板的一侧；
其中，所述侧壁设置于所述边缘区域，所述第一表面设置于所述中间区域和所述边缘区域，所述第二表面至少设置于所述中间区域。
根据本申请一实施例，所述侧壁与所述第二表面之间的夹角介于50度至80度之间。
本申请实施例的有益效果：本申请实施例提供一种显示面板，该显示面板包括基板和有源层，所述有源层设置于所述基板上，所述有源层包括沟道部和掺杂部，所述掺杂部设置于所述沟道部的沿第一方向的相对两侧，所述沟道部划分为中间区域和位于所述中间区域的沿第二方向的相对两侧的边缘区域，通过使沟道部在边缘区域的掺杂浓度大于中间区域的掺杂浓度，可以减小薄膜晶体管在边缘区域与中间区域的阈值电压的差异，避免在边缘区域处的寄生沟道提前开启，从而可以改善驼峰效应。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的第一种薄膜晶体管的平面示意图；
图2为本申请实施例提供的第一种薄膜晶体管沿A-A方向的截面示意图；
图3为本申请实施例提供的第一种薄膜晶体管沿B-B方向的截面示意图；
图4为本申请实施例提供的另一种薄膜晶体管沿B-B方向的截面示意图；
图5为本申请实施例提供的第二种薄膜晶体管的平面示意图；
图6为本申请实施例提供的第二种薄膜晶体管沿A-A方向的截面示意图；
图7为本申请实施例提供的第三种薄膜晶体管的平面示意图；
图8为本申请实施例提供的第三种薄膜晶体管的有源层的平面示意图；
图9为本申请实施例提供的第三种薄膜晶体管沿A-A方向的截面示意图；
图10a至图10p为本申请实施例提供的显示面板的制作方法的流程示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。
下面结合附图和具体实施例对本申请做进一步的说明。
本申请实施例提供一种显示面板，可以减小有源层在两侧边缘区域的倾斜角处的阈值电压与中间区域的阈值电压的差异，避免薄膜晶体管在倾斜角处的寄生沟道提前开启，从而可以改善驼峰效应。
本申请实施例提供一种显示面板，所述显示面板包括基板10和设置于所述基板10上的驱动电路层，所述驱动电路层内设置有多个薄膜晶体管。
需要说明的是，设置于所述基板10上，可以指的是与所述基板10直接接触，也可以指的是与所述基板10间接接触。
在本申请实施例中，如图2所示，所述显示面板还可以包括遮光层11和缓冲层12，所述遮光层11设置于所述基板10上，所述缓冲层12设置于所述基板10上，并且覆盖所述遮光层11，所述驱动电路层设置于所述缓冲层12上。
所述驱动电路层可以包括但不限于依次层叠设置于所述基板10上的有源层21、栅极绝缘层22、第一金属层23、层间介质层24、第二金属层25、平坦层26、第一电极层27、钝化层28以及第二电极层29。
如图2所示，所述有源层21设置于所述缓冲层12的背离所述基板10的一侧上，所述有源层21可以包括沟道部210和掺杂部211，所述掺杂部211设置于所述沟道部210的沿第一方向Y的相对两侧。
所述第一金属层23设置于所述栅极绝缘层22的背离所述基板10的一侧，所述第一金属层23可以包括多个图案化的栅极230，所述栅极230与所述沟道部210正对设置，所述栅极230在所述基板10上的正投影可以与所述沟道部210在所述基板10上的正投影重叠。
所述第二金属层25设置于所述层间介质层24的背离所述基板10的一侧，所述第二金属层25可以包括源极251和漏极252，所述源极251穿过所述层间介质层24和所述栅极绝缘层22上的过孔与所述有源层21的其中一所述掺杂部211接触，所述漏极252穿过所述层间介质层24和所述栅极绝缘层22上的另一过孔与所述有源层21的其中另一所述掺杂部211接触。
所述第一电极层27设置于所述平坦层26的背离所述基板10的一侧，所述第二电极层29设置于所述钝化层28的背离所述基板10的一侧，所述第二电极层29可以包括多个图案化的像素电极。
本申请实施例提供的显示面板为液晶显示面板，所述第一电极层27可以作为公共电极，与所述第二电极层29中的像素电极之间形成电场以用于驱动液晶分子偏转。
需要说明的是，本申请实施例仅以液晶显示面板为例进行说明，本申请的技术方案同样也适用于有机发光二极管显示面板、微型发光二极管显示面板(MicroLED)以及迷你发光二极管显示面板(MiniLED)等其他类型的显示面板。
如图1所示，沿第二方向X，所述沟道部210可以划分为中间区域CA和边缘区域EA，所述边缘区域EA位于所述中间区域CA的沿第二方向X的相对两侧，所述第一方向Y与所述第二方向X相交。
在本申请实施例中，所述第一方向Y可以指的是所述有源层21中由一侧沟道部210指向另一侧沟道部210的方向，即薄膜晶体管的沟道长度方向。所述第二方向X可以垂直于所述第一方向Y，所述第二方向X可以指的是所述薄膜晶体管的沟道宽度方向，第三方向Z可以同时垂直于第一方向Y与所述第二方向X，所述第三方向Z可以指的是所述显示面板的厚度方向。
在本申请实施例中，所述沟道部210与所述掺杂部211的掺杂类型不同，即所述沟道部210中掺杂有第一离子，所述掺杂部211中掺杂有第二离子，所述第一离子的电性与所述第二离子的电性不同。例如，所述沟道部210为P型掺杂，所述第一离子为P型离子，所述掺杂部为N型掺杂，所述第二离子为N型离子；或者，所述沟道部210为N型掺杂，所述第一离子为N型离子，所述掺杂部为P型掺杂，所述第二离子为P型离子。
所述沟道部210在所述边缘区域EA的掺杂浓度大于所述沟道部210在所述中间区域CA的掺杂浓度，即所述沟道部210在所述边缘区域EA中的第一离子的掺杂浓度大于所述沟道部210在所述中间区域CA中的第一离子的掺杂浓度。
在本申请实施例中，所述薄膜晶体管的类型为N型薄膜晶体管，所述有源层21的材料为硅，其中硅的形态为多晶硅。所述沟道部210为P型掺杂，所述第一离子可以是硼离子，所述掺杂部211为N型掺杂，所述第二离子可以是磷离子。
以本申请实施例的N型薄膜晶体管为例，所述边缘区域EA的厚度由靠近所述中间区域CA的一端至远离所述中间区域CA的一端逐渐减小，所述有源层21在所述边缘区域EA上方的栅极绝缘层22的厚度相较于所述中间区域CA上的栅极绝缘层22的厚度会更薄，使得薄膜晶体管在所述边缘区域EA的阈值电压负漂，薄膜晶体管在所述边缘区域EA的阈值电压相较于中间区域CA的阈值电压偏负，使得薄膜晶体管在边缘区域EA处的寄生沟道提前开启，导致出现驼峰效应。本申请实施例通过增加所述沟道部210在所述边缘区域EA的掺杂浓度，使其大于所述沟道部210在所述中间区域CA的掺杂浓度，可以缩小薄膜晶体管在所述边缘区域EA的阈值电压与在所述中间区域CA的阈值电压的差异，如此可以避免边缘区域EA的寄生沟道提前开启，从而可以改善驼峰效应。
在其中一个实施例中，所述薄膜晶体管也可以为P型薄膜晶体管，所述沟道部210为N型掺杂，所述第一离子可以是但不限于磷离子，所述掺杂部211为P型掺杂，所述第二离子可以是但不限于硼离子。通过增加所述沟道部210在所述边缘区域EA的掺杂浓度，使其大于所述沟道部210在所述中间区域CA的掺杂浓度，可以缩小薄膜晶体管在所述边缘区域EA的阈值电压与在所述中间区域CA的阈值电压的差异，同样也可以避免边缘区域EA的寄生沟道提前开启，从而可以改善驼峰效应。
进一步的，所述有源层21包括第一表面a1、第二表面a2、以及分别与所述第一表面a1和所述第二表面a2连接且倾斜设置的侧壁a3，所述第二表面a2设置于所述第一表面a1的背离所述基板10的一侧，所述侧壁a3设置于所述边缘区域EA，所述第一表面a1设置于所述中间区域CA和所述边缘区域EA所述第二表面a2至少设置于所述中间区域CA。
在其中一个实施例中，如图3所示，第二表面a2仅设置于所述中间区域CA，所述有源层21在所述边缘区域EA的截面形状可以为直角三角形。
进一步的，所述侧壁a3与所述第一表面a1之间的夹角α介于50度至80度之间。如此，可以避免侧壁a3的坡度过大导致边缘区域EA的阈值电压负偏越严重，同时还可以避免由于侧壁a3的过大导致栅极绝缘层22发生断裂。
具体的，所述侧壁a3与所述第一表面a1之间的夹角可以是但不限于50度、60度、70度或者80度等中的任意一个。
在其中一个实施例中，如图4所示，所述第二表面a2设置于所述中间区域CA以及所述边缘区域EA，所述有源层21在所述边缘区域EA的截面形状可以为直角梯形，通过增大边缘区域EA的范围，可以降低掺杂处理所需的相关装置的精度要求。
在其中一个实施例中，所述沟道部210在所述中间区域CA的部分为非本征半导体，即所述沟道部210的中间区域CA和边缘区域EA都掺杂有第一离子。通过对所述沟道部210的中间区域CA进行掺杂，可以调节薄膜晶体管的阈值电压。
在其中一个实施例中，所述掺杂部211中掺杂有所述第一离子，且所述掺杂部211中的所述第一离子的掺杂浓度小于所述第二离子的掺杂浓度，所述掺杂部211在所述边缘区域EA中的第一离子的掺杂浓度可以大于或等于在中间区域CA的掺杂浓度，所述掺杂部211中的所述第一离子的掺杂浓度与所述沟道部210中的所述第一离子的掺杂浓度近似相等。
在其中一个实施例中，所述沟道部210在所述中间区域CA也可以是本征半导体，即所述沟道部210的边缘区域EA中掺杂有第一离子，而中间区域CA并未进行掺杂。
在其中一个实施中，结合图5和图6所示，所述掺杂部211可以包括重掺杂部NM和轻掺杂部NM，所述轻掺杂部NM设置于所述重掺杂部NP与所述沟道部210之间，所述重掺杂部NP中的所述第二离子的掺杂浓度大于所述轻掺杂部NM中的所述第二离子的掺杂浓度，所述轻掺杂部NM中的所述第二离子的掺杂浓度应远大于所述沟道部210在所述边缘区域EA中的所述第一离子的掺杂浓度。通过将掺杂部211划分为重掺杂部NP和轻掺杂部NM，可以降低漏极电场，减小关态电流。
在本申请实施例中，所述重掺杂部NP在所述边缘区域EA中的所述第二离子的掺杂浓度与所述重掺杂部NP在所述中间区域CA中的所述第二离子的掺杂浓度相等，所述轻掺杂部NM在所述边缘区域EA中的所述第二离子的掺杂浓度与所述轻掺杂部NM在所述中间区域CA中的所述第二离子的掺杂浓度相等。
在其中一个实施例中，结合图7、图8以及图9所示，所述轻掺杂部NM包括第一轻掺杂部NM1和第二轻掺杂部NM2，所述第二轻掺杂部NM2设置于所述第一轻掺杂部NM1与所述沟道部210之间，所述重掺杂部NP中的所述第二离子的掺杂浓度大于所述第一轻掺杂部NM1中的所述第二离子的掺杂浓度，所述第一轻掺杂部NM1中的所述第二离子的掺杂浓度大于所述第二轻掺杂部NM2中的所述第二离子的掺杂浓度。
需要说明的是，图5至图6所示的实施例中，虽然轻掺杂部NM可以降低漏极252电场，减小关态电流，但是由于重掺杂部NP至轻掺杂部NM的掺杂浓度变化较大，结电场强度仍然较大，图7至图9所示的实施例通过在重掺杂部NP与沟道部210之间设置两种中间浓度的轻掺杂部，即第一轻掺杂部NM1和第二轻掺杂部NM2，形成缓变结，以此降低结电场强度，从而可以降低漏电流。
所述重掺杂部NP在所述边缘区域EA中的所述第二离子的掺杂浓度与所述重掺杂部NP在所述中间区域CA中的所述第二离子的掺杂浓度相等，所述第一轻掺杂部NM1在所述边缘区域EA中的所述第二离子的掺杂浓度与所述第一轻掺杂部NM1在所述中间区域CA中的所述第二离子的掺杂浓度相等，所述第二轻掺杂部NM2在所述边缘区域EA中的所述第二离子的掺杂浓度与所述第二轻掺杂部NM2在所述中间区域CA中的所述第二离子的掺杂浓度相等，所述沟道部210在所述边缘区域EA中的所述第一离子的掺杂浓度应远小于所述第二轻掺杂部NM2中的所述第二离子的掺杂浓度。
依据本申请上述实施例提供的显示面板，本申请实施例还提供一种显示面板的制作方法，所述显示面板的制作方法可以用于制作形成如上述实施例所述的显示面板，所述显示面板的制作方法包括：
步骤S10：在基板10上形成有源层21，所述有源层21划分为中间区域CA和位于所述中间区域CA的沿第二方向X的相对两侧的边缘区域EA；
步骤S11：对所述有源层21的所述边缘区域EA进行掺杂处理；以及
步骤S12：对所述有源层21再次进行掺杂处理，形成沟道部210和掺杂部211。
结合图10a至图10d所示，所述步骤S10包括：
步骤S101：如图10a所示，基板10上形成遮光层11；
步骤S102：如图10b所示，在基板10上形成缓冲层12，并在缓冲层12上沉积一层半导体层20；
步骤S103：如图10c所示，在所述半导体层20上沉积一层光阻，对所述光阻进行图案化处理，形成第一光阻图案3；
步骤S104：如图10d所示，对所述半导体层20进行图案化处理，形成有源层21。
需要说明的是，图10a至图10c、以及图10h至图10p均为所述显示面板沿A-A方向的截面视角，图10d至图10g同时示意了所述显示面板沿A-A和B-B两个方向的截面视角。
如图10e中B-B方向的截面视角所示，所述有源层21可以划分为中间区域CA和位于所述中间区域CA的沿第二方向X的相对两侧的边缘区域EA，所述边缘区域EA具有倾斜设置的侧壁，所述第一光阻图案3将所述中间区域CA遮挡，并且裸露出所述边缘区域EA。
在本申请实施例中，所述显示面板的薄膜晶体管为N型薄膜晶体管，所述步骤S11中，对所述有源层21的所述边缘区域EA进行P型掺杂，可以在所述有源层21的边缘区域EA中掺杂第一离子，所述第一离子可以是硼离子，对所述边缘区域EA进行掺杂的掺杂剂量可以是但不限于2×1012/cm2。
结合图10f至图10j所示，步骤S12可以包括：
步骤S121：如图10f所示，将所述第一光阻图案3去除；
步骤S122：如图10g所示，对所述有源层21进行整面掺杂；
步骤S123：如图10h所示，对所述有源层21的相对两端进行掺杂，形成重掺杂部NP，所述有源层21的其他部分采用光阻图案(图中未示出)进行覆盖。
步骤S124：如图10i所示。在所述有源层21上依次形成栅极绝缘层22、第一金属层23和第二光阻图案4，所述第一金属层23和所述第二光阻图案4部分覆盖所述有源层21，对所述有源层21未被所述第二光阻图案4和所述第一金属层23覆盖的部分进行掺杂，形成第一轻掺杂部NM1和沟道部210，所述第一轻掺杂部NM1、第二轻掺杂部NM2以及所述重掺杂部NP共同构成掺杂部211；
步骤S125：如图10j所示，对所述第一金属层23进行蚀刻，并去除所述第一光阻图案3，对所述有源层21未被所述第一金属层23覆盖的部分进行掺杂，形成第二轻掺杂部NM2。
具体的，所述步骤S122中，对所述有源层21进行整面掺杂，即中间区域CA和边缘区域EA都进行了掺杂，掺杂类型为P型掺杂，即有源层21的中间区域CA和边缘区域EA都掺杂有第一离子，所述第一离子可以是硼离子。所述步骤S122中，对所述有源层21进行掺杂的剂量可以是但不限于2×1012/cm2。
所述步骤S123中，对所述有源层21的相对两端进行N型掺杂，所述有源层21的相对两端均掺杂有第二离子，所述第二离子可以是但不限于磷离子，掺杂形成所述重掺杂部NP的掺杂剂量可以是但不限于4×1014/cm2。
所述步骤S124中，对所述有源层21未被所述第二光阻图案4和所述第一金属层23覆盖的部分进行N型掺杂所述有源层21未被所述第二光阻图案4和所述第一金属层23覆盖的部分掺杂有第二离子，掺杂形成所述第一轻掺杂部NM1的掺杂剂量可以是但不限于5×1013/cm2。
所述步骤S125中，对所述有源层21未被所述第一金属层23覆盖的部分进行N型掺杂，所述有源层21未被所述第一金属层23覆盖的部分掺杂有第二离子，掺杂形成所述第二轻掺杂部NM2的掺杂剂量可以是但不限于1×1013/cm2。
在所述步骤11至S12的过程中，所述沟道部210的边缘区域EA经过步骤S11和步骤S122两次掺杂，所述沟道部210的边缘区域EA总掺杂剂量为4×1012/cm2，所述沟道部210的中间区域CA只在步骤S122进行了一次掺杂，所述沟道部210的中间区域CA的总掺杂剂量为2×1012/cm2，如此可以使得沟道部210的边缘区域EA中的第一离子的掺杂浓度大于中间区域CA中的第一离子的掺杂浓度。
相较于现有技术常规N型薄膜晶体管，重掺杂部的掺杂剂量为4×1014/cm2，轻掺杂部的掺杂剂量为1×1013/cm2，沟道部的掺杂剂量为2×1012/cm2，本申请实施例可以通过步骤S10至步骤S11对所述有源层21的边缘区域EA的掺杂剂量单独调控，使得所述有源层21的沟道部210在边缘区域EA的掺杂浓度大于中间区域CA的掺杂浓度，如此可以减小薄膜晶体管在边缘区域EA与中间区域CA的阈值电压差异，从而可以改善驼峰效应。
此外，本申请实施例还通过重复蚀刻(re-etch)技术，在重掺杂部NP与沟道部210之间设置两种中间浓度的轻掺杂部(即第一轻掺杂部NM1和第二轻掺杂部NM2)，形成缓变结，以此降低结电场强度，从而可以降低漏电流。
结合图10k至图10p所示，本申请实施例提供的显示面板的制作方法还包括：
步骤S13：如图10k所示，在所述栅极绝缘层22和所述第一金属层23上形成层间介质层24，对所述层间介质层24和所述栅极绝缘层22进行蚀刻，形成多个过孔，所述过孔裸露出所述重掺杂部NP；
步骤S14：如图10l所示，在所述层间介质层24上形成第二金属层25，对所述第二金属层25进行蚀刻，形成源极251和漏极252；
步骤S15：如图10m所示，在所述第二金属层25和所述层间介质层24上形成平坦层26，并在所述平坦层26上形成多个过孔，该过孔裸露出所述漏极252；
步骤S16：如图10n所示，在所述平坦层26上形成第一电极层27；
步骤S17：如图10o所示，在所述第一电极层27和所述平坦层26上形成钝化层28，并在所述钝化层28上形成多个过孔，该过孔裸露出所述漏极252；
步骤S18：如图10p所示，在所述钝化层28上形成第二电极层29，所述第二电极层29通过所述钝化层28上的过孔与所述漏极252接触。
需要说明的是，本申请实施例提供的显示面板的制作方法仅以图7至图9所示的显示面板为例，且本申请实施例仅示意了所述显示面板的制作方法的部分步骤，其他未示出的显示面板的结构、以及相关制作步骤可以参考现有显示面板的结构以及相关制作步骤，上述实施例提供的显示面板的制作方法同样也适用于其他实施例提供的显示面板，此处不做赘述。
本申请实施例的有益效果：本申请实施例提供一种显示面板，该显示面板包括基板和有源层，所述有源层设置于所述基板上，所述有源层包括沟道部和掺杂部，所述掺杂部设置于所述沟道部的沿第一方向的相对两侧，所述沟道部划分为中间区域和位于所述中间区域的沿第二方向的相对两侧的边缘区域，通过使沟道部在边缘区域的掺杂浓度大于中间区域的掺杂浓度，可以减小薄膜晶体管在边缘区域与中间区域的阈值电压的差异，避免在边缘区域处的寄生沟道提前开启，从而可以改善驼峰效应。
综上所述，虽然本申请以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为基准。
Claims (10)
1.一种显示面板，其特征在于，包括：
基板；
有源层，设置于所述基板上，所述有源层包括沟道部和掺杂部，所述掺杂部设置于所述沟道部的沿第一方向的相对两侧；
其中，所述沟道部划分为中间区域和位于所述中间区域的沿第二方向的相对两侧的边缘区域，所述沟道部在所述边缘区域的掺杂浓度大于所述中间区域的掺杂浓度，所述第一方向与所述第二方向相交。
2.如权利要求1所述的显示面板，其特征在于，所述沟道部在所述中间区域的部分为非本征半导体。
3.如权利要求1所述的显示面板，其特征在于，所述沟道部中掺杂有第一离子，所述掺杂部中掺杂有第二离子，所述第一离子的电性与所述第二离子的电性相反。
4.如权利要求3所述的显示面板，其特征在于，所述掺杂部中掺杂有所述第一离子，所述掺杂部中的所述第一离子的掺杂浓度小于所述第二离子的掺杂浓度。
5.如权利要求3所述的显示面板，其特征在于，所述掺杂部包括重掺杂部和轻掺杂部，所述轻掺杂部设置于所述重掺杂部与所述沟道部之间；
其中，所述重掺杂部中的所述第二离子的掺杂浓度大于所述轻掺杂部中的所述第二离子的掺杂浓度。
6.如权利要求5所述的显示面板，其特征在于，所述轻掺杂部包括第一轻掺杂部和第二轻掺杂部，所述第二轻掺杂部设置于所述第一轻掺杂部与所述沟道部之间；
其中，所述重掺杂部中的所述第二离子的掺杂浓度大于所述第一轻掺杂部中的所述第二离子的掺杂浓度，所述第一轻掺杂部中的所述第二离子的掺杂浓度大于所述第二轻掺杂部中的所述第二离子的掺杂浓度。
7.如权利要求6所述的显示面板，其特征在于，所述沟道部在所述边缘区域中的所述第一离子的掺杂浓度小于所述第二轻掺杂部中的所述第二离子的掺杂浓度。
8.如权利要求1所述的显示面板，其特征在于，所述边缘区域的厚度由靠近所述中间区域的一端至远离所述中间区域的一端逐渐减小。
9.如权利要求1所述的显示面板，其特征在于，所述有源层包括第一表面、第二表面、以及分别与所述第一表面和所述第二表面连接且倾斜设置的侧壁，所述第二表面设置于所述第一表面的背离所述基板的一侧；
其中，所述侧壁设置于所述边缘区域，所述第一表面设置于所述中间区域和所述边缘区域，所述第二表面至少设置于所述中间区域。
10.如权利要求9所述的显示面板，其特征在于，所述侧壁与所述第二表面之间的夹角介于50度至80度之间。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211419048.7A CN115692427A (zh) | 2022-11-14 | 2022-11-14 | 显示面板 |
| PCT/CN2023/104679 WO2024103787A1 (zh) | 2022-11-14 | 2023-06-30 | 显示面板及显示设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211419048.7A CN115692427A (zh) | 2022-11-14 | 2022-11-14 | 显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115692427A true CN115692427A (zh) | 2023-02-03 |
Family
ID=85052877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211419048.7A Pending CN115692427A (zh) | 2022-11-14 | 2022-11-14 | 显示面板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115692427A (zh) |
| WO (1) | WO2024103787A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024103787A1 (zh) * | 2022-11-14 | 2024-05-23 | 武汉华星光电技术有限公司 | 显示面板及显示设备 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003298059A (ja) * | 2002-03-29 | 2003-10-17 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜トランジスタ |
| TW200601566A (en) * | 2004-06-28 | 2006-01-01 | Adv Lcd Tech Dev Ct Co Ltd | Semiconductor apparatus and manufacturing method thereof |
| US9035315B2 (en) * | 2010-04-30 | 2015-05-19 | Sharp Kabushiki Kaisha | Semiconductor device, display device, and method for manufacturing semiconductor device |
| KR101559055B1 (ko) * | 2014-07-22 | 2015-10-12 | 엘지디스플레이 주식회사 | 유기발광 표시패널 및 그 제조방법 |
| CN115692427A (zh) * | 2022-11-14 | 2023-02-03 | 武汉华星光电技术有限公司 | 显示面板 |
-
2022
- 2022-11-14 CN CN202211419048.7A patent/CN115692427A/zh active Pending
-
2023
- 2023-06-30 WO PCT/CN2023/104679 patent/WO2024103787A1/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024103787A1 (zh) * | 2022-11-14 | 2024-05-23 | 武汉华星光电技术有限公司 | 显示面板及显示设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024103787A1 (zh) | 2024-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7315076B2 (en) | Display device and manufacturing method of the same | |
| TWI401802B (zh) | 薄膜電晶體板及其製造方法 | |
| CN109962078B (zh) | 一种显示基板及其制备方法、显示面板 | |
| CN110164923B (zh) | Oled显示面板及其制备方法 | |
| US11355519B2 (en) | Array substrate, manufacturing method thereof, and display device | |
| CN108417580B (zh) | 阵列基板及其制作方法和显示面板 | |
| CN107316874B (zh) | 阵列基板及其制作方法、显示装置 | |
| US20230098341A1 (en) | Array substrate and display panel | |
| WO2021147655A1 (zh) | 显示装置、阵列基板、薄膜晶体管及其制造方法 | |
| US20170256566A1 (en) | Semiconductor device | |
| CN115692427A (zh) | 显示面板 | |
| US8278159B2 (en) | Thin film transistor, method of fabricating the same, and a display device including the thin film transistor | |
| CN102437196A (zh) | 低温多晶硅薄膜晶体管及其制造方法 | |
| US7635619B2 (en) | Thin film transistor, method of manufacturing the thin film transistor, and display device | |
| US5658805A (en) | Method of fabricating thin-film transistors | |
| KR100201553B1 (ko) | Mosfet를 일체화한 전계방출 어레이의 구조 및 그 제조 방법 | |
| EP1473779A2 (en) | Thin film transistor and display device using the same | |
| KR19990055456A (ko) | 박막트랜지스터 및 이의 제조방법 | |
| KR20170078394A (ko) | 표시장치용 어레이기판 및 그 제조방법 | |
| WO2024036762A1 (zh) | 垂直结构的薄膜晶体管和电子器件 | |
| KR20050052475A (ko) | Ｔｆｔ, ｔｆｔ의 제조 방법, ｔｆｔ를 포함하는 디바이스및 ａｍｌｃｄ | |
| CN220474631U (zh) | 一种半导体器件和显示面板 | |
| CN114203726B (zh) | 显示面板及其制备方法 | |
| US20120282741A1 (en) | Method for manufacturing thin film transistor device | |
| WO2023050238A1 (zh) | 非晶硅薄膜晶体管及其制备方法、显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |