DE2604088B2 - Integrierte Halbleiterschaltung - Google Patents

Integrierte Halbleiterschaltung

Info

Publication number
DE2604088B2
DE2604088B2 DE2604088A DE2604088A DE2604088B2 DE 2604088 B2 DE2604088 B2 DE 2604088B2 DE 2604088 A DE2604088 A DE 2604088A DE 2604088 A DE2604088 A DE 2604088A DE 2604088 B2 DE2604088 B2 DE 2604088B2
Authority
DE
Germany
Prior art keywords
zone
drain
zones
breakdown voltage
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2604088A
Other languages
English (en)
Other versions
DE2604088A1 (de
Inventor
Izuhiko Suwa Nagano Nishimura (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suwa Seikosha KK
Original Assignee
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suwa Seikosha KK filed Critical Suwa Seikosha KK
Publication of DE2604088A1 publication Critical patent/DE2604088A1/de
Publication of DE2604088B2 publication Critical patent/DE2604088B2/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft eine integrierte Halbleiterschaltung nach dem Oberbegriff des Anspruchs 1.
Eine integrierte Halbleiterschaltung dieser Art ist aus der DE-OS 21 43 029 bekannt. In dieser Schaltung sind Schutzmaßnahmen vorgesehen, die die Gateanschlüsse zweier komplementärer MOS-Transistoren schützen sollen. Dieser Schutz wird durch Dioden und einem Widerstand erreicht Die Dioden werden durch PN-Obergänge zwischen P+-Diffusionszonen und dem Substrat gebildet Die Solldurchbruchsspannung dieser Dioden hängt vom Konzentrationsprofil im Übsrgangsbereich zwischen diesen Diffusionszonen und dem Substrat ab. Um bei der bekannten Schaltung eine gut definierte Durchbruchsspannung der Schutzdiode zu erzielen, muß daher der Störstellenkonzentrationsgradient im PN-Übergangsbereich sehr genau gesteuert werden. Djes bedeutet sehr enge Diffusionsmaskentoleranzen, Maskenjustiertoleranzen und Diffusionstemperaturtoleranzen und erfordert besondere Sorgfalt bei der Einplanung von Nachdiffusionen, die bei nachfolgenden Herstellungsschritten auftreten können.
Aufgabe der Erfindung ist es, bei einer integrierten Halbleiterschaltung der eingangs angegebenen Gattung einen irreversiblen Durchbruch der Sperrschicht zwischen einer Drainzone und dem Substrat mit relativ einfachen Mitteln zu verhindern.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale im kennzeichnenden Teil des Anspruchs 1 gelöst.
Ein solcher irreversibler Durchbruch des Drain-Substrat-Sperriibergangs, wobei das Substrat bei einem N-Kanal-MOS einer integrierten C-MOS-Schaltung eine p-leitende Wanne im eigentlichen Substrat sein kann, wird dadurch verhindert, daß ein eventueller primärer oder reversibler (nicht zerstörerischer) Durchbruch an einer oder mehreren vorbestimmten Stellen erzwungen wird, der bei einer Durchbruchsspannung auftritt, die niedriger als die aller anderen Sperrübergänge der integrierten Schaltung ist, so daß gleichzeitig mit der Schutzmaßnahme für den Drain-Substrat-Sperrübergang alle anderen gefährdeten Oberginge geschützt werden. Erreicht wird dies dadurch, daß der Abstand zwischen der Drainzone und einem sie umgebenden Schutzring an einer oder mehreren bestimmten Stellen über eine bestimmte Länge kleiner gemacht wird als der Abstand, den die restlichen Teile
is von Drainzone und Schutzring voneinander aufweisen. Dadurch wird vermieden, daß sich ein Strom, der durch einen primären Durchbruch erzeugt wird, unkontrolliert auf irgendeine eng begrenzte Stelle konzentriert, an der aus geometrischen oder irgendwelchen anderen Gründen ein erhöhtes Potential auftritt Wenn sich nämlich der Strom unkontrolliert an einer solchen Stelle konzentrieren kann, ist die Gefahr, daß dies zu einem irreversiblen sekundären Durchbruch führt, sehr groß. Eine Sollduichbruchsteile (in F i g. 5 die Stellen 122,123 and 124) kann aber nicht nur gezielt auf eine relativ niedrige Durchbruchspannung gebracht werden, sondern sie kann aedi mit einer relativ großen Länge hergestellt werden, so daß ein eventueller primärer Durchbruch an dieser Solldurchbruchstelle sich nicht auf einen winzigen Fleck konzentriert, sondern über einen relativ großen Bereich verteilt
Eine vorteilhafte Weiterbildung der Erfindung ist im Unteranspruch gekennzeichnet
Die Erfindung wird nachfolgend anhand der Zeichnungen an einem Ausführungsbeispiel näher erläutert Es zeigt
F i g. 1 im Querschnitt den Aufbau zweier komplementärer Transistoren einer integrierten C-MOS-Schaltung, wie er grundsätzlich aus fter DE-OS 21 43 029 bekannt ist,
F i g. 2 ein Ersatzschaltbild,
Fig.3 und 4 Diagramme zur Erläuterung der der Erfindung zugrunde liegenden Maßnahme und
F i g. 5 eine Draufsicht auf einen Teil der erfindungsgemäßen integrierten Schaltung.
Zur Erleichterung des Verständnisses der Erfindung sei zunächst anhand der Schnittdarstellung von F i g. 1 der grundsätzliche Aufbau einer C-MOS-Schaltung erläutert. In F i g. 1 ist eine schwach dotierte P-Schicht
Ή> 31 in einem schwach dotierten N-Substrat 30 gebildet 32 und 33 sind eine Source- bzw. eine Drainzone eines N-Kanal-MOS-Elementes. 36 und 37 sind eine Drain-Dzw, eine Source-Zone eines P-Kanal-MOS-Elementes. Die Drainzonen 33 und 36 sind durch eine Elektrode 44 verbunden, um einen Ausgangsanschluß der C-MOS-Schaltung zu erzeugen. Gate-Elektroden 42 und 43 bilden einen gemeinsamen Eingangsanschluß, der über eine gemeinsame Elektrode angesteuert wird. Bei einer P-Zone 34 und einer N-Zone 38 handelt es sich um stark dotierte Diffusionszonen, die als Schutznngzonen vorgesehen sind, um eine Kopplung der Bauelemente zu verhindern und an die einzelnen Substrate Potentiale anzulegen. 45 und 46 sind eine Source- bzw. eine Substratelektrode. An die Elektrode 45 wird negatives Potential, an die Elektrode 46 positives Potential angelegt. 40 ist eine Gateschicht. 41 ist eine Isolierschicht.
Die Erfahrung hat gezeigt, daß in dem mit einer
Anschlußklemme versehenen Drainübergang eines MOS-Elementes schon aufgrund der elektrischen Ladung eines elektrostatischen Feldes ein irreversibler oder sekundärer Durchbruch auftreten kann. Dies kann beispielsweise beim Einbau einer solchen integrierten r. Schaltung oder beim Transport eingepackter integrierter Schaltungen passieren,
Fig.2 zeigt ein Ersatzschaltbild, an welchem die Erscheinung des Draindurchbruchs des MOS-Flementes durch ein äußeres elektrisches Feld erläutert wird, und zwar für den Fall einer C-MOS-Schaltung. Aus F i g. 1 ist bekannt, daß die Drainzonen des P-Kanal-MOS-Bauelementes 60 und des N-Kanal-MOS-Bauelementes 61 Übergänge besitzen, die entsprechenden Dioden 63,64 äquivalent sind, die zum Substrat hin reichen und dieselbe Potentialdifferenz wie zwei Energiequellen 70, 71 haben. 62 ist ein gemeinsames Gate der C-MOS-Vorrichtung. 65 ist eine Diode, welche den Obergang zwischen den Substraten, nämlich dem P-leitenden und dem N-leitenden, darstellt Wenn entweder eine oder beide der durch die Energiequellen 70 oder 71 bestimmten Potentialdifferenzen zwischen -He beiden Energiequellen V+, V- und den Drainausgangsanschluß 66 gelegt werden, werden die Dioden 63, 64, 65 je zu Sperrschichten, und die an jede Diode angelegte inverse Spannung wird bis zur inversen Durchbruchspannung des Obergangs erhöht Wenn jedoch dem Anschluß 66 ein impulsförmiges Potential zugeführt wird, tritt häufig durch den primären Durchbruch in den invers gepolten Übergängen, die den Dioden 63,64,65 entsprechen, ein sekundärer Durchbruch. auf. Und bis außerdem der sekundäre Durchbruch den invers gepolten Übergang der Diode 65 zwischen den Energiequellen erreicht, sind häufig die Übergänge der Dioden 63,64 der Drainzonen in der Nähe des äußeren Anschlusses durchgebrochen, da bei dem Aufbau der integrierten Schaltung der Widerstandsteil 72 dazwischen liegt
Diese Probleme lassen sich mit der erfindungsgemäßen integrierten Halbleiterschaltung ohne spezielle Änderung <*es generellen Verfahrens zur Herstellung der integrierten Schaltung lösen. Dies soll nachfolgend anhand der F i g. 3 bis 5 erläutert werden.
In F i g. 3 ist der Abstand zwischen stark dotierten Diffusionsschichten relativ groß, und 261 und 262 zeigen die Maskenposition der starken P- und N-Diffusion im N-Substm 250.252 bzw. 253 sind df ren Endpunkte. 263 ist eine Kurve, welche den Leitfähigkeitstyp und die Dichte der tatsächlichen Diffusion darstellt 251 zeigt die Breite der durch die Sperrspannung verursachten Verarmungsschicht.
F i g. 4 trifft den Fall, daß der Abstand zwischen der stark dotierten P-leitendcn Diffusionsschicht 271 und der stark dotierten N-leitenden Diffusionsschicht 272 relativ klein ist Die Ausdehnung der Verarmungsschicht für den Fall, daß eine Sperrspannung angelegt wird, die der in Fig.2 angelegten gleich ist, ist mit 255 bezeichnet
Aus dem Vergleich der Fig.3 und 4 kann man entnehmen, daß die Durchbruchspannung für den Fall, daß zwei Typen stark dotierter Diffusionszonen dicht beieinanderliegen, durch den Abstand bestimmt ist, und daß die Durchbruchspannung um so mehr fällt, je kleiner der Abstand wird. Für den Fall, daß die stark dotierten Diffusionsscbichten dicht beieinanderliegen, kann man gleichförmige Übergänge erhalten, die vergleichsweise wenig durch Defekte des Halbleiters oder ungleichmäßige Diffusion beeinflußt werden. Aufgrund dieser Tatsache ist es möglich, daß ein reversibler oder primärer Durchbruch längs einem relativ breiten Übergang bewirkt wird und eine Konzentration des elektrischen Stroms, die zu einem sekundären Durchbruch führen würde, dadurch verhindert wird, daß der Abstand zwischen stark dotierten Diffusionsschichten klein gemacht wird.
Ergreift man jedoch diese Maßnahme für alle Übergänge in der integrierten Schaltung, dann führt dies zu einem Abfall der gesamten Durchbruchsspannung, da die Änderung eines jeden Abstands zwischen stark dotierten Diffusionszonen im Hinblick auf die Maskengenauigkeit und Ausrichtfeh'f!r ansteigt was zu einer geringen Herstellungsausbeuec führt Tatsächlich genügt es, die zuvor erläuterte Maßnaiime !ediglich in demjenigen Teil anzuwenden, der mit einer äußeren Anschlußklemme verbunden ist Die Durchbruchspannung wird dadurch herabgesetzt daß die Diffusionsschichten einander nur im notwendigen Teil angenähert werden, und zwar auf einen Abstand, der einige μπι bis höchstens 200 μιπ beträgt Die Durchbruchspannung anderer Übergänge beläßt man hoch. Dadurch kann der erwünschte Schutz vor einem sekundären Durchbruch erreicht werden, ohne daß die Herstellungsausbeute und die gesamte Durchbruchspannung geringer werden.
Fig.5 teigt eine Draufsicht auf eine nach diesen Gesichtspunkten ausgelegte Schaltung gemäß der Erfindung. In F i g. 5 sind Teile, die solchen von F i g. 1 entsprechen, mit einer jeweils um 100 größeren Bezugszahl bezeichnet
Fig.5 zeigt eine Source-Zone 132 und eine Drainzone 133 eines N-Kanal-MOS-Elements, eine Source-Zone 137 und eine Drainzone 136 eines P-Kanal-MOS-Elementes, eine positive Versorgungselektrode Ul, eine negative Versorgungselektrode 112 und eine Gate-Elektrode 142. Eine P-Zone 134 und eine N-Zone 138 bilden Schutzringzonen für das N-Kanal- bzw. das P-Kanal-MOS-Element 131 in eine schwach dotierte P-diffundierte Schicht zur Bildung eines MOS-Elementes. Die P- und die N-Drainzone werden durch eine Drainelektrode vereint und sind mit der Ausgangsanschlußelektrode 121 über einen Widerstand 120 verbunden, der aus einer diffundierten Schicht besteht Bei 122 bb 126 ist die Durchbruchspannung im Vergleich zu anderen Übergangsteilen dadurch verringert daß hier der Abstand zwischen stark dotierten Zonen klein gemacht ist Auf diese Weise werden sekundäre Durchbräche an allen Übergängen verhindert Wie man aus Fig.5 ersieht kann der genannte Abstand bei der Maskenherstellung der stark dotierten P- oder der stark dotierten N-Zone festgelegt werden, und es braucht lediglich eine Maskenplatte zur Neueinstellung umgebildet zu werden.
Hierzu 2 Blatt Zeichnungen

Claims (2)

  1. Patentansprüche:
    1, Integrierte Halbleiterschaltung mit Feldeffekttransistoren mit isoliertem Gate, bei der zwischen einer direkt mit einem äußeren Anschluß versehenen Drainzone und einer mit einem Energiequellenanschluß verbundenen Zone ein Sperrübergang besteht und die Drainzone von einer Schutzringzone umgeben ist, dadurch gekennzeichnet, daß zwischen der Drainzone (133, 136) und der sie umgebenden Schutzringzone (134, 138) an mindestens einer bestimmten Stelle (122,124) ein solcher verringerter Abstand besteht, daß die Durchbruchspannung des Sperrübergangs zwischen der Drainzone (133,136) und der mit dem Energiequellenanschluß verbundenen Zone (130, 131) kleiner als die Durchbruchspannung anderer Sperrübergänge der integrierten Halbleiterschaltung ist und ein eventueller primärer Durchbruch an der Stelle (122, 124) mit verringertem Abstand auftritt
  2. 2. Integrierte Halbleiterschaltung nach Anspruch 1, mit komplementären MOS-Transistoren, deren Drainzonen je von einer Schutzringzone, die zum Leitfähigkeitstyp der Drainzone entgegengesetzten Leitfähigkeitstyp besitzt, umgeben sind, dadurch gekennzeichnet, daß zwischen sich gegenüberliegenden Teilen der beiden Schutzringzonen (134,138) an mindestens einer Stelle (123) ein solcher verringerter Abstand besteht, daß die Durchbruchspannung zwischen den Schutzringzonen (134, 138) an dieser Stelle (123) kleiner als an allen anderen Stellen der Schutzringzonen (134,138) ist
DE2604088A 1975-02-03 1976-02-03 Integrierte Halbleiterschaltung Ceased DE2604088B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50014112A JPS5189392A (de) 1975-02-03 1975-02-03

Publications (2)

Publication Number Publication Date
DE2604088A1 DE2604088A1 (de) 1976-08-05
DE2604088B2 true DE2604088B2 (de) 1981-01-15

Family

ID=11852021

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2604088A Ceased DE2604088B2 (de) 1975-02-03 1976-02-03 Integrierte Halbleiterschaltung

Country Status (3)

Country Link
US (1) US4062039A (de)
JP (1) JPS5189392A (de)
DE (1) DE2604088B2 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53114965U (de) * 1977-02-18 1978-09-12
JPS603585Y2 (ja) * 1977-02-23 1985-01-31 三洋電機株式会社 コンプリメンタリーmos半導体装置の保護装置
US4209796A (en) * 1977-11-21 1980-06-24 Massachusetts Institute Of Technology Charge-flow transistors having metallization patterns
US4302765A (en) * 1978-09-05 1981-11-24 Rockwell International Corporation Geometry for fabricating enhancement and depletion-type, pull-up field effect transistor devices
JPS5618469A (en) * 1979-07-24 1981-02-21 Fujitsu Ltd Semiconductor device
JPS5737876A (en) * 1980-08-20 1982-03-02 Hitachi Ltd Semiconductor integrated circuit apparatus
JPS5836506B2 (ja) * 1980-11-20 1983-08-09 富士通株式会社 半導体記憶装置
JPS57141962A (en) * 1981-02-27 1982-09-02 Hitachi Ltd Semiconductor integrated circuit device
JPS5825264A (ja) * 1981-08-07 1983-02-15 Hitachi Ltd 絶縁ゲート型半導体装置
JPS5890450U (ja) * 1981-12-11 1983-06-18 黒谷 信子 照合カ−ド
JPS59231850A (ja) * 1983-06-14 1984-12-26 Mitsubishi Electric Corp 相補形mos半導体集積回路装置
JPS6010765A (ja) * 1983-06-30 1985-01-19 Fujitsu Ltd 半導体装置
US4589002A (en) * 1984-07-18 1986-05-13 Rca Corporation Diode structure
JPS6136946A (ja) * 1984-07-30 1986-02-21 Nec Corp 半導体装置
JPS61164249A (ja) * 1985-01-16 1986-07-24 Fujitsu Ltd 半導体装置
US5060037A (en) * 1987-04-03 1991-10-22 Texas Instruments Incorporated Output buffer with enhanced electrostatic discharge protection

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3673428A (en) * 1970-09-18 1972-06-27 Rca Corp Input transient protection for complementary insulated gate field effect transistor integrated circuit device

Also Published As

Publication number Publication date
DE2604088A1 (de) 1976-08-05
JPS5189392A (de) 1976-08-05
US4062039A (en) 1977-12-06

Similar Documents

Publication Publication Date Title
DE2439875C2 (de) Halbleiterbauelement mit negativer Widerstandscharakteristik
DE2706623C2 (de)
DE1918222C3 (de) Isolierschicht-Feldeffekttransistor
DE2604088B2 (de) Integrierte Halbleiterschaltung
DE2226613C3 (de) Schutzvorrichtung für einen Isolierschicht-Feldeffekttransistor
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE3537004A1 (de) Vdmos-baustein
DE2137534A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2933694A1 (de) Integrierter schaltkreis
DE4110369A1 (de) Halbleitergeraet des mos-typs
DE2832154C2 (de)
WO1983002528A1 (en) Darlington transistor circuit
DE2607203B2 (de) Feldeffekttransistor vom Anreicherungstyp
DE2904424C2 (de) Thyristor mit Steuerung durch Feldeffekttransistor
DE4304273C2 (de) Schalt-Bauelement
DE1216435B (de) Schaltbares Halbleiterbauelement mit vier Zonen
DE2406807A1 (de) Integrierte halbleiterschaltung
EP0017980B1 (de) Thyristor mit Steuerung durch Feldeffekttransistor
DE1539070A1 (de) Halbleiteranordnungen mit kleinen Oberflaechenstroemen
DE19710884A1 (de) Bipolar-Transistoren mit isoliertem Gate
DE3408285C2 (de)
WO1983002529A1 (en) Planar semiconductor device
DE1949523C3 (de) Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor
DE2263075C3 (de) Elektrische Spannungsversorgung für eine monolithisch integrierte Halbleiteranordnung
DE19958234A1 (de) Anordnung zur elektrischen Isolation erster aktiver Zellen von zweiten aktiven Zellen

Legal Events

Date Code Title Description
8263 Opposition against grant of a patent
8235 Patent refused
8227 New person/name/address of the applicant

Free format text: KABUSHIKI KAISHA SUWA SEIKOSHA, SHINJUKU, TOKIO/TOKYO, JP

8228 New agent

Free format text: BLUMBACH, P., DIPL.-ING., 6200 WIESBADEN WESER, W., DIPL.-PHYS. DR.RER.NAT. KRAMER, R., DIPL.-ING.,PAT.-ANW., 8000 MUENCHEN