JPS603585Y2 - コンプリメンタリーｍｏｓ半導体装置の保護装置 - Google Patents
コンプリメンタリーｍｏｓ半導体装置の保護装置Info
- Publication number
- JPS603585Y2 JPS603585Y2 JP1977022839U JP2283977U JPS603585Y2 JP S603585 Y2 JPS603585 Y2 JP S603585Y2 JP 1977022839 U JP1977022839 U JP 1977022839U JP 2283977 U JP2283977 U JP 2283977U JP S603585 Y2 JPS603585 Y2 JP S603585Y2
- Authority
- JP
- Japan
- Prior art keywords
- mos semiconductor
- semiconductor device
- semiconductor devices
- channel
- protection device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案はコンプリメンタリ−ＭＯＳ半導体装置の保護装
置に関する。
置に関する。
従来よりＭＯＳ半導体装置の入力端子即ちゲート絶縁膜
の静電破壊保護については十分に対策されている。
の静電破壊保護については十分に対策されている。
しかしながら出力端子の静電破壊に対しては十分に対策
されていないのが実状である。
されていないのが実状である。
これは出力端子が直接ゲート電極に接続されることがな
く必ずＭＯＳ半導体装置のソースあるいはドレインの拡
散領域に接続されているため、拡散領域で形成されるＰ
”ＮまたはＮ”Ｐの接合を介して静電気が印加されるの
で、拡散領域の接合面積に比例して静電破壊に強くなる
からである。
く必ずＭＯＳ半導体装置のソースあるいはドレインの拡
散領域に接続されているため、拡散領域で形成されるＰ
”ＮまたはＮ”Ｐの接合を介して静電気が印加されるの
で、拡散領域の接合面積に比例して静電破壊に強くなる
からである。
しかし出力段でも電流ドライブ方法で動作させる設計で
あれば駆動側すなわち駆動電流を流す側のＭＯＳ半導体
装置のペレット面積を大きくし、残る側のＭＯＳ半導体
装置は電流容量が要らないのでペレット面積を小さく設
計でき集積度の向上に寄与できる。
あれば駆動側すなわち駆動電流を流す側のＭＯＳ半導体
装置のペレット面積を大きくし、残る側のＭＯＳ半導体
装置は電流容量が要らないのでペレット面積を小さく設
計でき集積度の向上に寄与できる。
しかしながらペレット面積の小さいＭＯ３半導体装置於
いては拡散領域は小さくなり接合面積が小さくなるため
静電破壊に対して弱くなる欠点があった。
いては拡散領域は小さくなり接合面積が小さくなるため
静電破壊に対して弱くなる欠点があった。
本考案は斯る欠点に鑑みてなされ、従来の欠点を完全に
除去したコンプリメンタリ−ＭＯＳ半導体装置の保護装
置を提供するものである。
除去したコンプリメンタリ−ＭＯＳ半導体装置の保護装
置を提供するものである。
以下図面を参照して本考案の一実施例を詳述する。
第１図に本考案の断面図を示す。
第１図に於いて、１はＮ型半導体基板、２はＰチャンネ
ルのＭＯＳ半導体装置、３はＮチャンネルのＭＯＳ半導
体装置、４は本考案の特徴である拡散による抵抗である
。
ルのＭＯＳ半導体装置、３はＮチャンネルのＭＯＳ半導
体装置、４は本考案の特徴である拡散による抵抗である
。
Ｐチャンネル型のＭＯＳ半導体装置２はＰ＋型のソース
領域２１およびドレイン領域２２とゲート酸化膜２３上
に設けたゲート電極２４で形成され、Ｏチャンネル型の
ＭＯＳ半導体装置３はＰ型のウェル３０表面に設けたＮ
＋型のソース領域３１およびドレイン領域３２とゲート
酸化膜３３上に設けたゲート電極３４で形成されている
。
領域２１およびドレイン領域２２とゲート酸化膜２３上
に設けたゲート電極２４で形成され、Ｏチャンネル型の
ＭＯＳ半導体装置３はＰ型のウェル３０表面に設けたＮ
＋型のソース領域３１およびドレイン領域３２とゲート
酸化膜３３上に設けたゲート電極３４で形成されている
。
斯るＰチャンネル型とＮチャンネル型のＭＯＳ半導体装
置２，３は出力段であるインバータを構成するために、
夫々のドレイン領域２２゜３２が接続され、夫々のゲー
ト電極２４．３４が接続され、夫々ソース領域２１．３
１は電源端子ＶＯＤｇ ＶＢＨに接続され、更にペレッ
ト面積の小さい即ち本実施例ではＮチャンネル型のＭＯ
３半導体装置３のドレイン領域３２に直列に抵抗４が挿
入接続され、抵抗４とＰチャンネル型のＭＯ３半導体装
置２のドレイン領域２２を接続する導電手段から出力端
子０が取り出されている。
置２，３は出力段であるインバータを構成するために、
夫々のドレイン領域２２゜３２が接続され、夫々のゲー
ト電極２４．３４が接続され、夫々ソース領域２１．３
１は電源端子ＶＯＤｇ ＶＢＨに接続され、更にペレッ
ト面積の小さい即ち本実施例ではＮチャンネル型のＭＯ
３半導体装置３のドレイン領域３２に直列に抵抗４が挿
入接続され、抵抗４とＰチャンネル型のＭＯ３半導体装
置２のドレイン領域２２を接続する導電手段から出力端
子０が取り出されている。
この接続の等両回路を第２図に示す。
斯る構造に依れば出力端子０から静電気が印加されても
ペレット面積の大きいＰチャンネルのＭＯ３半導体装置
は自身の大きな面積の接合で保護され、ペレット面積の
小さいＮチャンネル型のＭＯ３半導体装置は抵抗４によ
り静電気を抵抗の持つＣＲ時定数で平滑化して保護する
。
ペレット面積の大きいＰチャンネルのＭＯ３半導体装置
は自身の大きな面積の接合で保護され、ペレット面積の
小さいＮチャンネル型のＭＯ３半導体装置は抵抗４によ
り静電気を抵抗の持つＣＲ時定数で平滑化して保護する
。
第３図に抵抗値と破壊電圧の関係を示す。
従ってこの特性から保護に必要な抵抗値を選択すれば良
い。
い。
以上に詳述した如く本考案に依れば、集積度を犠牲にす
ることなく効果的に出力端子の静電破壊防止ができる有
益なものである。
ることなく効果的に出力端子の静電破壊防止ができる有
益なものである。
第１図は本考案を説明する断面図、第２図は第１図の等
価回路図、第３図は本考案に依る保護装置の破壊電圧と
抵抗値の関係を示す特性図である。 主な図番の説明、１は半導体基板、２はＰチャンネルＭ
Ｏ５半導体装置１，３はＮチャンネルＭＯ３半導体装置
、４は抵抗である。
価回路図、第３図は本考案に依る保護装置の破壊電圧と
抵抗値の関係を示す特性図である。 主な図番の説明、１は半導体基板、２はＰチャンネルＭ
Ｏ５半導体装置１，３はＮチャンネルＭＯ３半導体装置
、４は抵抗である。
Claims (1)
- ＰチャンネルとＮチャンネルのＭＯＳ半導体装置を直列
接続して電流ドライブ方法の出力段を構成するコンプリ
メンタリ−ＭＯＳ半導体装置に於いて、前記Ｐチャンネ
ルとＮチャンネルのＭＯＳ半導体装置のうち駆動電流の
流れない一方の前記ＭＯＳ半導体装置のペレット面積を
小さくし且つドレイン電極に直列に抵抗を挿入して成る
コンプリメンタＩＪ−ＭＯ３半導体装置の保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977022839U JPS603585Y2 (ja) | 1977-02-23 | 1977-02-23 | コンプリメンタリーｍｏｓ半導体装置の保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977022839U JPS603585Y2 (ja) | 1977-02-23 | 1977-02-23 | コンプリメンタリーｍｏｓ半導体装置の保護装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53116262U JPS53116262U (ja) | 1978-09-16 |
| JPS603585Y2 true JPS603585Y2 (ja) | 1985-01-31 |
Family
ID=28858335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1977022839U Expired JPS603585Y2 (ja) | 1977-02-23 | 1977-02-23 | コンプリメンタリーｍｏｓ半導体装置の保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS603585Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5189392A (ja) * | 1975-02-03 | 1976-08-05 |
-
1977
- 1977-02-23 JP JP1977022839U patent/JPS603585Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5189392A (ja) * | 1975-02-03 | 1976-08-05 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53116262U (ja) | 1978-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0151070B2 (ja) | ||
| JPH0324791B2 (ja) | ||
| US6075276A (en) | ESD protection device using Zener diodes | |
| JPS603585Y2 (ja) | コンプリメンタリーｍｏｓ半導体装置の保護装置 | |
| JPS63137478A (ja) | 保護回路をもつ半導体装置の製造方法 | |
| JP3283736B2 (ja) | 半導体集積回路装置 | |
| JPS6269660A (ja) | 静電保護回路 | |
| JPS6221018Y2 (ja) | ||
| JPS6360547B2 (ja) | ||
| JPS6220376A (ja) | 半導体集積回路装置 | |
| EP0921619A3 (en) | A power source circuit of a semiconductor integrated circuit | |
| JPS58202573A (ja) | 半導体集積回路装置 | |
| JPS59181044A (ja) | 入力保護回路 | |
| JPH05267586A (ja) | 出力保護回路 | |
| JPS622704B2 (ja) | ||
| JPH01278771A (ja) | 半導体集積回路の入力保護装置 | |
| JPH0374870A (ja) | 半導体装置 | |
| JPH0669429A (ja) | 半導体回路 | |
| JPS62208655A (ja) | 半導体装置 | |
| JPS61285751A (ja) | Ｃｍｏｓ型半導体装置 | |
| JP3178855B2 (ja) | 半導体素子 | |
| JPH07240518A (ja) | 縦型ｍｏｓ半導体装置及びその製造方法 | |
| JP2585633B2 (ja) | 半導体装置 | |
| JPH0680801B2 (ja) | 入力保護装置 | |
| JPS6129153B2 (ja) |