DE10342028B4 - Verfahren zum Bereitstellen einer Antifuse mit verringerter Programmierspannung und integrierte Schaltung damit - Google Patents

Verfahren zum Bereitstellen einer Antifuse mit verringerter Programmierspannung und integrierte Schaltung damit Download PDF

Info

Publication number
DE10342028B4
DE10342028B4 DE10342028.2A DE10342028A DE10342028B4 DE 10342028 B4 DE10342028 B4 DE 10342028B4 DE 10342028 A DE10342028 A DE 10342028A DE 10342028 B4 DE10342028 B4 DE 10342028B4
Authority
DE
Germany
Prior art keywords
semiconductor substrate
doping
nitrogen
doped
antifuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10342028.2A
Other languages
English (en)
Other versions
DE10342028A1 (de
Inventor
Dureseti Chidambarrao
Ulrich Frey
Suryanarayan Hedge
William Tonti
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
International Business Machines Corp
Original Assignee
Infineon Technologies AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, International Business Machines Corp filed Critical Infineon Technologies AG
Publication of DE10342028A1 publication Critical patent/DE10342028A1/de
Application granted granted Critical
Publication of DE10342028B4 publication Critical patent/DE10342028B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren zum Ausbilden einer integrierten Schaltung, mit einer Antifuse auf einem Halbleitersubstrat, umfassend: Dotieren einer dotierten Wanne (30) eines Halbleitersubstrats (14) mit Stickstoff und einem Ladungsträger-Dotierstoff vom Ladungsträgertyp der dotierten Wanne, um einen Dotierbereich (28) zu erzeugen, wobei beim Dotieren ein Verhältnis des Ladungsträger-Dotierstoffs zum Stickstoff zwischen ca. 0,5:1 und 1,3:1 verwendet wird; Ausbilden eines dünnen Dielektrikums (16) auf dem Dotierbereich (28) des Halbleitersubstrats; Ausbilden eines durch das dünne Dielektrikum von dem Halbleitersubstrat getrennten ersten Leiters (12); Ausbilden eines leitend an den Dotierbereich (28) des Halbleitersubstrats gekoppelten zweiten Leiters (24), wobei an dem dünnen Dielektrikum (16) bei Anlegen einer Durchbruchsspannung ein Durchbruch auftritt.

Description

  • Relevantes Fachgebiet
  • Die vorliegende Erfindung betrifft die Bearbeitung von Halbleiterspeichern und insbesondere eine Struktur und ein Verfahren zum Herstellen einer Antifuse für einen Betrieb bei verringerter Programmierspannung.
  • Hintergrund der Erfindung
  • Elektrisch betriebene Fuses werden in integrierten Schaltungselementen und -verfahren zu verschiedenen Zwecken eingesetzt, beispielsweise um änderbare Schaltverbindungen zu programmieren oder um defekte Schaltungselemente mit redundanten Schaltungselementen zu ersetzen. Eine Art elektrisch betriebener Fuses ist die sogenannte „Antifuse”. Dabei handelt es sich um ein Bauelement mit zwei Leitern und einer zwischengelagerten dielektrischen Schicht, wobei an dem Dielektrikum ein Durchbruch auftritt, wenn an den Leitern ausreichend Spannung und Strom angelegt wird. Der an der dielektrischen Schicht der Antifuse anliegende Widerstand bestimmt, ob die Antifuse ein- oder ausgeschaltet ist.
  • Für ausgeschaltete Antifuses mit einer dielektrischen Schicht aus Siliziumnitrid (SiN), einem „Gate-Oxid”, d. h. ein in einem Gate-Oxid-Herstellungsverfahren ausgebildetes Siliziumdioxid (SiO2), oder Silizium/Oxid-Silizium/Oxynitrid-Silizium/Oxid (ONO) beträgt ein typischer Widerstand (vor dem Durchbruch) über 1 GΩ. Nach dem Durchbruch ist der an der dielektrischen Schicht anliegende Widerstand messbar niedriger, was auf einen eingeschalteten Zustand hinweist. Daher wird eine Widerstandsmessschaltung eingesetzt, um abzulesen, ob sich die Antifuse in einem ein- oder in einem ausgeschalteten Zustand befindet.
  • Derzeit sind eine hohe Spannung und ein Strom von mehreren mA erforderlich, um die Dielektrika von Antifuses in einer integrierten Schaltung hinreichend zu durchbrechen. Diese erforderlichen hohen Ströme erlegen den Antifuses und den dazugehörigen Verdrahtungen Beschränkungen in Bezug auf die Mindestgröße auf. Aus diesem Grunde ist zu ihrer Implementierung eine bedeutende Fläche der integrierten Schaltung erforderlich. Gleichzeitig wird der Ablauf von Testvorgängen bei der Herstellung und die Reparatur neuer Speicherchips beeinträchtigt. Außerdem müssen Vorkehrungen getroffen werden, um die integrierte Schaltung vor Negativeinflüssen durch die erforderliche hohe Programmierspannung zu schützen. Die hohe Programmierspannung kann in Bezug auf den Schutz vor elektrostatischer Entladung und die Zuverlässigkeit der integrierten Schaltung Anlass zur Sorge geben.
  • Damit der Zustand einer Antifuse zuverlässig ausgelesen werden kann, muss der Widerstandswert nach dem Durchbruch im MΩ-Bereich oder darunter liegen und aus Ausbeutegründen muss dies für praktisch alle Antifuses der integrierten Schaltung erreicht werden. Gateoxid-Antifuses benötigen in der Regel Ströme im Bereich von einigen mA, um nach dem Durchbruch einen solchen Widerstandswert zu erreichen. Allerdings bewegen sich solche Ströme und die erforderliche hohe Spannung nahe an den Beschränkungen für den Aufbau integrierter Schaltungen, die auf dem Schutz vor elektrostatischer Entladungen und auf Zuverlässigkeitsüberlegungen beruhen.
  • Die DE 696 15 776 T2 offenbart ein Verfahren zum Ausbilden einer integrierten Schaltung mit einer Antifuse auf einem Halbleitersubstrat. Die Antifuse weist einen durch ein dünnes Dielektrikum, wobei eine p-dotiertes Halbleitersubstrats unter dem dünnen Dielektrikum zuerst n-dotiert und dann mit einem Stickstoffimplant versehen wird. Im dünnen Dielektrikum tritt bei Anlegen einer Durchbruchsspannung ein Durchbruch auf.
  • Zusammenfassung der Erfindung
  • Aufgabe der Erfindung ist es, ein Verfahren zum Ausbilden einer integrierten Schaltung mit einer Antifuse auf einem Halbleitersubstrat und eine entsprechende integrierte Schaltung bereitzustellen, bei der die Antifuse verbesserte elektrische Eigenschaften zeigt.
  • Die Aufgabe wird mit einem Verfahren gemäß Anspruch 1 und einer integrierten Schaltung gemäß Anspruch 9 gelöst. Bevorzugte Weiterbildungen sind in den abhängigen Ansprüchen angegeben.
  • Gemäß einem Aspekt der vorliegenden Erfindung werden eine Struktur und ein Verfahren zur Verfügung gestellt, die eine Antifuse mit verringerter Programmierspannung auf einem Halbleitersubstrat umfassen. Das Verfahren umfasst das Dotieren eines Bereichs eines Halbleitersubstrats mit Stickstoff und ein Ladungsträger-Dotierstoff, sowie das Ausbilden eines dünnen Dielektrikums auf dem dotierten Bereich des Halbleitersubstrats, wobei an dem dünnen Dielektrikum bei Anlegen einer Durchbruchsspannung ein Durchbruch auftritt. Das Verfahren umfasst weiterhin das Ausbilden eines durch das dünne Dielektrikum von dem Halbleitersubstrat getrennten ersten Leiters und das Ausbilden eines leitend an den dotierten Bereich des Halbleitersubstrats gekoppelten zweiten Leiters.
  • Dabei umfasst das dünne Dielektrikum einen Teil des Stickstoffes aus dem Dotierbereich des Halbleitersubstrats. Das Verhältnis des Ladungsträger-Dotierstoffs zum Stickstoff beträgt beim Dotieren vorzugsweise zwischen ca. 0,5:1 und 1,3:1. In einer bevorzugteren Ausführungsform beträgt das Verhältnis des Ladungsträger-Dotierstoffs zum Stickstoff beim Dotieren etwa 1:1. Darüber hinaus wird das Dotieren vorzugsweise durch eine Implantation mittels Ionen ausgeführt. Das Implantieren wird mit einer bevorzugten Ionendosis ca. 1014 bis 1017 Ladungsträger pro cm2 durchgeführt. Der Ladungsträger-Dotierstoff wird darüber hinaus bevorzugt aus der Gruppe ausgewählt, die aus Arsen (As), Phosphor (P), Indium (In), Antimon (Sb) oder Bor (B) besteht.
  • In einer bevorzugten Ausführungsform der Erfindung, werden Stickstoffimplantate und der Ladungsträger-Dotierstoff in das Halbleitersubstrat für die Antifuse unter Verwendung derselben Maske eingebracht, die auch zum Implantieren von Ionen für Trennkondensatoren in einem anderen Teil des Substrats verwendet wird.
  • Gemäß einem weiteren Aspekt der Erfindung wird eine integrierte Schaltung zur Verfügung gestellt, die eine ein Halbleitersubstrat umfassende Antifuse, einen durch ein dünnes Dielektrikum von dem Halbleitersubstrat getrennten ersten Leiter, wobei das dünne Dielektrikum vorgesehen ist, um bei Anlegen einer Durchbruchsspannung durchzubrechen, und einen leitend an das Halbleitersubstrat gekoppelten zweiten Leiter umfasst, wobei das Halbleitersubstrat vor dem Ausbilden des dünnen Dielektrikums mit Stickstoff und dem Ladungsträger-Dotierstoff dotiert wird.
  • Kurze Figurenbeschreibung
  • Die Erfindung wird nun anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:
  • 1 nach einem Durchbruch vorgenommene Widerstandsmessungen für Antifuses, die mit unterschiedlichen Mengen Stickstoff und Ladungsträger-Dotierungen hergestellt wurden;
  • 2 Änderungen der Antifuse-Durchbruchsspannungen, die für unterschiedliche Verhältnisse von Ladungsträger-Dotierungen zu Stickstoffimplantaten beobachtet wurden;
  • 3 Verteilungen der Widerstandswerte nach dem Durchbruch, die für unterschiedliche Oxiddicken von Antifuse-Dielektrika beobachtet wurden;
  • 4 eine gemäß einer bevorzugten Ausführungsform der Erfindung hergestellte Antifuse; und
  • 5 einen Grabentrennkondensator, bei dem eine Implantation durch dieselbe Maske durchgeführt wurde, die auch zum Implantieren in eine wie in 4 dargestellte Antifuse verwendet wurde.
  • Ausführliche Beschreibung der bevorzugten Ausführungsformen
  • Das absichtliche Dotieren des Halbleitersubstrats mit einer großen Menge an Ladungsträgern und Stickstoff vor dem Ausbilden eines dünnen Siliziumdioxid-Dielektrikums auf dem Substrat zielt darauf ab, den Widerstand nach dem Durchbruch und die zum Programmieren der Fuse erforderliche Spannung (die „Durchbruchsspannung”) zu verringern. Bei Erhöhen der Ladungsträger-Dotierstoffe auf einen Wert von etwa 5 × 1014 cm2 wurde eine Verringerung des Widerstands nach dem Durchbruch und/oder eine Verringerung der Durchbruchsspannung der Antifuse beobachtet. Dies gilt auch für einen Wert von bis zu 1 × 1017 cm2. 1 zeigt daher Widerstandsmessungen nach einem Durchbruch bei sechs Antifuse-Proben, von denen drei im Bereich 28 nicht absichtlich mit Stickstoff (N2) dotiert wurden, und von denen drei im Bereich 28 mit Stickstoff und ein Ladungsträger-Dotierstoff (in diesem Fall Phosphor) zu einem Verhältnis von 1:1 oder 1,25:1 dotiert wurden. Die Antifuse-Proben wurden auch bei unterschiedlichen Programmierstromwerten getestet, nämlich bei 0,5 mA, 1 mA und 2 mA. 1 zeigt deutlich, dass sich bei den mit Stickstoff dotierten Antifuse-Proben der Widerstand nach dem Durchbruch um etwa zwei Größenordnungen verringerte.
  • 2 zeigt außerdem, dass sich das Verhältnis des Ladungsträger-Dotierstoffs, z. B. Phosphor, zum Stickstoff auf die resultierende Durchbruchsspannung an dem dünnen Dielektrikum auswirkt. Bei einem zu hohen Verhältnis kommt es zu einem Sprung in der Durchbruchsspannung. Ein solcher Sprung wurde für Phosphor-Stickstoff-Verhältnisse von mindestens 1,5:1 beobachtet, während bei einem Verhältnis von 1,3:1 und darunter erheblich niedrigere Durchbruchsspannungen auftraten.
  • Darüber hinaus wurde beobachtet, dass sich, wenn ein Silizium-Halbleitersubstrat nur mit zusätzlichen Ladungsträgern dotiert wird, die Oxidationsrate zum Aufwachsen eines Oxid-Dielektrikums im Vergleich zu einem weniger stark dotierten Substrat erhöht. Daher entsteht, wenn das Oxid-Dielektrikum der Antifuse zur gleichen Zeit über einem stark dotierten Bereich des Substrats aufgewachsen wird wie das Gate-Oxid auf anderen Bauteilen, ein Antifuse-Dielektrikum, das erheblich dicker ist als das über den weniger stark dotierten Substratbereichen ausgebildete Gate-Oxid. Ein dickeres Antifuse-Dielektrikum ist nicht erwünscht, da es eine höhere Durchbruchsspannung benötigen kann. Wenn jedoch das Substrat sowohl mit zusätzlichen Ladungsträgern als auch mit Stickstoff dotiert ist, wird das Oxid-Dielektrikum der Antifuse nicht zu dick, da Stickstoff die Wachstumsrate des Oxids verzögert.
  • 3 zeigt, dass eine Verringerung der Oxiddicke allein nicht zu einer akzeptablen Verteilung des Antifuse-Widerstands nach einem Durchbruch führt. Durch die in 3 dargestellten Kurven wird die Widerstandsverteilung 100, 102 nach einem Durchbruch für Oxid-Dielektrika dargestellt, die sich in ihrer Dicke unterscheiden, die jedoch beide mit denselben Spannungs- und Stromwerten programmiert wurden. Die Verteilung 102 betrifft ein Oxid-Dielektrikum, das über einem mit Stickstoff implantierten Substratbereich aufgewachsen wird. Die Verteilung 100 betrifft ein Oxid-Dielektrikum, das über einem unimplantierten Substratbereich aufgewachsen wird. Das Implantieren von Stickstoff allein reicht bei einem Verringern der Dicke des Oxid-Dielektrikums selbst nicht aus, um die Widerstandsverteilung nach einem Durchbruch angemessen zu verändern. Unter abermaliger Bezugnahme auf 1 ist vielmehr sowohl die Zugabe von Stickstoff, als auch von zusätzlichen Ladungsträgern notwendig, um beim Widerstandswert des Antifuse-Oxiddielektrikums nach dem Durchbruch einen Schritt nach unten zu erreichen.
  • 4 zeigt eine erste Ausführungsform einer erfindungsgemäßen Antifuse. Wie in 4 dargestellt ist, umfasst die Antifuse 10 einen ersten Leiter, der von dem Halbleitersubstrat 14 (vorzugsweise Silizium) durch ein dünnes Dielektrikum getrennt ist. Vorzugsweise umfasst der erste Leiter eine aufgebrachte Polysiliziumschicht 18, sowie eine Metal- bzw. Metal-Silizid-Schicht 20. Auf den Seitenwänden des ersten Leiters 12 können Spacer 22 ausgebildet werden. Mindestens ein zweiter Leiter 24 ist leitend mit dem Halbleitersubstrat 14 gekoppelt, vorzugsweise an einen Dotierbereich 26 des Substrats 14. Das Substrat 14 umfasst einen Bereich 28, der vor dem Ausbilden des dünnen Dielektrikums 16 mit Stickstoff und einem Ladungsträger-Dotierstoff dotiert wird.
  • Ein Beispiel für ein Verfahren zum Herstellen einer in 4 dargestellten Antifuse wird im folgenden beschrieben: Für eine n-leitende Leitungsantifuse, in der die bestimmenden Ladungsträger Elektronen sind, wird ein intrinsisches, n-leitendes oder p-leitendes Substrat verwendet, in dem eine n-leitende Wanne 30 ausgebildet wird, beispielsweise durch Implantieren eines Dotierstoffs wie z. B. Phosphor (P), wobei Arsen (As) und Antimon (Sb) geeignete Alternativen sind. Das Implantieren von Wannen erfolgt in der Regel nach Aufteilung der Substratoberfläche in Aktivgebiete und Isolationsgebiete (z. B. Shallow-Trench-Isolationen), die einander benachbarte, leitende Substratgebiete voneinander isolieren. Danach wird eine Maske auf das Substrat aufgebracht und der Bereich 28 wird, vorzugsweise mittels Ionenimplantation, mit Stickstoff (N2) und ein n-leitender Ladungsträger-Dotierstoff, vorzugsweise Phosphor, aber auch As oder Sb, dotiert. Es kann eine weitere Maske aufgebracht und der Bereich 28 weiter mit N2 dotiert werden, um so die Menge des vorhandenen Stickstoffs im Vergleich zum Ladungsträger-Dotierstoff zu erhöhen. Dann wird das dünne Dielektrikum 16 ausgebildet, beispielsweise durch lokale Siliziumoxidation oder Aufbringen eines Gate-Oxids. Anschließend wird ein erster Leiter 12 ausgebildet, indem eine Schicht n+-dotierten Polysiliziums 18 aufgebracht wird, gefolgt von der Ausbildung einer Silizidschicht 20, dem Strukturieren des resultierenden Stapels und Ausbilden von optionalen Spacern 22. Alternativ können anstelle des Silizids 20 eine Barriereschicht, wie z. B. Wolframnitrid (WN) und eine Metallschicht 20 aus Wolfram aufgebracht und sodann strukturiert werden. Anschließend werden in eine oder mehrere Regionen 26 n+-Implantate eingebracht, um zwischen dem ersten Leiter 12 und dem zweiten Leiter 24 nach dem Durchbruch des Dielektrikums 16 eine leitende Verbindung herzustellen. Der zweite Leiter 24 wird nach Aufbringen eines zwischengelagerten Dielektrikums 32 durch Ätzen eines Kontaktloches durch das zwischengelagerte Dielektrikum 32 und dem Aufbringen eines geeigneten Leiters hergestellt, der beispielsweise ein hoch dotiertes Polysilizium oder ein hitzebeständiges Metall wie z. B. Wolfram sein kann.
  • Alternativ wird für eine p-leitende Leitungsantifuse, bei der die bestimmenden Ladungsträger Elektronenlücken sind, ein intrinsisches n-leitendes oder p-leitendes Substrat 14 verwendet, in dem eine p-leitende Wanne 30 beispielsweise durch Implantieren eines Dotierstoffes wie z. B. Bor (B) ausgebildet wird, wobei Indium (In) eine geeignete Alternative ist. Alle weiteren Verfahrensschritte wurden oben beschrieben, abgesehen davon, dass bei jedem Dotiervorgang ein p-leitender Ladungsträger-Dotierstoff verwendet wird. Der Bereich 28 wird daher mit Stickstoff und einem Ladungsträger-Dotierstoff wie z. B. Bor oder Indium dotiert. Darüber hinaus wird der erste Leiter 12 mit Bor oder Indium p+-dotiert und die Bereiche 26 werden ebenfalls mit Bor oder Indium p+-dotiert.
  • In einer bevorzugten Ausführungsform der Erfindung wird das Implantieren von Stickstoff und Dotierungen in einen Substratbereich 28 (4) für eine Antifuse durch eine einzige Maske ausgeführt, die gleichzeitig dazu verwendet wird, Implantate für Grabentrennkondensatoren in einem anderen Teil des Substrats einzubringen.
  • 5 zeigt die Struktur eines solchen Grabentrennkondensators 148. Bei der Herstellung des Trennkondensators muss im Substrat eine n+-Dotierung implantiert werden (wodurch sich das Dotierprofil 184 ergibt), um einen Leitungspfad von einem Diffusionsbereich 166 an der Substratoberfläche zum Grabenkondensator 168 auszubilden. Für eine solche Implantation ist die Verwendung einer Maske erforderlich, die einen Großteil der Substratoberfläche abdeckt, jedoch nur an den Stellen offen ist, an denen die Trennkondensatoren ausgebildet werden sollen. Diese Ausführungsform bedient sich der bereits verwendeten Maske, um die erforderlichen Implantate in den Bereich 28 der Antifuse einzubringen (4). Es wird darauf hingewiesen, dass bei Einbringen der erforderlichen Implantate in den Substratbereich 28 (4) die Implantate im Trennkondensator zu einem Dotierprofil 156 führen. Das implantierte Dotierprofil 156 hat keinen negativen Einfluss auf den Betrieb des Trennkondensators, solange darauf geachtet wird, dass der Dotiertyp des Profils 156 dieselbe Polarität besitzt wie das Dotierimplantat für den Trennkondensator 184, d. h. entweder n-leitend oder p-leitend ist.

Claims (12)

  1. Verfahren zum Ausbilden einer integrierten Schaltung, mit einer Antifuse auf einem Halbleitersubstrat, umfassend: Dotieren einer dotierten Wanne (30) eines Halbleitersubstrats (14) mit Stickstoff und einem Ladungsträger-Dotierstoff vom Ladungsträgertyp der dotierten Wanne, um einen Dotierbereich (28) zu erzeugen, wobei beim Dotieren ein Verhältnis des Ladungsträger-Dotierstoffs zum Stickstoff zwischen ca. 0,5:1 und 1,3:1 verwendet wird; Ausbilden eines dünnen Dielektrikums (16) auf dem Dotierbereich (28) des Halbleitersubstrats; Ausbilden eines durch das dünne Dielektrikum von dem Halbleitersubstrat getrennten ersten Leiters (12); Ausbilden eines leitend an den Dotierbereich (28) des Halbleitersubstrats gekoppelten zweiten Leiters (24), wobei an dem dünnen Dielektrikum (16) bei Anlegen einer Durchbruchsspannung ein Durchbruch auftritt.
  2. Verfahren nach Anspruch 1, wobei ein Teil des Stickstoffes aus dem Dotierbereich (28) in das dünne Dielektrikum (16) eingebracht wird.
  3. Verfahren nach Anspruch 1, wobei beim Dotieren ein Verhältnis des Ladungsträger-Dotierstoffs zum Stickstoff von etwa 1:1 verwendet wird.
  4. Verfahren nach Anspruch 1, wobei der zweite Leiter (24) durch einen zweiten, nicht mit dem Stickstoff dotierten Bereich (26) des Halbleitersubstrats leitend an den dotierten Bereich (28) des Halbleitersubstrats gekoppelt wird.
  5. Verfahren nach Anspruch 1, wobei das Dotieren durch eine Ionenimplantation ausgeführt wird.
  6. Verfahren nach Anspruch 3, wobei beim Dotieren eine Implantierkonzentration von Ionen zwischen ca. 1014 und 1017 Ladungsträger pro cm3 erreicht wird.
  7. Verfahren nach Anspruch 1, wobei der Ladungsträger-Dotierstoff aus der Gruppe ausgewählt wird, die aus Arsen, Phosphor, Indium, Antimon oder Bor besteht.
  8. Verfahren nach Anspruch 1, wobei das Dotieren mittels Implantation durch eine Maske ausgeführt wird, wobei die Maske auch zum Implantieren von Dotierungen in Kondensatoren auf dem Halbleitersubstrat verwendet wird.
  9. Integrierte Schaltung mit einer ein Halbleitersubstrat (14) umfassenden Antifuse (10), die einen durch ein dünnes Dielektrikum (16) von dem Halbleitersubstrat getrennten ersten Leiter (12) und einen leitend an das Halbleitersubstrat gekoppelten zweiten Leiter (24) aufweist, wobei eine dotierten Wanne (30) des Halbleitersubstrats (14) unter dem dünnen Dielektrikum (16) mit Stickstoff und einem Ladungsträger-Dotierstoff vom Ladungsträgertyp der dotierten Wanne (30) dotiert ist und einen Dotierbereich (28) erzeugt, wobei der Dotierbereich (28) mit einem Verhältnis des Ladungsträger-Dotierstoffs zum Stickstoff beim Dotieren zwischen ca. 0,5:1 und 1,3:1 dotiert ist, und wobei an dem dünnen Dielektrikum (16) bei Anlegen einer Durchbruchsspannung ein Durchbruch auftritt.
  10. Integrierte Schaltung nach Anspruch 9, wobei der Dotierbereich (28) des Halbleitersubstrats (14) mit einem Verhältnis des Ladungsträger-Dotierstoffs zum Stickstoff von etwa 1:1 dotiert ist.
  11. Integrierte Schaltung nach Anspruch 9, wobei der Dotierbereich (28) des Halbleitersubstrats so dotiert ist, dass eine Implantierkonzentration von Ionen zwischen ca. 1014 und 1017 Ladungsträger pro cm3 ist.
  12. Integrierte Schaltung nach Anspruch 11, wobei der Ladungsträger-Dotierstoff aus der Gruppe ausgewählt ist, die aus Arsen, Phosphor, Indium, Antimon oder Bor besteht.
DE10342028.2A 2002-09-13 2003-09-11 Verfahren zum Bereitstellen einer Antifuse mit verringerter Programmierspannung und integrierte Schaltung damit Expired - Fee Related DE10342028B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/243,540 US20040051162A1 (en) 2002-09-13 2002-09-13 Structure and method of providing reduced programming voltage antifuse
US10/243,540 2002-09-13

Publications (2)

Publication Number Publication Date
DE10342028A1 DE10342028A1 (de) 2004-03-25
DE10342028B4 true DE10342028B4 (de) 2016-04-07

Family

ID=31946386

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10342028.2A Expired - Fee Related DE10342028B4 (de) 2002-09-13 2003-09-11 Verfahren zum Bereitstellen einer Antifuse mit verringerter Programmierspannung und integrierte Schaltung damit

Country Status (3)

Country Link
US (1) US20040051162A1 (de)
JP (1) JP2004111957A (de)
DE (1) DE10342028B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10332312B3 (de) * 2003-07-16 2005-01-20 Infineon Technologies Ag Integrierte Halbleiterschaltung mit einem elektrisch programmierbaren Schaltelement
US7026217B1 (en) * 2003-10-29 2006-04-11 Lsi Logic Corporation Method of forming an antifuse on a semiconductor substrate using wet oxidation of a nitrided substrate
US7485944B2 (en) * 2004-10-21 2009-02-03 International Business Machines Corporation Programmable electronic fuse
US7323761B2 (en) * 2004-11-12 2008-01-29 International Business Machines Corporation Antifuse structure having an integrated heating element
JP2007194486A (ja) * 2006-01-20 2007-08-02 Elpida Memory Inc 半導体装置
US8754446B2 (en) * 2006-08-30 2014-06-17 International Business Machines Corporation Semiconductor structure having undercut-gate-oxide gate stack enclosed by protective barrier material
JP4249774B2 (ja) 2006-10-13 2009-04-08 エルピーダメモリ株式会社 半導体装置の製造方法
US20080211060A1 (en) * 2007-03-01 2008-09-04 Kuang-Yeh Chang Anti-fuse which will not generate a non-linear current after being blown and otp memory cell utilizing the anti-fuse
JP4510057B2 (ja) * 2007-06-21 2010-07-21 株式会社東芝 不揮発性半導体記憶装置
KR101128884B1 (ko) 2009-10-13 2012-03-26 주식회사 하이닉스반도체 반도체 소자의 안티 퓨즈
JP2011119640A (ja) * 2009-11-06 2011-06-16 Renesas Electronics Corp 半導体装置およびその製造方法
FR2957457B1 (fr) * 2010-03-11 2013-03-01 St Microelectronics Sa Procede de fabrication d'un point memoire anti-fusible
US20180145083A1 (en) * 2015-06-25 2018-05-24 Intel Corporation Controlled modification of antifuse programming voltage

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0820103A1 (de) * 1996-07-18 1998-01-21 STMicroelectronics S.r.l. Flash-EEPROM-Zelle mit einziger Polysiliziumschicht und Verfahren zur Herstellung
US5866930A (en) * 1995-08-25 1999-02-02 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
DE69615776T2 (de) * 1995-04-21 2002-07-11 Koninkl Philips Electronics Nv Herstellungsmethode einer durch eine anti-sicherung programmierbaren halbleiteranordnung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783467A (en) * 1995-12-29 1998-07-21 Vlsi Technology, Inc. Method of making antifuse structures using implantation of both neutral and dopant species
US7173317B1 (en) * 1998-11-09 2007-02-06 Micron Technology, Inc. Electrical and thermal contact for use in semiconductor devices
US6255169B1 (en) * 1999-02-22 2001-07-03 Advanced Micro Devices, Inc. Process for fabricating a high-endurance non-volatile memory device
US6096580A (en) * 1999-09-24 2000-08-01 International Business Machines Corporation Low programming voltage anti-fuse

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69615776T2 (de) * 1995-04-21 2002-07-11 Koninkl Philips Electronics Nv Herstellungsmethode einer durch eine anti-sicherung programmierbaren halbleiteranordnung
US5866930A (en) * 1995-08-25 1999-02-02 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
EP0820103A1 (de) * 1996-07-18 1998-01-21 STMicroelectronics S.r.l. Flash-EEPROM-Zelle mit einziger Polysiliziumschicht und Verfahren zur Herstellung

Also Published As

Publication number Publication date
DE10342028A1 (de) 2004-03-25
US20040051162A1 (en) 2004-03-18
JP2004111957A (ja) 2004-04-08

Similar Documents

Publication Publication Date Title
DE19632110C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102020105207A1 (de) Stark dotierte vergrabene Schicht zum Reduzieren der MOSFET-AUS-Kapazität
DE10342028B4 (de) Verfahren zum Bereitstellen einer Antifuse mit verringerter Programmierspannung und integrierte Schaltung damit
DE3844388A1 (de) Dynamische direktzugriffspeichereinrichtung
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
DE19541496B4 (de) Verfahren zur Herstellung der Gateelektrode einer CMOS-Einrichtung
DE69938381T2 (de) Herstellung einer LDD Struktur für eine Schutzschaltung gegen elektrostatische Entladungen (ESD)
DE19620032C2 (de) Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren
DE10252318A1 (de) STI-Leckstromverminderung
DE102023121160A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102005056908B4 (de) Integrierte Schaltungsanordnung mit Shockleydiode oder Thyristor und Verfahren zum Herstellen
DE10212932A1 (de) Trenchzelle für ein DRAM-Zellenfeld sowie Herstellungsverfahren hierfür
DE4340592A1 (de) Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung
EP0651433B1 (de) Verfahren zur Herstellung eines Kontaktlochs zu einem dotierten Bereich
DE2738049A1 (de) Integrierte halbleiterschaltungsanordnung
DE4426121B4 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
DE19614011C2 (de) Halbleiterbauelement, bei dem die Tunnelgateelektrode und die Kanalgateelektrode an der Grenzfläche zum Tunneldielektrikum bzw. Gatedielektrikum durch eine Isolationsstruktur unterbrochen sind
DE2641302A1 (de) N-kanal mis-fet in esfi-technik
DE69815462T2 (de) Halbleiterkathode und eine elektronenröhre mit einer halbleiterkathode
DE2801271A1 (de) Verfahren zum implantieren von ionen in ein halbleitersubstrat
DE69015540T2 (de) Halbleiteranordnung, bei der in einem Chip ein N-Kanal-MOSFET, ein P-Kanal-MOSFET und eine nichtflüchtige Speicherzelle gebildet sind.
DE4309898B4 (de) Verfahren zur Herstellung eines Bipolartransistors mit einer Polysiliziumschicht zwischen einem Halbleiterbereich und einem Oberflächenelektrodenmetall
DE10356476B3 (de) Verfahren zur Herstellung einer Halbleiterstruktur
DE102005006121A1 (de) Vertikalthyristor zum ESD-Schutz und Verfahren zur Herstellung eines Vertikalthyristor zum ESD-Schutz
EP1390980B1 (de) Halbleiterstruktur mit esd-schutzeinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: IBM INTERNATIONAL BUSINESS MACHINES CORPORATIO, US

R081 Change of applicant/patentee

Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, US

Free format text: FORMER OWNER: IBM INTERNATIONAL BUSINESS MACH, QIMONDA AG, , US

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: IBM INTERNATIONAL BUSINESS MACH, QIMONDA AG, , US

Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, US

Free format text: FORMER OWNERS: IBM INTERNATIONAL BUSINESS MACHINES CORPORATION, HOPEWELL JUNCTION, N.Y., US; QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNERS: IBM INTERNATIONAL BUSINESS MACHINES CORPORATION, HOPEWELL JUNCTION, N.Y., US; QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative

Representative=s name: WILHELM & BECK, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee