JPH0491469A - 不揮発性半導体メモリ - Google Patents
不揮発性半導体メモリInfo
- Publication number
- JPH0491469A JPH0491469A JP2206434A JP20643490A JPH0491469A JP H0491469 A JPH0491469 A JP H0491469A JP 2206434 A JP2206434 A JP 2206434A JP 20643490 A JP20643490 A JP 20643490A JP H0491469 A JPH0491469 A JP H0491469A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- source
- drain
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 230000015556 catabolic process Effects 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000009792 diffusion process Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052681 coesite Inorganic materials 0.000 abstract description 6
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 6
- 239000000377 silicon dioxide Substances 0.000 abstract description 6
- 229910052682 stishovite Inorganic materials 0.000 abstract description 6
- 229910052905 tridymite Inorganic materials 0.000 abstract description 6
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 238000005549 size reduction Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 17
- 230000001066 destructive effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は、電気的にデータ書き込み可能な不揮発性半
導体メモリに関する。
導体メモリに関する。
（ロ）従来の技術
従来、電気的にデータ書き込みが可能で、１度だけしか
書き込みを必要としないメモリとして、紫外線消去型の
ＥＦＲＯＭが使用されている。
書き込みを必要としないメモリとして、紫外線消去型の
ＥＦＲＯＭが使用されている。
また、Ｓ ｔ ０ｔ−９ｉ Ｎ−Ｓ ｉ Ｏｔの三層構
造を有する絶縁膜を破壊するプログラム可能なメモリー
も知られている（電子情報通信学会研究報告会、信学技
報Ｖｏ１．８９ Ｎｏ、６８ ３ＤＭ８９−１５）。
造を有する絶縁膜を破壊するプログラム可能なメモリー
も知られている（電子情報通信学会研究報告会、信学技
報Ｖｏ１．８９ Ｎｏ、６８ ３ＤＭ８９−１５）。
（ハ）発明が解決しようとする課題
前者のＥＦＲＯＭでは、２層ゲート構造を必要とするた
め製造方法を複雑であり、かつ浮遊ゲートに蓄積したデ
ータが長期使用中に流出してデータが失われる危険性が
ある。
め製造方法を複雑であり、かつ浮遊ゲートに蓄積したデ
ータが長期使用中に流出してデータが失われる危険性が
ある。
また、後者の絶縁破壊型メモリではプログラム領域とゲ
ート領域を離す必要があり、素子寸法の縮小が困難であ
った。
ート領域を離す必要があり、素子寸法の縮小が困難であ
った。
この発明の目的は、ＬＳＩ製造後、１度だけデータ書込
を行う電気的書込可能なメモリに於いて、素子寸法の縮
小化を実現でき、電荷流出の危険性のない絶縁膜破壊型
不揮発性半導体メモリを提供することにある。
を行う電気的書込可能なメモリに於いて、素子寸法の縮
小化を実現でき、電荷流出の危険性のない絶縁膜破壊型
不揮発性半導体メモリを提供することにある。
一
一
（ニ）課題を解決するための手段及び作用この発明は、
ソース、ドレインの拡散領域およびゲート電極とを有す
る半導体基板と、ゲート電極直下における半導体基板上
に配設され、ソース側部分のみドレイン側の部分に比し
て小さな絶縁破壊強度を有する絶縁膜で充填された積層
膜とからなり、更に積層膜が、ドレイン側の部分では２
層以上の多層構造を有し、ソース側部分ではドレイン側
部分よりも破壊電圧の小さな絶縁膜部分を有し、それに
よって所定電圧を印加した際、上記絶縁膜部分を破壊す
ることによって１度だけ電気的にデータ書込をおこなわ
しめる不揮発性半導体メモリである。
ソース、ドレインの拡散領域およびゲート電極とを有す
る半導体基板と、ゲート電極直下における半導体基板上
に配設され、ソース側部分のみドレイン側の部分に比し
て小さな絶縁破壊強度を有する絶縁膜で充填された積層
膜とからなり、更に積層膜が、ドレイン側の部分では２
層以上の多層構造を有し、ソース側部分ではドレイン側
部分よりも破壊電圧の小さな絶縁膜部分を有し、それに
よって所定電圧を印加した際、上記絶縁膜部分を破壊す
ることによって１度だけ電気的にデータ書込をおこなわ
しめる不揮発性半導体メモリである。
すなわち、この発明は、電気的破壊型メモリーの破壊部
分をソース側におき、メモリーセル縮小を図るようにし
たものである。
分をソース側におき、メモリーセル縮小を図るようにし
たものである。
本発明の主要点はトランジスタのゲート絶縁膜をソース
部分でのみ破壊しやすくする事であり、そのため、例え
ば第１図に示す実施例に示すように、積層膜のドレイン
側の部分りを５ｉＯｚＳｉＮ−８ｉＯｚの三膜構造とし
、ソース側絶縁膜ＳをＳｉｎ、膜としている。このよう
な膜の組合せにすることでソース側のＳｉＯ２膜を破壊
できる。なお、積層膜のドレイン側部分とソース側絶縁
膜との組合わせは、これに限らず、要は破壊電圧ＢＶが
Ｂ Ｖ ｏ ＞ Ｂ Ｖ ｓとなる材料あるいは膜厚を
選べば良い。
部分でのみ破壊しやすくする事であり、そのため、例え
ば第１図に示す実施例に示すように、積層膜のドレイン
側の部分りを５ｉＯｚＳｉＮ−８ｉＯｚの三膜構造とし
、ソース側絶縁膜ＳをＳｉｎ、膜としている。このよう
な膜の組合せにすることでソース側のＳｉＯ２膜を破壊
できる。なお、積層膜のドレイン側部分とソース側絶縁
膜との組合わせは、これに限らず、要は破壊電圧ＢＶが
Ｂ Ｖ ｏ ＞ Ｂ Ｖ ｓとなる材料あるいは膜厚を
選べば良い。
例えば、他の実施例としてドレイン側の部分りとしてＩ
ＯＭＶ／ａｍの耐圧を有する熱酸化膜を用いることがで
きる。この時、ソース側絶縁膜ＳをＣＶＤ酸化膜にする
と８ＭＶ／ｃｍ以下の耐圧に設定できる。そして、仮に
両膜りおよびＳの厚さを２００人に設定すれば、２０ｖ
以下の電圧でかつ１６ｖ以上の電圧を必要とする。
ＯＭＶ／ａｍの耐圧を有する熱酸化膜を用いることがで
きる。この時、ソース側絶縁膜ＳをＣＶＤ酸化膜にする
と８ＭＶ／ｃｍ以下の耐圧に設定できる。そして、仮に
両膜りおよびＳの厚さを２００人に設定すれば、２０ｖ
以下の電圧でかつ１６ｖ以上の電圧を必要とする。
第１図に示す本実施例では、
（１）ゲート電極下部を主して覆うＳｔｏ！−９ｔＮＳ
ｉＯｔ膜は破壊電圧が高く酸化膜換算で２００人の場合
３０ｖまで印加しても破壊しないものを使用した。
ｉＯｔ膜は破壊電圧が高く酸化膜換算で２００人の場合
３０ｖまで印加しても破壊しないものを使用した。
（２）それに対してソース側に形成した５ｉＯｔ膜８は
２００人で２０Ｖの印加で破壊するものを用いた。
２００人で２０Ｖの印加で破壊するものを用いた。
（３）従ってソース側絶縁膜Ｓの方を選択的に破壊する
事ができる。
事ができる。
（ホ）実施例
以下、図に示す実施例に基づいてこの発明を詳述する。
なお、これによってこの発明は限定をうけるものではな
い。
い。
第１図において、不揮発性半導体メモリは、ソース２０
、ドレイン２１のＮ゛の拡散領域およびゲート電極２２
とを有するＰ型Ｓｔ基板２３と、ゲート電極直下におけ
るＳｉ基板上に配設され、ソース側部分のみドレイン側
の部分に比して小さな絶縁破壊強度を有するＳｉＯ２絶
縁膜２で充填された積層膜とからなり、 更に積層膜が、ドレイン側の部分では５ｔＯｚ（２４ａ
）−５ｉＮ（２４ｂ）−９ｉｎ、（２４Ｃ）の多層膜り
からなり、ソース側部分ではドレイン側の部分よりも破
壊電圧の小さな５ｉＯｚ膜２の絶縁膜部分Ｓを有する。
、ドレイン２１のＮ゛の拡散領域およびゲート電極２２
とを有するＰ型Ｓｔ基板２３と、ゲート電極直下におけ
るＳｉ基板上に配設され、ソース側部分のみドレイン側
の部分に比して小さな絶縁破壊強度を有するＳｉＯ２絶
縁膜２で充填された積層膜とからなり、 更に積層膜が、ドレイン側の部分では５ｔＯｚ（２４ａ
）−５ｉＮ（２４ｂ）−９ｉｎ、（２４Ｃ）の多層膜り
からなり、ソース側部分ではドレイン側の部分よりも破
壊電圧の小さな５ｉＯｚ膜２の絶縁膜部分Ｓを有する。
また、２５はＳｉＯ、の層間絶縁膜であり、２６はコン
タクトホール、２７はＡ１配線（ビット線）、２８はＬ
ＯＣＯ３膜である。
タクトホール、２７はＡ１配線（ビット線）、２８はＬ
ＯＣＯ３膜である。
以下、製造方法について説明する。
まず、Ｐ型Ｓｔ基板２３上にＬＯＣＯ３法を用いてＳ
ｉ Ｏｔの素子分離＠２８を形成する。次に基板２３上
に全面に、所定のイオンを注入して表面濃度をコントロ
ールし、以後に形成されるゲート部２２の■ｔｈ（スレ
ッシュルド電圧）を制御する。
ｉ Ｏｔの素子分離＠２８を形成する。次に基板２３上
に全面に、所定のイオンを注入して表面濃度をコントロ
ールし、以後に形成されるゲート部２２の■ｔｈ（スレ
ッシュルド電圧）を制御する。
続いて、全面に熱酸化をおこなって厚さ５〜５０人程度
のＳｔｏｗの熱酸化膜を形成する。この膜のゲート電極
直下のものがドレイン側の絶縁膜りの最下層の膜２４λ
を構成する。
のＳｔｏｗの熱酸化膜を形成する。この膜のゲート電極
直下のものがドレイン側の絶縁膜りの最下層の膜２４λ
を構成する。
次にＣＶＤ法を用いて厚さ５０〜１００人程度のＳｉＮ
膜（窒化シリコン膜）２４ｂを積層する。
膜（窒化シリコン膜）２４ｂを積層する。
続いて、ＳｉＮ膜２４ｂの表面を熱酸化して厚さ１５〜
３０人程度のＳｔｏｗの熱酸化膜２４ｃを形成する。こ
れら両膜２４ｂ、２４ｃはゲート電極直下からソース２
０に至る領域に形成するようにする。
３０人程度のＳｔｏｗの熱酸化膜２４ｃを形成する。こ
れら両膜２４ｂ、２４ｃはゲート電極直下からソース２
０に至る領域に形成するようにする。
次に、全面に、リンがドープされた多結晶シリコン膜を
１５００〜２５００人程度の厚さに積層する。
１５００〜２５００人程度の厚さに積層する。
そして、上記リンドープの多結晶シリコン膜の低抵抗化
を図るために該シリコン膜上にタングステンシリサイド
を厚さ１５００〜２５００人程度に積層する。
を図るために該シリコン膜上にタングステンシリサイド
を厚さ１５００〜２５００人程度に積層する。
その後、ゲート電極形成用のフォトレジスト層を積層し
、そのレジストパターンを作成した後、エツチングをお
こなって上層にタングステンシリサイド膜、下層にリン
ドープのポリンリコン膜からなるゲート電極２２を形成
する。
、そのレジストパターンを作成した後、エツチングをお
こなって上層にタングステンシリサイド膜、下層にリン
ドープのポリンリコン膜からなるゲート電極２２を形成
する。
続いて、ソース領域の側のＳｉＮ膜をエツチング除去す
る。この際、ＳｉＮ膜と上層のＳ ｉ Ｏｘ膜を同時に
除去する訳であるが、ゲート電極直下でもソース領域側
の部分のＳｉＮおよび上層の５ｉＯ１膜も除去され、第
１図に示すように、ゲート電極２２直下でもＳｉＮ膜２
４ｂが存在しない箇所Ｍが形成される。この箇所Ｍは次
の工程で５ｉＯ７で埋設される。ＭをＳｔｏｗで埋めた
後、最後にソース／ドレイン拡散層２０．２１を形成し
、Ｓｉｎ、の層間絶縁膜２５を積層し、コンタクト窓あ
けをおこなってコンタクトホール２６を形成し、該ホー
ルを含む全面にＡ１層２７を積層し、その上に保護層（
図示せず）を形成してウェハーを形成する。
る。この際、ＳｉＮ膜と上層のＳ ｉ Ｏｘ膜を同時に
除去する訳であるが、ゲート電極直下でもソース領域側
の部分のＳｉＮおよび上層の５ｉＯ１膜も除去され、第
１図に示すように、ゲート電極２２直下でもＳｉＮ膜２
４ｂが存在しない箇所Ｍが形成される。この箇所Ｍは次
の工程で５ｉＯ７で埋設される。ＭをＳｔｏｗで埋めた
後、最後にソース／ドレイン拡散層２０．２１を形成し
、Ｓｉｎ、の層間絶縁膜２５を積層し、コンタクト窓あ
けをおこなってコンタクトホール２６を形成し、該ホー
ルを含む全面にＡ１層２７を積層し、その上に保護層（
図示せず）を形成してウェハーを形成する。
以下、第２図を用いて動作を説明する。なお、第２図に
おいてＮ本のビット線（Ｂｌ、Ｂ２．・・・・・・ＢＮ
）とＮ本のワード線（Ｗｌ、Ｗ２・・・・・・ＷＮ）が
描かれている。
おいてＮ本のビット線（Ｂｌ、Ｂ２．・・・・・・ＢＮ
）とＮ本のワード線（Ｗｌ、Ｗ２・・・・・・ＷＮ）が
描かれている。
書込手順は、第２図（ｂ）に示すように、（１）Ｂ ｌ
−Ｂ Ｎ及びＷｌ−ＷＮの全てに１０ｖを印加する。
−Ｂ Ｎ及びＷｌ−ＷＮの全てに１０ｖを印加する。
次に、
（２）Ｂ １をＯｖ、Ｗ２を２０ｖにする他はｌＯＶの
ままに設定しておく。これにより、（３）Ｂｌ、Ｗ２で
選ばれたトランジスタＴのゲート電極とソースの間にの
み２０ｖの電位差が生じ、ソースが破壊し、ゲート電極
とソースが導通状態となる。このようにして、第３図に
おける符号１０で示す部分に情報が電気的にプログラム
される。他のトランジスタはｌｏｖの電位差のままなの
で破壊しない。
ままに設定しておく。これにより、（３）Ｂｌ、Ｗ２で
選ばれたトランジスタＴのゲート電極とソースの間にの
み２０ｖの電位差が生じ、ソースが破壊し、ゲート電極
とソースが導通状態となる。このようにして、第３図に
おける符号１０で示す部分に情報が電気的にプログラム
される。他のトランジスタはｌｏｖの電位差のままなの
で破壊しない。
（４）今度は、Ｂ１．Ｗ２を１０ｖにして次のトランジ
スタの書込を行う。
スタの書込を行う。
この様にして任意のトランジスタのみ書込を行う事がで
きる。
きる。
読出では、Ｗｌ−ＷＮのうち任意の１本を選び（ＷＩ）
、読出し電圧（例えば５ｖ）を印加するとＷｌに接続さ
れているトランジスタのうち、ソース側絶縁膜が破壊さ
れているトランジスタのビット線にのみ読出し電圧が出
力され他は出力されないので書込まれているデータを読
み出す事ができる。
、読出し電圧（例えば５ｖ）を印加するとＷｌに接続さ
れているトランジスタのうち、ソース側絶縁膜が破壊さ
れているトランジスタのビット線にのみ読出し電圧が出
力され他は出力されないので書込まれているデータを読
み出す事ができる。
なお、他の実施例では、ドレイン側の部分の積層膜を熱
酸化膜にしてＩＯＭＶ／ａｍの耐圧を有するようにし、
ソース側絶縁膜をＣＶＤ酸化膜にしたものを用いた場合
は、書込手順は上記実施例と同じで印加電圧を手順（１
）では９■に、手順（２）ではＯＶと１８Ｖに設定する
必要がある。
酸化膜にしてＩＯＭＶ／ａｍの耐圧を有するようにし、
ソース側絶縁膜をＣＶＤ酸化膜にしたものを用いた場合
は、書込手順は上記実施例と同じで印加電圧を手順（１
）では９■に、手順（２）ではＯＶと１８Ｖに設定する
必要がある。
（へ）発明の効果
以上のようにしてこの発明によれば、電気的破壊型メモ
リーの破壊部分をソース側においたので、メモリセルの
縮小を図ることができる効果がある。
リーの破壊部分をソース側においたので、メモリセルの
縮小を図ることができる効果がある。
第１図はこの発明の一実施例を示す構成説明図、第２図
（ａ）および（ｂ）はそれぞれ上記実施例におけるメモ
リの１つおよびそれらの組合わせを示す等価回路図、第
３図は上記実施例におけるメモリの書込み状態のレイア
ウトを示す構成説明図である。 ２・・・・・・Ｓ ｉ Ｏを膜（ソース側の絶縁膜部分
）、１０・・・・・電気的にプログラムされる部分、２
０・・・・・ソース、２１・旧・・ドレイン、２２・・
・・・・ゲート電極、２３・・・・・・Ｐ型Ｓｉ基板、
２４ ａ−−８ｉ Ｏｖ膜、２４ｂ−−−８ｉＮ膜、２
４ ｃ ・＝ −Ｓ ｉ ＯｔＪ！−Ｄ・・・・・・積
層膜のドレイン側の部分、Ｓ・・・・・・ソース側絶縁
膜。 一１〇−
（ａ）および（ｂ）はそれぞれ上記実施例におけるメモ
リの１つおよびそれらの組合わせを示す等価回路図、第
３図は上記実施例におけるメモリの書込み状態のレイア
ウトを示す構成説明図である。 ２・・・・・・Ｓ ｉ Ｏを膜（ソース側の絶縁膜部分
）、１０・・・・・電気的にプログラムされる部分、２
０・・・・・ソース、２１・旧・・ドレイン、２２・・
・・・・ゲート電極、２３・・・・・・Ｐ型Ｓｉ基板、
２４ ａ−−８ｉ Ｏｖ膜、２４ｂ−−−８ｉＮ膜、２
４ ｃ ・＝ −Ｓ ｉ ＯｔＪ！−Ｄ・・・・・・積
層膜のドレイン側の部分、Ｓ・・・・・・ソース側絶縁
膜。 一１〇−
Claims (1)
- １、ソース、ドレインの拡散領域およびゲート電極とを
有する半導体基板と、ゲート電極直下における半導体基
板上に配設され、ソース側部分のみドレイン側の部分に
比して小さな絶縁破壊強度を有する絶縁膜で充填された
積層膜とからなり、更に積層膜が、ドレイン側の部分で
は２層以上の多層構造を有し、ソース側部分ではドレイ
ン側部分よりも破壊電圧の小さな絶縁膜部分を有し、そ
れによって所定電圧を印加した際、上記絶縁膜部分を破
壊することによって１度だけ電気的にデータ書込をおこ
なわしめる不揮発性半導体メモリ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2206434A JPH0491469A (ja) | 1990-08-01 | 1990-08-01 | 不揮発性半導体メモリ |
| US08/082,511 US5331181A (en) | 1990-08-01 | 1993-06-25 | Non-volatile semiconductor memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2206434A JPH0491469A (ja) | 1990-08-01 | 1990-08-01 | 不揮発性半導体メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0491469A true JPH0491469A (ja) | 1992-03-24 |
Family
ID=16523314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2206434A Pending JPH0491469A (ja) | 1990-08-01 | 1990-08-01 | 不揮発性半導体メモリ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5331181A (ja) |
| JP (1) | JPH0491469A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3778581B2 (ja) * | 1993-07-05 | 2006-05-24 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5755412A (en) * | 1997-02-18 | 1998-05-26 | Guibert; Raul | Adjustable stand for heat application |
| US6579728B2 (en) | 1998-08-03 | 2003-06-17 | Privicom, Inc. | Fabrication of a high resolution, low profile credit card reader and card reader for transmission of data by sound |
| JP2003282743A (ja) * | 2002-03-22 | 2003-10-03 | Nec Electronics Corp | 半導体装置とその製造方法 |
| US8735297B2 (en) | 2004-05-06 | 2014-05-27 | Sidense Corporation | Reverse optical proximity correction method |
| US7755162B2 (en) * | 2004-05-06 | 2010-07-13 | Sidense Corp. | Anti-fuse memory cell |
| KR101144218B1 (ko) * | 2004-05-06 | 2012-05-10 | 싸이던스 코포레이션 | 분리 채널 안티퓨즈 어레이 구조 |
| US9123572B2 (en) | 2004-05-06 | 2015-09-01 | Sidense Corporation | Anti-fuse memory cell |
| US7930065B2 (en) * | 2005-12-30 | 2011-04-19 | Intuitive Surgical Operations, Inc. | Robotic surgery system including position sensors using fiber bragg gratings |
| US7960810B2 (en) * | 2006-09-05 | 2011-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with reliable high-voltage gate oxide and method of manufacture thereof |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4016588A (en) * | 1974-12-27 | 1977-04-05 | Nippon Electric Company, Ltd. | Non-volatile semiconductor memory device |
| US4112507A (en) * | 1976-01-30 | 1978-09-05 | Westinghouse Electric Corp. | Addressable MNOS cell for non-volatile memories |
| US4151537A (en) * | 1976-03-10 | 1979-04-24 | Gte Laboratories Incorporated | Gate electrode for MNOS semiconductor memory device |
| JPS6037558B2 (ja) * | 1981-07-06 | 1985-08-27 | 三菱電機株式会社 | プログラマブルリ−ドオンリ−メモリ |
| IT1191755B (it) * | 1986-04-29 | 1988-03-23 | Sgs Microelettronica Spa | Processo di fabbricazione per celle eprom con dielettrico ossido-nitruro-ossido |
| US5134457A (en) * | 1986-05-09 | 1992-07-28 | Actel Corporation | Programmable low-impedance anti-fuse element |
| US4899205A (en) * | 1986-05-09 | 1990-02-06 | Actel Corporation | Electrically-programmable low-impedance anti-fuse element |
| JPS6315458A (ja) * | 1986-07-08 | 1988-01-22 | Fujitsu Ltd | 半導体記憶装置 |
| JPH0640588B2 (ja) * | 1987-03-13 | 1994-05-25 | 株式会社東芝 | 半導体記憶装置 |
| US5063423A (en) * | 1989-04-28 | 1991-11-05 | Nippondenso Co., Ltd. | Semiconductor memory device of a floating gate tunnel oxide type |
| JPH081933B2 (ja) * | 1989-12-11 | 1996-01-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
-
1990
- 1990-08-01 JP JP2206434A patent/JPH0491469A/ja active Pending
-
1993
- 1993-06-25 US US08/082,511 patent/US5331181A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5331181A (en) | 1994-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09116119A (ja) | 不揮発性半導体記憶装置 | |
| JPS6318865B2 (ja) | ||
| JP2009295781A (ja) | 半導体装置及びその製造方法 | |
| TWI248087B (en) | Semiconductor memory device, semiconductor device, and portable electronic apparatus | |
| JPH0491469A (ja) | 不揮発性半導体メモリ | |
| JP3244067B2 (ja) | 不揮発性半導体記憶装置とその製造方法 | |
| JP5467809B2 (ja) | 半導体装置 | |
| JPH11224940A (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
| KR100687154B1 (ko) | 비휘발성 반도체 메모리 | |
| US6323517B1 (en) | Non-volatile memory device with single-layered overwriting transistor | |
| JP3830704B2 (ja) | 半導体装置とそれを用いた不揮発性半導体記憶装置及びその製造方法 | |
| KR100545971B1 (ko) | 불휘발성 반도체 기억 장치 | |
| JP2005183763A (ja) | 不揮発性メモリを含む半導体装置の製造方法 | |
| JPH05235369A (ja) | 不揮発性メモリ | |
| JP2003188287A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2588311B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JPH11289021A (ja) | 半導体集積回路装置およびその製造方法ならびにマイクロコンピュータ | |
| JP3563310B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH06163916A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
| JPH11145312A (ja) | 不揮発性半導体記憶装置 | |
| JPH05259413A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JPH0357280A (ja) | 不揮発性半導体記憶装置 | |
| JPH02117176A (ja) | 不揮発性半導体記憶装置 | |
| JPH08306808A (ja) | 不揮発性半導体記憶装置 | |
| JPH0936335A (ja) | 不揮発性半導体メモリ装置 |