JP2008047702A - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP2008047702A
JP2008047702A JP2006221983A JP2006221983A JP2008047702A JP 2008047702 A JP2008047702 A JP 2008047702A JP 2006221983 A JP2006221983 A JP 2006221983A JP 2006221983 A JP2006221983 A JP 2006221983A JP 2008047702 A JP2008047702 A JP 2008047702A
Authority
JP
Japan
Prior art keywords
diffusion layer
well
semiconductor substrate
insulating film
antifuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006221983A
Other languages
English (en)
Inventor
Noriaki Kodama
典昭 児玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006221983A priority Critical patent/JP2008047702A/ja
Priority to US11/889,597 priority patent/US20080042235A1/en
Publication of JP2008047702A publication Critical patent/JP2008047702A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】プロセスが微細化された場合にもアンチヒューズにおける絶縁膜の書き込み時の絶縁破壊を確実にできるようにすること。
【解決手段】記憶ノードとなるアンチヒューズ１８と、アンチヒューズ１８と直列に接続される電流制御部と、を備える。電流制御部は、Ｐ型半導体基板１１と逆導電型のＮ型ウェル１２と、Ｐ型半導体基板１１と同導電型のＰ＋拡散層１３とが接合したダイオード１７で構成される。アンチヒューズ１８は、少なくともＰ型半導体基板１１と逆導電型のＮ＋拡散層１４上に絶縁膜１５を介して電極１６が形成された構造をもつ。Ｎ＋拡散層１４は、ダイオード１７に係るＮ型ウェル１２と接続され、ダイオード１７によって電流が制御される。
【選択図】図１

Description

本発明は、絶縁膜を絶縁破壊し、電極と基板の間を短絡させて書き込みが行えるアンチヒューズを有する半導体記憶装置に関する。
近年、ＬＣＤ（Liquid Crystal Display）ドライバにおける色調パラメータや、クロック制御ＬＳＩ（Large Scale Integration）における温度補償パラメータなどを記憶するのに用いる数百ビットから数ｋビット規模の極小容量の不揮発性メモリがロジックＬＳＩにて必要になるケースが多くなっている。このような極小容量の不揮発性メモリは、通常、専用のマイコン内蔵フラッシュメモリとは違って、メモリセルサイズは多少大きくとも、標準のＣＭＯＳプロセスで工程数を増加させることなく製造することができる。このような極小容量の不揮発性メモリの一例として、絶縁膜を絶縁破壊し、電極と基板の間を短絡させて書き込みが行えるアンチヒューズを有する半導体記憶装置がある（例えば、特許文献１、２参照）。
特許文献１では、アンチヒューズとなるデータ記憶素子１２５に直列接続される選択トランジスタ１２１を備える不揮発性メモリセル１００であって、データ記憶素子１２５は、導電性構造物１０１、導電性構造物１０１の下方にありデータを物理的に記憶する超薄膜誘電体１１２、及び超薄膜誘電体１１２及び導電性構造物１０１の両方の下方にある不純物半導体領域１０６を備え、選択トランジスタ１２１は、メモリセル１００のアドレスを指定するように制御することが可能なゲートＲ２を有し、導電性構造１０１と不純物半導体領域１０８との間に電圧を印加して超薄膜誘電体１１２をブレークダウンさせることによりメモリセル１００に書み込みが行われるものが開示されている（図８参照）。
特許文献２では、アンチヒューズとして用いられる半導体記憶装置において、半導体基板２０１と、この半導体基板上２０１に形成されたウェル２０２と、このウェル２０２内に形成された選択トランジスタとなるＭＯＳトランジスタ２３０と、ウェル２０２内に存在しＭＯＳトランジスタ２３０のソース２３２またはドレイン２３１と同じ導電型を持つ拡散層２４１と、この拡散層２４１上に絶縁膜２４２、２４３、導電体膜２４４を順次積層した構造をもつアンチヒューズとなるＭＯＳキャパシタ２４０とを備え、ＭＯＳキャパシタ２４０の中心部の絶縁膜２４３の厚さが周辺部の絶縁膜２４２の厚さより薄く、ＭＯＳキャパシタ２４０における薄い絶縁膜２４３に破壊電圧以上の電圧を印加して絶縁膜２４３を絶縁破壊させることにより書き込みが行われるものが開示されている（図９参照）。
特表２００５−５０４４３４号公報 特開２００５−２３５８３６号公報
アンチヒューズと選択トランジスタを有する半導体記憶装置では、通常、ＣＭＯＳプロセスに工程を追加しないで選択トランジスタを形成する。そのため、プロセスが微細化されるにしたがい、選択トランジスタを形成するためのウェル（ｐウェル）の不純物濃度が濃くなり、かつ、ソース／ドレイン拡散層（ｎ＋拡散層）が浅くなる。そうなると、ドレイン拡散層の耐圧が低くなり、アンチヒューズの拡散層に印加できる電圧が低くなる。そのため、特許文献１、２の半導体記憶装置の構成では、プロセスが微細化されると、ウェルと拡散層の間の接合耐圧を、アンチヒューズにおける絶縁膜の絶縁破壊耐圧よりも十分に高くすることができなくなるおそれがあり、アンチヒューズにおける絶縁膜を確実に絶縁破壊させることが困難になってくる。
本発明の主な課題は、プロセスが微細化された場合にもアンチヒューズにおける絶縁膜の書き込み時の絶縁破壊を確実にできるようにすることである。
本発明の第１の視点においては、半導体記憶装置において、記憶ノードとなるアンチヒューズと、前記アンチヒューズと直列に接続される電流制御部と、を備え、前記アンチヒューズは、少なくとも、半導体基板と逆導電型のウェル又は拡散層と、前記ウェル又は拡散層上に形成された絶縁膜と、前記絶縁膜上に形成された電極とで構成され、前記ウェル又は拡散層は、前記電流制御部によって電流が制御されることを特徴とする。
本発明の第２の視点においては、前記半導体記憶装置において、前記電流制御部は、前記半導体基板と逆導電型のウェルと、前記半導体基板と同導電型の第１拡散層とが接合したダイオードで構成され、前記アンチヒューズは、少なくとも、前記半導体基板と逆導電型の第２拡散層上に絶縁膜を介して電極が形成された構造をもち、前記第２拡散層は、前記ダイオードに係る前記ウェルと接続され、前記ダイオードによって電流が制御されることを特徴とする。
本発明の第３の視点においては、前記半導体記憶装置において、前記電流制御部は、前記半導体基板と逆導電型のウェルと、前記半導体基板と同導電型の拡散層とが接合したダイオードで構成され、前記アンチヒューズは、少なくとも前記ウェル上に絶縁膜を介して電極が形成された構造をもち、前記ウェルは、前記ダイオードによって電流が制御されることを特徴とする。
本発明の第４の視点においては、前記半導体記憶装置において、前記電流制御部は、チャネルとなる前記半導体基板の両側に前記半導体基板と逆導電型の第１ウェル及び第２ウェルが形成されており、前記第１ウェル及び前記第２ウェルの領域内にそれぞれ前記半導体基板と逆導電型の第１拡散層及び第２拡散層が形成されており、かつ、チャネルとなる前記半導体基板上にゲート絶縁膜を介してゲート電極が形成された選択トランジスタで構成され、前記アンチヒューズは、前記第１ウェル乃至前記第１拡散層上に絶縁膜を介して電極が形成された構造をもち、前記第１ウェル及び前記第１拡散層は、前記選択トランジスタによって電流が制御されることを特徴とする。
本発明によれば、プロセスの微細化などで選択トランジスタのソース、ドレイン拡散層耐圧が低くなっても、書き込みに必要な絶縁破壊を誘起するのに十分な電圧を印加することが可能で、確実な書き込み動作が可能になる。
（実施形態１）
本発明の実施形態１に係る半導体記憶装置について図面を用いて説明する。図１は、本発明の実施形態１に係る半導体記憶装置の構成を模式的に示した（Ａ）部分断面図、及び（Ｂ）等価回路図である。
図１（Ａ）を参照すると、半導体記憶装置１０は、Ｐ型半導体基板１１の所定の領域にＮ型ウェル１２が形成されている。Ｎ型ウェル１２は、Ｐ型半導体基板１１と逆導電型である。Ｎ型ウェル１２の領域内には、電流制御部となるダイオード１７が形成されている。ダイオード１７は、Ｎ型ウェル１２とＰ＋拡散層１３がｐｎ接合したダイオードである。Ｐ＋拡散層１３は、Ｐ型半導体基板１１と同導電型であり、デジット線Ｄと電気的に接続されている。Ｐ型半導体基板１１上には、記憶ノードとなるアンチヒューズ１８が形成されている。アンチヒューズ１８は、絶縁膜１５を絶縁破壊し、Ｎ＋拡散層１４と電極１６の間を短絡させて書き込みが行える素子であり、Ｐ型半導体基板１１上に絶縁膜１５を介して電極１６が積層され、電極１６の真下のＰ型半導体基板１１の表面の一部にＮ＋拡散層１４が形成されている。電極１６は、ワード線Ｗと電気的に接続されている。ダイオード１７とアンチヒューズ１８の間の領域には、Ｐ型半導体基板１１上にＮ＋拡散層１４が形成されている。Ｎ＋拡散層１４は、Ｐ型半導体基板１１と逆導電型であり、電極１６の真下のＰ型半導体基板１１の表面の一部からＮ型ウェル１２の表面の一部にかけて連続的に形成されている。図１（Ａ）の半導体記憶装置１０は、図１（Ｂ）のようにダイオード１７とアンチヒューズ１８が直列に接続された回路となる。
なお、半導体記憶装置１０は、通常のＣＭＯＳプロセスの中で並行して製造することができる。例えば、ウェル形成の際にＰ型半導体基板１１にＮ型ウェル１２を形成し、ゲート絶縁膜およびゲート電極を形成する際に絶縁膜１５及び電極１６を形成し、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタのソース／ドレイン拡散層を形成する際にＰ＋拡散層１３及びＮ＋拡散層１４を形成することで製造することができる。
次に、本発明の実施形態１に係る半導体記憶装置の動作について図面を用いて説明する。図２は、本発明の実施形態１に係る半導体記憶装置の書き込み動作を説明するための回路図である。図３は、本発明の実施形態１に係る半導体記憶装置の読み出し動作を説明するための回路図である。
図１を参照すると、書き込み動作は、選択された記憶ノードとなるアンチヒューズ１８の電極１６に接続されるワード線Ｗ（図２のＷ２に対応）をＧＮＤ電圧（０Ｖ）にし、電流制御部となるダイオード１７のＰ＋拡散層１３に接続されるデジット線Ｄ（図２のＤ２に対応）に正の高電圧（例えば、７Ｖ）を印加することにより、Ｎ型ウェル１２を介してＮ＋拡散層１４に破壊電圧を印加することで行う。電流制御は、ダイオード１７で行われるため、書き込み動作の際には、Ｐ＋拡散層１３に正電圧を順方向に印加することで、Ｎ型ウェル１２とＰ型半導体基板１１の間の接合耐圧、又は、Ｎ＋拡散層１４の耐圧まで、絶縁膜１５の絶縁破壊に十分な高い電圧を印加できる。この際、非選択のアンチヒューズの電極には防御電圧を印加して絶縁膜１５の絶縁破壊を防ぐ。例えば、図２を参照すると、太字点線で囲まれたメモリセルを書き込む場合、ワード線Ｗ１、Ｗ３、Ｗ４に防御電圧（例えば、７Ｖ）を印加し、デジット線Ｄ１、Ｄ３、Ｄ４をＧＮＤ電圧（０Ｖ）とすることで、太字点線で囲まれたメモリセル以外のメモリセルの絶縁膜の絶縁破壊を防ぐことができる。
図１を参照すると、読み出し動作は、選択された記憶ノードとなるアンチヒューズ１８の電極１６に接続されるワード線Ｗ（図３のＷ２に対応）をＧＮＤ電圧（０Ｖ）にし、電流制御部となるダイオード１７のＰ＋拡散層１３に接続されるデジット線Ｄ（図３のＤ２に対応）に正の低電圧（例えば、１Ｖ）を印加する。データの読み出しは、ワード線Ｗに接続される電位検出部（図示せず）によって正の低電圧か０Ｖかを検出することにより行われる。この際、非選択のアンチヒューズの電極に正の低電圧を印加し、Ｐ＋拡散層はＧＮＤ電圧とする。例えば、図３を参照すると、太字点線で囲まれたメモリセルを読み出す場合、ワード線Ｗ１、Ｗ３、Ｗ４に正の低電圧（例えば、２Ｖ）を印加し、デジット線Ｄ１、Ｄ３、Ｄ４をＧＮＤ電圧（０Ｖ）とすることで、太字点線で囲まれたメモリセル以外のメモリセルの読み出しが行われない。
実施形態１によれば、絶縁膜１５を絶縁破壊するアンチヒューズ１８において、プロセスの微細化などで選択トランジスタのソース、ドレイン拡散層の耐圧が低くなっても、書き込みに必要な絶縁破壊を誘起するのに十分な電圧を印加することが可能で、高速で、信頼性の高い書き込みが可能になる。
（実施形態２）
本発明の実施形態２に係る半導体記憶装置について図面を用いて説明する。図４は、本発明の実施形態２に係る半導体記憶装置の構成を模式的に示した（Ａ）部分断面図、及び（Ｂ）等価回路図である。
図４（Ａ）を参照すると、半導体記憶装置２０は、Ｐ型半導体基板２１の所定の領域にＮ型ウェル２２が形成されている。Ｎ型ウェル２２は、Ｐ型半導体基板２１と逆導電型である。Ｎ型ウェル２２の領域内には、電流制御部となるダイオード２７が形成されている。ダイオード２７は、Ｎ型ウェル２２とＰ＋拡散層２３がｐｎ接合したダイオードである。Ｐ＋拡散層２３は、Ｐ型半導体基板２１と同導電型であり、デジット線Ｄと電気的に接続されている。Ｐ型半導体基板２１、Ｎ型ウェル２２、及びＰ＋拡散層２３上の一部の領域には、記憶ノードとなるアンチヒューズ２８が形成されている。アンチヒューズ２８は、絶縁膜２５を絶縁破壊し、Ｎ型ウェル２２と電極２６の間を短絡させて書き込みが行える素子であり、Ｐ型半導体基板２１、Ｎ型ウェル２２、及びＰ＋拡散層２３上の一部の領域に絶縁膜２５を介して電極２６が積層され、電極２６の真下のＰ型半導体基板２１の表面の一部にＮ型ウェル２２が形成され、電極２６の真下のＮ型ウェル２２の表面の一部にＰ＋拡散層２３が形成されている。電極２６は、ワード線Ｗと電気的に接続されている。ダイオード２７とアンチヒューズ２８とは、互いに隣接している。図４（Ａ）の半導体記憶装置２０は、図４（Ｂ）のようにダイオード２７とアンチヒューズ２８が直列に接続された回路となる。
なお、半導体記憶装置２０は、通常のＣＭＯＳプロセスの中で並行して製造することができる。例えば、ウェル形成の際にＰ型半導体基板２１にＮ型ウェル２２を形成し、ゲート絶縁膜およびゲート電極を形成する際に絶縁膜２５及び電極２６を形成し、ｎＭＯＳトランジスタのソース／ドレイン拡散層を形成する際にＰ＋拡散層２３を形成することで製造することができる。また、半導体記憶装置２０の回路は実施形態１に係る半導体記憶装置（図１の１０）の回路と等価なので、半導体記憶装置２０の動作は実施形態１に係る半導体記憶装置（図１の１０）の動作と同様である。
実施形態２によれば、絶縁膜２５を絶縁破壊するアンチヒューズ２８において、プロセスの微細化などで選択トランジスタのソース、ドレイン拡散層の耐圧が低くなっても、書き込みに必要な絶縁破壊を誘起するのに十分な電圧を印加することが可能で、高速で、信頼性の高い書き込みが可能になる。また、アンチヒューズ２８の拡散層とダイオード２７の拡散層が合体して構成されるので、全体の素子サイズを小さくできる。
（実施形態３）
本発明の実施形態３に係る半導体記憶装置について図面を用いて説明する。図５は、本発明の実施形態３に係る半導体記憶装置の構成を模式的に示した（Ａ）部分断面図、及び（Ｂ）等価回路図である。
図５（Ａ）を参照すると、半導体記憶装置３０は、電流制御部となる選択トランジスタ３７を有する。選択トランジスタ３７は、チャネルとなるＰ型半導体基板３１の両側にＮ型ウェル３２ａ、３２ｂが形成されており、Ｎ型ウェル３２ａ、３２ｂの領域内にそれぞれソース／ドレインとなるＮ＋拡散層３４ａ、３４ｂが形成されており、チャネルとなるＰ型半導体基板３１上にゲート絶縁膜３５ｂを介してゲート電極３６ｂが形成されている。Ｎ型ウェル３２ａ、３２ｂ及びＮ＋拡散層３４ａ、３４ｂは、Ｐ型半導体基板３１と逆導電型である。アンチヒューズ３８と非共通のＮ＋拡散層３４ｂは、デジット線Ｄと電気的に接続されている。ゲート電極３６ｂは、選択線Ｓと電気的に接続されている。半導体記憶装置３０は、選択トランジスタ３７と隣接する領域に記憶ノードとなるアンチヒューズ３８を有する。アンチヒューズ３８は、絶縁膜３５ａを絶縁破壊し、Ｎ型ウェル３２ａ乃至Ｎ＋拡散層３４ａと電極３６ａの間を短絡させて書き込みが行える素子である。アンチヒューズ３８は、Ｐ型半導体基板３１、Ｎ型ウェル３２ａ、及びＮ＋拡散層３４ａ上の一部の領域に形成されており、絶縁膜３５ａを介して電極３６ａが積層され、電極３６ａの真下のＰ型半導体基板３１の表面の一部にＮ型ウェル３２ａが形成されており、電極３６ａの真下のＮ型ウェル３２ａの表面の一部にＮ＋拡散層３４ａが形成されている。電極３６ａは、ワード線Ｗと電気的に接続されている。図５（Ａ）の半導体記憶装置３０は、図５（Ｂ）のように選択トランジスタ３７とアンチヒューズ３８が直列に接続された回路となる。
なお、半導体記憶装置３０は、通常のＣＭＯＳプロセスの中で並行して製造することができる。例えば、ウェル形成の際にＰ型半導体基板３１にＮ型ウェル３２ａ、３２ｂを形成し、ゲート絶縁膜およびゲート電極を形成する際に絶縁膜３５ａ、電極３６ａ、ゲート絶縁膜３５ｂ、及びゲート電極３６ｂを形成し、ｐＭＯＳトランジスタのソース／ドレイン拡散層を形成する際にＮ＋拡散層３４ａ、３４ｂを形成することで製造することができる。
次に、本発明の実施形態３に係る半導体記憶装置の動作について図面を用いて説明する。図６は、本発明の実施形態３に係る半導体記憶装置の書き込み動作を説明するための回路図である。図７は、本発明の実施形態３に係る半導体記憶装置の読み出し動作を説明するための回路図である。
図５を参照すると、書き込み動作は、選択された電流制御部となる選択トランジスタ３７のゲート電極３６ｂに接続される選択線Ｓ（図６のＳ２に対応）に正の高電圧（例えば、７Ｖ）を印加し、選択された記憶ノードとなるアンチヒューズ３８の電極３６ａに接続されるワード線Ｗ（図６のＷ２に対応）をＧＮＤ電圧（０Ｖ）にし、選択された電流制御部となる選択トランジスタ３７のＮ＋拡散層３４ｂに接続されるデジット線Ｄ（図６のＤ２に対応）に正の高電圧（例えば、７Ｖ）を印加することにより、Ｎ型ウェル３２ａ乃至Ｎ＋拡散層３４ａに破壊電圧を印加することで行う。電流制御は、選択トランジスタ３７で行われるため、書き込み動作の際には、ゲート電極３６ｂに正電圧を印加することで、Ｎ＋拡散層３４ａの耐圧まで、絶縁膜３５ａの絶縁破壊に十分な高い電圧を印加できる。この際、非選択の選択トランジスタのゲート電極をＧＮＤ電圧（０Ｖ）とし、非選択の選択トランジスタのＮ＋拡散層をＧＮＤ電圧（０Ｖ）とし、非選択のアンチヒューズの電極をＧＮＤ電圧（０Ｖ）とする。例えば、図６を参照すると、太字点線で囲まれたメモリセルを書き込む場合、選択線Ｓ１、Ｓ３をＧＮＤ電圧（０Ｖ）にし、ワード線Ｗ１、Ｗ３、Ｗ４をＧＮＤ電圧（０Ｖ）にし、デジット線Ｄ１、Ｄ３、Ｄ４をＧＮＤ電圧（０Ｖ）とすることで、太字点線で囲まれたメモリセル以外のメモリセルの書き込みが行われない。
図５を参照すると、読み出し動作は、選択された電流制御部となる選択トランジスタ３７のゲート電極３６ｂに接続される選択線Ｓ（図７のＳ２に対応）に正の高電圧（例えば、７Ｖ）を印加し、選択された記憶ノードとなるアンチヒューズ３８の電極３６ａに接続されるワード線Ｗ（図７のＷ２に対応）をＧＮＤ電圧（０Ｖ）にし、選択された電流制御部となる電流制御部となる選択トランジスタ３７のＮ＋拡散層３４ｂに接続されるデジット線Ｄ（図７のＤ２に対応）に正の低電圧（例えば、１Ｖ）を印加する。データの読み出しは、ワード線Ｗに接続される電位検出部（図示せず）によって正の低電圧か０Ｖかを検出することにより行われる。この際、非選択の選択トランジスタのゲート電極はＧＮＤ電圧（０Ｖ）とし、非選択の選択トランジスタのＮ＋拡散層をＧＮＤ電圧（０Ｖ）とし、非選択のアンチヒューズの電極をＧＮＤ電圧（０Ｖ）とする。例えば、図７を参照すると、太字点線で囲まれたメモリセルを読み出す場合、選択線Ｓ１、Ｓ３をＧＮＤ電圧（０Ｖ）にし、ワード線Ｗ１、Ｗ３、Ｗ４をＧＮＤ電圧（０Ｖ）にし、デジット線Ｄ１、Ｄ３、Ｄ４をＧＮＤ電圧（０Ｖ）とすることで、太字点線で囲まれたメモリセル以外のメモリセルの読み出しが行われない。
実施形態３によれば、絶縁膜３５ａを絶縁破壊するアンチヒューズ３８において、プロセスの微細化などで選択トランジスタのソース、ドレイン拡散層の耐圧が低くなっても、書き込みに必要な絶縁破壊を誘起するのに十分な電圧を印加することが可能で、高速で、信頼性の高い書き込みが可能になる。
本発明の実施形態１に係る半導体記憶装置の構成を模式的に示した（Ａ）部分断面図、及び（Ｂ）等価回路図である。 本発明の実施形態１に係る半導体記憶装置の書き込み動作を説明するための回路図である。 本発明の実施形態１に係る半導体記憶装置の読み出し動作を説明するための回路図である。 本発明の実施形態２に係る半導体記憶装置の構成を模式的に示した（Ａ）部分断面図、及び（Ｂ）等価回路図である。 本発明の実施形態３に係る半導体記憶装置の構成を模式的に示した（Ａ）部分断面図、及び（Ｂ）等価回路図である。 本発明の実施形態３に係る半導体記憶装置の書き込み動作を説明するための回路図である。 本発明の実施形態３に係る半導体記憶装置の読み出し動作を説明するための回路図である。 従来例１に係る半導体記憶装置の構成を模式的に示した部分断面図である。 従来例２に係る半導体記憶装置の構成を模式的に示した部分断面図である。
符号の説明
１０、２０、３０ 半導体記憶装置
１１、２１、３１ Ｐ型半導体基板
１２、２２、３２ａ、３２ｂ Ｎ型ウェル
１３、２３ Ｐ＋拡散層
１４、３４ａ、３４ｂ Ｎ＋拡散層
１５、２５、３５ａ 絶縁膜
１６、２６、３６ａ 電極
１７、２７ ダイオード（電流制御部）
１８、２８、３８ アンチヒューズ（記憶ノード）
３５ｂ ゲート絶縁膜
３６ｂ ゲート電極
３７ 選択トランジスタ（電流制御部）
１００ メモリセル
１０１、１１１ 導電性構造物
１０２、１１４ 酸化膜トレンチ
１０６、１０８、１１０ 不純物半導体領域
１１２ 超薄膜誘電体
１１３ トランジスタの組
１２１、１３１ 選択トランジスタ
１２５、１３５ データ記憶素子
Ｒ１、Ｒ２ ゲート
ＶＣ１ 列ラインＣ１の電圧
ＶＲ１ 行ラインＲ１の電圧
ＶＲ２ 行ラインＲ２の電圧
ＶＳ１ ソースラインＳ１の電圧
２０１ 半導体基板
２０２ ウェル
２３０ ＭＯＳトランジスタ
２３１ ドレイン
２３２ ソース
２３３ ゲート絶縁膜
２３４ ゲート電極
２４０ ＭＯＳキャパシタ
２４１ 拡散層
２４２ 絶縁膜
２４３ 絶縁膜
２４４ 導電体膜

Claims (4)

  1. 記憶ノードとなるアンチヒューズと、
    前記アンチヒューズと直列に接続される電流制御部と、
    を備え、
    前記アンチヒューズは、少なくとも、半導体基板と逆導電型のウェル又は拡散層と、前記ウェル又は拡散層上に形成された絶縁膜と、前記絶縁膜上に形成された電極とで構成され、
    前記ウェル又は拡散層は、前記電流制御部によって電流が制御されることを特徴とする半導体記憶装置。
  2. 前記電流制御部は、前記半導体基板と逆導電型のウェルと、前記半導体基板と同導電型の第１拡散層とが接合したダイオードで構成され、
    前記アンチヒューズは、少なくとも、前記半導体基板と逆導電型の第２拡散層上に絶縁膜を介して電極が形成された構造をもち、
    前記第２拡散層は、前記ダイオードに係る前記ウェルと接続され、前記ダイオードによって電流が制御されることを特徴とする請求項１記載の半導体記憶装置。
  3. 前記電流制御部は、前記半導体基板と逆導電型のウェルと、前記半導体基板と同導電型の拡散層とが接合したダイオードで構成され、
    前記アンチヒューズは、少なくとも前記ウェル上に絶縁膜を介して電極が形成された構造をもち、
    前記ウェルは、前記ダイオードによって電流が制御されることを特徴とする請求項１記載の半導体記憶装置。
  4. 前記電流制御部は、チャネルとなる前記半導体基板の両側に前記半導体基板と逆導電型の第１ウェル及び第２ウェルが形成されており、前記第１ウェル及び前記第２ウェルの領域内にそれぞれ前記半導体基板と逆導電型の第１拡散層及び第２拡散層が形成されており、かつ、チャネルとなる前記半導体基板上にゲート絶縁膜を介してゲート電極が形成された選択トランジスタで構成され、
    前記アンチヒューズは、前記第１ウェル乃至前記第１拡散層上に絶縁膜を介して電極が形成された構造をもち、
    前記第１ウェル及び前記第１拡散層は、前記選択トランジスタによって電流が制御されることを特徴とする請求項１記載の半導体記憶装置。
JP2006221983A 2006-08-16 2006-08-16 半導体記憶装置 Pending JP2008047702A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006221983A JP2008047702A (ja) 2006-08-16 2006-08-16 半導体記憶装置
US11/889,597 US20080042235A1 (en) 2006-08-16 2007-08-15 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006221983A JP2008047702A (ja) 2006-08-16 2006-08-16 半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2008047702A true JP2008047702A (ja) 2008-02-28

Family

ID=39100597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006221983A Pending JP2008047702A (ja) 2006-08-16 2006-08-16 半導体記憶装置

Country Status (2)

Country Link
US (1) US20080042235A1 (ja)
JP (1) JP2008047702A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124318B1 (ko) 2010-03-26 2012-03-27 주식회사 하이닉스반도체 전기적 퓨즈 회로 및 구동 방법
WO2016136604A1 (ja) * 2015-02-25 2016-09-01 株式会社フローディア 半導体記憶装置
US10361212B2 (en) 2017-01-17 2019-07-23 Samsung Electronics Co., Ltd. Semiconductor memory devices

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9916903B2 (en) * 2014-10-14 2018-03-13 Globalfoundries Inc. OTPROM for post-process programming using selective breakdown
US10032783B2 (en) * 2015-10-30 2018-07-24 Globalfoundries Singapore Pte. Ltd. Integrated circuits having an anti-fuse device and methods of forming the same
US10649735B2 (en) * 2017-09-12 2020-05-12 Ememory Technology Inc. Security system with entropy bits
US11171087B1 (en) * 2020-05-06 2021-11-09 Nanya Technology Corporation Semiconductor structure and controlling method thereof
US11189357B1 (en) * 2020-08-10 2021-11-30 Nanya Technology Corporation Programmable memory device
US11854968B2 (en) * 2021-03-04 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Modified fuse structure and method of use

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03225864A (ja) * 1990-01-30 1991-10-04 Sharp Corp プログラム可能読み出し専用メモリ

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4666252A (en) * 1984-06-29 1987-05-19 Energy Conversion Devices, Inc. High yield liquid crystal display and method of making same
US6740958B2 (en) * 1985-09-25 2004-05-25 Renesas Technology Corp. Semiconductor memory device
US5268587A (en) * 1989-03-20 1993-12-07 Hitachi, Ltd. Semiconductor integrated circuit device including a dielectric breakdown prevention circuit
JP2862569B2 (ja) * 1989-06-30 1999-03-03 株式会社東芝 電磁調理器
US5163180A (en) * 1991-01-18 1992-11-10 Actel Corporation Low voltage programming antifuse and transistor breakdown method for making same
US5633518A (en) * 1995-07-28 1997-05-27 Zycad Corporation Nonvolatile reprogrammable interconnect cell with FN tunneling and programming method thereof
TW318932B (ja) * 1995-12-28 1997-11-01 Hitachi Ltd
US6087707A (en) * 1996-04-16 2000-07-11 Micron Technology, Inc. Structure for an antifuse cell
US5859562A (en) * 1996-12-24 1999-01-12 Actel Corporation Programming circuit for antifuses using bipolar and SCR devices
US6140692A (en) * 1997-05-29 2000-10-31 Micron Technology, Inc. Isolated anti-fuse structure and method for fabricating same
JP2000011684A (ja) * 1998-06-18 2000-01-14 Mitsubishi Electric Corp 入力保護回路、アンチフューズアドレス検出回路および半導体集積回路装置
US6630724B1 (en) * 2000-08-31 2003-10-07 Micron Technology, Inc. Gate dielectric antifuse circuits and methods for operating same
US6815797B1 (en) * 2002-01-08 2004-11-09 National Semiconductor Corporation Silicide bridged anti-fuse
US6936909B2 (en) * 2002-08-29 2005-08-30 Micron Technology, Inc. Gate dielectric antifuse circuit to protect a high-voltage transistor
DE10332312B3 (de) * 2003-07-16 2005-01-20 Infineon Technologies Ag Integrierte Halbleiterschaltung mit einem elektrisch programmierbaren Schaltelement
JP4751035B2 (ja) * 2004-06-09 2011-08-17 株式会社東芝 半導体集積回路及び昇圧回路
US7795094B2 (en) * 2004-09-02 2010-09-14 Micron Technology, Inc. Recessed gate dielectric antifuse
US7553704B2 (en) * 2005-06-28 2009-06-30 Freescale Semiconductor, Inc. Antifuse element and method of manufacture
JP4790335B2 (ja) * 2005-07-07 2011-10-12 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
US7312513B1 (en) * 2006-07-10 2007-12-25 Wilcox William J Antifuse circuit with well bias transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03225864A (ja) * 1990-01-30 1991-10-04 Sharp Corp プログラム可能読み出し専用メモリ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124318B1 (ko) 2010-03-26 2012-03-27 주식회사 하이닉스반도체 전기적 퓨즈 회로 및 구동 방법
US8421520B2 (en) 2010-03-26 2013-04-16 SK Hynix Inc. Electric fuse circuit and method of operating the same
WO2016136604A1 (ja) * 2015-02-25 2016-09-01 株式会社フローディア 半導体記憶装置
JP2016157873A (ja) * 2015-02-25 2016-09-01 株式会社フローディア 半導体記憶装置
US10074660B2 (en) 2015-02-25 2018-09-11 Floadia Corporation Semiconductor memory device
US10361212B2 (en) 2017-01-17 2019-07-23 Samsung Electronics Co., Ltd. Semiconductor memory devices
US10868021B2 (en) 2017-01-17 2020-12-15 Samsung Electronics Co., Ltd. Semiconductor memory devices

Also Published As

Publication number Publication date
US20080042235A1 (en) 2008-02-21

Similar Documents

Publication Publication Date Title
JP5537020B2 (ja) 不揮発性半導体記憶装置
TWI602282B (zh) 記憶體單元及記憶體陣列
JP2008047702A (ja) 半導体記憶装置
US8045414B2 (en) Non-volatile semiconductor memory device
JP5788559B2 (ja) ワンタイム・プログラマブル・メモリセル、該メモリセルを含むメモリアレイのプログラム方法及び読み込み方法
JP5124456B2 (ja) 一回限りプログラム可能なメモリ及びそれを動作させる方法
JP4427534B2 (ja) Ｍｏｓキャパシタ、チャージポンプ回路、及び半導体記憶回路
TWI385808B (zh) 半導體裝置
JP5590842B2 (ja) 半導体記憶装置および半導体記憶装置の制御方法
JP2013232494A (ja) 記憶素子、半導体装置およびその動作方法、ならびに電子機器
JP5785826B2 (ja) Ｏｔｐメモリ
US8031506B2 (en) One-time programmable memory cell
JP5159289B2 (ja) 不揮発性半導体記憶装置
JP5596467B2 (ja) 半導体装置及びメモリ装置への書込方法
JP2007335717A (ja) 不揮発性メモリ及びその製造方法
JP2005353984A (ja) 不揮発性記憶装置
JP2011176163A (ja) 不揮発性半導体記憶装置
JP2014179481A (ja) 半導体装置および電子機器
KR100861209B1 (ko) 서브 워드 라인 드라이버를 포함하는 반도체 소자
JP2004356614A (ja) 半導体記憶装置
KR102044546B1 (ko) 싱글 폴리형 이이피롬의 셀 어레이 및 그 동작방법
US11925025B2 (en) Semiconductor device and method of controlling the same
US9276581B2 (en) Nonvolatile programmable logic switch
TWI670719B (zh) 抗熔絲記憶體及半導體記憶裝置
JP2022143850A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120315

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120703