JP5788559B2 - ワンタイム・プログラマブル・メモリセル、該メモリセルを含むメモリアレイのプログラム方法及び読み込み方法 - Google Patents

ワンタイム・プログラマブル・メモリセル、該メモリセルを含むメモリアレイのプログラム方法及び読み込み方法 Download PDF

Info

Publication number
JP5788559B2
JP5788559B2 JP2014089757A JP2014089757A JP5788559B2 JP 5788559 B2 JP5788559 B2 JP 5788559B2 JP 2014089757 A JP2014089757 A JP 2014089757A JP 2014089757 A JP2014089757 A JP 2014089757A JP 5788559 B2 JP5788559 B2 JP 5788559B2
Authority
JP
Japan
Prior art keywords
terminal
memory cell
time programmable
programmable memory
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014089757A
Other languages
English (en)
Other versions
JP2014225658A (ja
Inventor
孟益 ▲呉▼
孟益 ▲呉▼
志豪 ▲黄▼
志豪 ▲黄▼
陳　信銘
信銘 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of JP2014225658A publication Critical patent/JP2014225658A/ja
Application granted granted Critical
Publication of JP5788559B2 publication Critical patent/JP5788559B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/60—Peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、ワンタイム・プログラマブル・メモリセル、及び該メモリセルを含むメモリアレイのプログラム方法及び読み込み方法；特に、漏れ電流を削減できるワンタイム・プログラマブル・メモリセルに関する。
不揮発性メモリ（ＮＶＭ）は、電力がメモリーブロックに供給されていないときであっても情報の記憶を保持するメモリの一種である。この例として、磁化装置、光学ディスク、フラッシュメモリ、や他の半導体ベースのメモリのトポロジーがある。
プログラミング時間制限に応じて、不揮発性メモリはマルチタイム・プログラマブル（ＭＴＰ）メモリと、ワンタイム・プログラマブル（ＯＴＰ）メモリセルとに分類される。
図１に示すように、従来のＯＴＰメモリセル１００は、トランジスタ１１０とアンチヒューズトランジスタ１２０とを有している。ＯＴＰメモリセル１００をプログラミングするとき、論理「１」のデータがＯＴＰメモリセル１００に書き込まれるように、アンチヒューズトランジスタ１２０は断裂され、ＭＯＳコンデンサのように振る舞う。
図２と図３を一緒に参照する。図２は、プログラミング後のＯＴＰメモリセルの良い断裂状態を示す。図３は、プログラミング後のＯＴＰメモリセルの悪い断裂状態を示す。図２に示すように、アンチヒューズトランジスタ１２０のゲート端子Ｇに対応するゲート酸化層Ｏｘは、アンチヒューズトランジスタ１２０のソース端子Ｓの近くで断裂するとき、ゲート端子Ｇとソース端子Ｓとの間の漏れ電流は小さい。
図３に示すように、アンチヒューズトランジスタ１２０のゲート端子Ｇに対応するゲート酸化層Ｏｘが、アンチヒューズトランジスタ１２０のチャネル領域の傍で断裂したとき、より多くの電流がチャネル領域を通って逃げるため、ゲート端子Ｇとソース端子Ｓとの間の漏れ電流は大きい。
しかし、従来の技術では、ゲート酸化層Ｏｘの断裂位置を制御することは難しく、従来のＯＴＰメモリセル１００は、不正確に動作する、又は漏れ電流に起因する電力の不足によるビット対応の速度低下が起きることがあった。
そこで、本発明は上記事情に鑑み、上記課題を解決した、漏れ電流を削減し、ビット反応の速度低下を防止することが可能となるワンタイム・プログラマブル・メモリセルの提供を目的とする。
上記課題を解決するため、本発明のある実施形態では、ワンタイム・プログラマブル・メモリセルは、第一ゲート端子と、第一ドレイン端子と、第一ソース端子と、該第一ドレイン端子及び該第一ソース端子それぞれに接続された２つの第一ソース／ドレイン拡張領域とを有する選択ゲートトランジスタ；第二ゲート端子と、第二ドレイン端子と、前記第一ドレイン端子に接続された第二ソース端子と、該第二ドレイン端子及び該第二ソース端子それぞれに接続された２つの第二ソース／ドレイン拡張領域とを有するフォローイングゲートトランジスタ；並びに、第三ゲート端子と、第三ドレイン端子と、前記第二ドレイン端子に接続された第三ソース端子と、該第三ドレイン端子及び該第三ソース端子に接続され、該第三ドレイン端子及び該第三ソース端子をショートさせる、第三ソース／ドレイン拡張領域とを有するアンチヒューズバラクタを有する。
本発明の他の実施形態では、ワンタイム・プログラマブル・メモリセルは、第一ゲート端子と、第一ドレイン端子と、第一ソース端子と、該第一ドレイン端子及び該第一ソース端子それぞれに接続された２つの第一ソース／ドレイン拡張領域とを有する選択ゲートトランジスタ；第二ゲート端子と、第二ドレイン端子と、前記第一ドレイン端子に接続された第二ソース端子と、該第二ドレイン端子及び該第二ソース端子それぞれに接続された２つの第二ソース／ドレイン拡張領域とを有するフォローイングゲートトランジスタ；並びに、第三ゲート端子と、前記第二ドレイン端子に接続された第三ソース端子と、該第三ソース端子に接続される第三ソース／ドレイン拡張領域とを有するアンチヒューズバラクタ、を有し、前記第三ゲート端子の一部は、浅い溝状絶縁領域の真上に形成されており、該第三ゲート端子の残りの部分は前記第三ソース／ドレイン拡張領域の真上に形成されている。
本発明のこれらの及び他の目的は以下の詳細の説明に様々な図面に示されている好ましい実施形態を読むと、当業者にとって実施可能な程度に明らかとなる。
本発明のある実施形態によれば、漏れ電流を削減し、ビット反応の速度低下を防止することが可能となる。
従来のＯＴＰメモリセルの等価回路を示す図である。 プログラミング後の図１のメモリセルの良い断裂状態を示す図である。 プログラミング後の図１のメモリセルの悪い断裂状態を示す図である。 本発明のワンタイム・プログラマブル・メモリセルの等価回路を示す図である。 本発明の第１実施形態に係るＯＴＰメモリセルの構造を示す図である。 本発明の第２実施形態に係るＯＴＰメモリセルの構造を示す図である。 本発明の第３実施形態に係るＯＴＰメモリセルの構造を示す図である。 本発明の第４実施形態に係るＯＴＰメモリセルの構造を示す図である。 本発明の第５実施形態に係るＯＴＰメモリセルの構造を示す図である。 本発明の第６実施形態に係るＯＴＰメモリセルの構造を示す図である。 本発明のＯＴＰセルを含むメモリアレイのプログラミング方法を示す図である。 本発明のＯＴＰセルを含むメモリアレイの読みこみ方法を示す図である。 本発明のＯＴＰセルを含むメモリアレイの他の読み込み方法を示す図である。
以下、図面を参照して本発明を実施するための形態について説明する。
図４及び図５を一緒に参照する。図４は、本発明のワンタイム・プログラマブル・メモリセル（Ｏｎｅ Ｔｉｍｅ Ｐｒｏｇｒａｍｍａｂｌｅ、以下ＯＴＰと呼ぶ）メモリセルの等価回路を示すグラフである。図５は、本発明の第１実施形態に係るＯＴＰメモリセルの構造を示すグラフである。図に示すように、ＯＴＰメモリセル２００は、選択ゲートトランジスタ２１０、フォローイングゲートトランジスタ２２０、及びアンチヒューズバラクタ２３０を有する。
選択ゲートトランジスタ２１０は、第一ゲート端子Ｇ１と、第一ドレイン端子Ｄ１と、第一ソース端子Ｓ１と、該第一ドレイン端子Ｄ１及び該第一ソース端子Ｓ１それぞれに接続された２つの第一ソース／ドレイン拡張領域Ｅ１とを有する。
フォローイングゲートトランジスタ２２０は、第二ゲート端子Ｇ２と、第二ドレイン端子Ｄ２と、第二ソース端子Ｓ２と、２つの第二ソース／ドレイン拡張領域Ｅ２とを有する。第二ソース端子Ｓ２は第一ドレイン端子Ｄ１に接続され、２つの第二ソース／ドレイン拡張領域Ｅ２は第二ドレイン端子Ｄ２及び第二ソース端子Ｓ２それぞれに接続される。
アンチヒューズバラクタ２３０は、第三ゲート端子Ｇ３と、第三ドレイン端子Ｄ３と、第三ソース端子Ｓ３と、第三ソース／ドレイン拡張領域Ｅ３とを有する。第三ソース端子Ｓ３は第二ドレイン端子Ｄ２に接続され、第三ソース／ドレイン拡張領域Ｅ３は、該第三ドレイン端子Ｄ３及び該第三ソース端子Ｓ３に接続され、該第三ドレイン端子Ｄ３及び該第三ソース端子Ｓ３をショートさせる。
上述の配置において、第三ゲート端子Ｇ３は第三ソース／ドレイン拡張領域Ｅ３の真上に配置されており、該第三ゲート端子Ｇ３の水平方向の両端部は該第三ソース／ドレイン拡張領域Ｅ３の水平方向の両端部よりも内側にあるので、アンチヒューズバラクタ２３０はチャネルを持たない。従って、ＯＴＰメモリセル２００を設計するとき、アンチヒューズバラクタ２３０のゲート酸化膜Ｏｘ３が、第三ソース／ドレイン拡張領域Ｅ３の上で断裂（Ｒｕｐｔｕｒｅ）することが確保されるため、チャネルを通って電流が逃げる可能性を低くできる。その結果、電流漏れの削減を可能にし、遅いビット応答や不具合を防ぐように、本発明のＯＴＰメモリセル２００は、漏れ電流（リーク電流）の削減を可能にする。さらに、直列接続したフォローイングゲートトランジスタ２２０はプログラム禁止状態での接合リークを減少させることができる。
さらに、各第一ソース／ドレイン拡張領域Ｅ１は第一の深さを持ち、各第二ソース／ドレイン拡張領域Ｅ２と、第三ソース／ドレイン拡張領域Ｅ３は第一の深さよりも深い第二の深さをそれぞれ持つ。例えば、前記第一ソース／ドレイン拡張領域Ｅ１は、コア装置のためのソース／ドレイン拡張領域にすることができ、第二、第三ソース／ドレイン拡張領域Ｅ２、Ｅ３は、フォローイングゲートトランジスタ２２０のＰＮ接合破壊が防止できるような、入出力（Ｉ／Ｏ）装置のためのソース／ドレイン拡張領域にすることができる。
または、第二ソース／ドレイン拡張領域Ｅ２は、ドレイン側の拡張領域（第二ドレイン拡張領域）の深さ（第一の深さ）がソース側の拡張領域（第二ソース拡張領域）の深さ（第二の深さ）よりも深いという非対称であってもよい。即ち、フォローイングゲートトランジスタ２２０の第二ソース／ドレイン拡張領域は非対称であり、第一の深さを持つ第二ソース拡張領域と、第二の深さを別に持つ第二ドレイン拡張領域とを有する。例えば、フォローイングゲートトランジスタ２２０の第二ソース拡張領域はコア装置の深さになり、第二ドレイン拡張領域は、別の入出力装置の深さになる。
その上、第１〜第３ゲートターミナルＧ１〜Ｇ３のゲート酸化層Ｏｘ１〜Ｏｘ３はコア装置用なので、第１〜第３ゲートターミナルＧ１〜Ｇ３のゲート酸化層Ｏｘ１〜Ｏｘ３は、入出力装置用のゲート酸化層よりも薄い。
＜第２実施形態＞
図６を参照する。図６は、本発明の第２実施形態に係るＯＴＰメモリセルの構造を示す図である。ＯＴＰメモリセル２００Ａの多くの特徴は図５に示したＯＴＰメモリセル２００と同じである。全てがＰウェルの上に形成された図５のＯＴＰメモリセル２００との違いは、図６のＯＴＰメモリセル２００Ａでは、選択ゲートトランジスタ２１０とフォローイングゲートトランジスタ２２０はＰウェル上に形成され、アンチヒューズバラクタ２３０はＮウェルの上に形成される点である。
さらに、図６の実施形態では、第三ソース／ドレイン拡張領域Ｅ３は必要ない、即ち、第三ソース／ドレイン拡張領域Ｅ３は、取り出すか又は取り除いてＮウェルと交換するのどちらか一方とすることができる。
＜第３実施形態＞
図７を参照する。図７は、本発明の第３実施形態に係るＯＴＰメモリセルの構造を示す図である。ＯＴＰメモリセル２００Ｂの多くの特徴は図６に示したＯＴＰメモリセル２００Ａと同じである。図６に示すＯＴＰメモリセル２００Ａでは、ゲート酸化層Ｏｘ１〜Ｏｘ３が全て同じ厚さを持っていた。これに対して、図７では、選択ゲートトランジスタ２１０の第一ゲート酸化層Ｏｘ１及びフォローイングゲートトランジスタ２２０の第二ゲート酸化膜Ｏｘ２は厚い厚みを持ち、アンチヒューズバラクタ２３０の第三ゲート酸化層Ｏｘ３は薄い厚さを持つ。例えば、選択ゲートトランジスタ２１０及びフォローイングゲートトランジスタ２２０のゲート酸化層Ｏｘ１及びＯｘ２は入出力装置用であり、アンチヒューズバラクタ２３０のゲート酸化層Ｏｘ３はコア装置用である。
その上、第一ソース／ドレイン拡張領域Ｅ１は第二、第三ソース／ドレイン拡張領域Ｅ２、Ｅ３と同じくらいの深さを持つ、即ち、第一ソース／ドレイン拡張領域Ｅ１もまた入出力装置へのソース／ドレイン拡張領域となりうる。
＜第４実施形態＞
図８を参照する。図８は、本発明の第４実施形態に係るＯＴＰメモリセルの構造を示す図である。選択ゲートトランジスタ２１０及びフォローイングゲートトランジスタ２２０は図５のＯＴＰメモリセル２００のものとほぼ同一である。
図８において、図５のアンチヒューズバラクタ２３０と異なり、アンチヒューズバラクタ２３０’の第三ドレイン端子は、浅い溝状絶縁領域ＳＴ１に置き換えられている。第三ゲート端子Ｇ３の一部は、浅い溝状絶縁領域ＳＴ１の真上に形成されており、第三ゲート端子Ｇ３の残りの部分は第三ソース／ドレイン拡張領域Ｅ３の真上に形成されている。
上述のような配置では、アンチヒューズバラクタ２３０’はチャネルを持たない。
従って、ＯＴＰメモリセル２００Ｃをプログラミングするとき、アンチヒューズバラクタ２３０’のゲート酸化膜Ｏｘ３が、第三ソース／ドレイン拡張領域Ｅ３の上で断裂することが確保されるため、チャネルを通って電流が逃げる可能性を低くできる。
さらに、各第一ソース／ドレイン拡張領域Ｅ１は第一の深さを持ち、各第二ソース／ドレイン拡張領域Ｅ２と、第三ソース／ドレイン拡張領域Ｅ３は第一の深さよりも深い第二の深さをそれぞれ持つ。例えば、前記第一ソース／ドレイン拡張領域Ｅ１は、コア装置のためのソース／ドレイン拡張領域にすることができ、第二、第三ソース／ドレイン拡張領域Ｅ２、Ｅ３は、フォローイングゲートトランジスタ２２０のＰＮ接合破壊が防止できるような、入出力装置のためのソース／ドレイン拡張領域にすることができる。
または、第二ソース／ドレイン拡張領域Ｅ２は、ドレイン側の拡張領域（第二ドレイン拡張領域）の深さ（第一の深さ）がソース側の拡張領域（第二ソース拡張領域）の深さ（第二の深さ）よりも深いという非対称であってもよい。即ち、フォローイングゲートトランジスタ２２０の第二ソース／ドレイン拡張領域は非対称であり、第一の深さを持つ第二ソース拡張領域と、第二の深さを別に持つ第二ドレイン拡張領域とを有する。
＜第５実施形態＞
図９を参照する。図９は、本発明の第５実施形態に係るＯＴＰメモリセルの構造を示す図である。ＯＴＰメモリセル２００Ｄの多くの特徴は図８に示したＯＴＰメモリセル２００Ｃと同じである。全てがＰウェル上に形成された図８のＯＴＰメモリセル２００Ｃとの違いは、図９のＯＴＰメモリセル２００Ｄでは、選択ゲートトランジスタ２１０とフォローイングゲートトランジスタ２２０はＰウェル上に形成され、アンチヒューズバラクタ２３０はＮウェルの上に形成される点である。
さらに、図９の実施形態では、第三ソース／ドレイン拡張領域Ｅ３は必要ない、即ち、第三ソース／ドレイン拡張領域Ｅ３は、取り出すか又は取り除いてＮウェルと交換するのどちらか一方とすることができる。
＜第６実施形態＞
図１０を参照する。図１０は、本発明の第６実施形態に係るＯＴＰメモリセルの構造を示す図である。ＯＴＰメモリセル２００Ｅの多くの特徴は図９に示したＯＴＰメモリセル２００Ｄと同じである。上記図９に示したＯＴＰメモリセル２００Ｄでは、ゲート酸化層Ｏｘ１〜Ｏｘ３が全て同じ厚さを持つ。これに対して、図１０では、選択ゲートトランジスタ２１０及びフォローイングゲートトランジスタ２２０のゲート酸化層Ｏｘ１及びＯｘ２は厚い厚みを持ち、アンチヒューズバラクタ２３０のゲート酸化層Ｏｘ３は薄い厚さを持つ。例えば、選択ゲートトランジスタ２１０及びフォローイングゲートトランジスタ２２０のゲート酸化層Ｏｘ１及びＯｘ２は入出力装置用であり、アンチヒューズバラクタ２３０のゲート酸化層Ｏｘ３はコア装置用である。
その上、各第一ソース／ドレイン拡張領域Ｅ１は各第二ドレイン／ソース領域Ｅ２と第三ソース／ドレイン拡張領域Ｅ３と同じくらいの深さを持つ、即ち、第一ソース／ドレイン拡張領域Ｅ１もまた、入出力装置へのソース／ドレイン拡張領域となりうる。
上述の複数の実施形態において、第一ドレイン端子Ｄ１と第二ソース端子Ｓ２は１つの端子として一体化しており、第二ドレイン端子Ｄ２と第三ソース端子Ｓ３もまた１つの端子として一体化していた。しかし、本発明の実施形態において、第一ドレイン端子Ｄ１、第二ソース端子Ｓ２、第二ドレイン端子Ｄ２、及び第三ソース端子Ｓ３は、夫々独立した端子としてそれぞれ分離することも可能である。
＜搭載例＞
図１１を参照する。図１１は本発明のＯＴＰメモリセルを複数含んだメモリアレイをプログラミングする方法を示す図である。図１１において、２００’を選択されたＯＴＰメモリセルとする。図１１に示すように、本発明のＯＴＰメモリセル２００、２００’を複数含むメモリアレイ３００をプログラミングするとき、第一電圧Ｖ１（例えば、１．２Ｖ）を、ある選択された行（横列、ＲＯＷ）におけるＯＴＰメモリセルの第一ゲート端子に提供し；第二電圧Ｖ２（例えば、４Ｖ）をＯＴＰメモリセルの全ての第二ゲート端子に提供し；第三電圧Ｖ３（例えば、６Ｖ）を選択されたＯＴＰメモリセル２００’の第一ゲート端子に提供する。その上、接地電圧（例えば、０Ｖ）Ｖｇを、ある選択された列（縦列、ＣＯＬＵＭＮ）におけるＯＴＰメモリセルの第一ソース端子に提供する。
上述の配置において、論理「１」のデータが選択された行及び選択された列にある選択されたＯＴＰメモリセル２００’に書き込まれるように、アンチヒューズバラクタ２３０を、第三電圧Ｖ３によって断裂されて抵抗になる。一方、論理「０」のデータを選択された行及び選択された列にある選択されたＯＴＰメモリセル２００’に書き込むため、第三ゲート端子の電圧レベルが０Ｖに設定される。
さらに、図１１において、選択されなかった行及び選択された列での選択されなかったＯＴＰメモリセル２００において、接地電圧Ｖｇを、選択されなかった行における第一ゲート端子と第三ゲート端子に提供する。選択された行及び選択されなかった列での選択されなかったＯＴＰメモリセル２００において、第一電圧Ｖ１を、ＯＴＰメモリセルの選択されなかった列のＯＴＰメモリセルの第一ソース端子へ提供する。選択されなかった行及び選択されなかった列での選択されなかったＯＴＰメモリセル２００において、接地電圧Ｖｇを選択されなかった行におけるＯＴＰメモリセルの第一ゲート端子及び第三ゲート端子に提供し、第一電圧Ｖ１を選択されなかった列におけるＯＴＰメモリセルの第一ソース端子に提供する。従って、選択されなかった行及び／又は選択されなかった列での選択されなかったＯＴＰメモリセル２００は、プログラム禁止状態に設定される。
図１２を参照する。図１２は本発明のＯＴＰメモリセルを複数含んだメモリアレイを読み込む方法を示す図である。図１２に示すように、メモリアレイ３００からデータを読み込むとき、第一電圧Ｖ１（例えば、１．２Ｖ）をある選択された行におけるＯＴＰメモリセルの第一ゲート端子及び第三ゲート端子に提供し；第一電圧Ｖ１をさらにＯＴＰメモリセルの全ての第二ゲート端子に提供する。その上、接地電圧Ｖｇを、ある選択された列におけるＯＴＰメモリセルの第一ソース端子に提供する。
上記のような配置では、選択された行及び選択された列での選択されたＯＴＰメモリセル２００’に、選択された列にある第一ゲート端子に接続されたビット線ＢＬを介して読み込まれる。
さらに、図１２において、選択されなかった行と選択された列での選択されなかったＯＴＰメモリセルにおいて、接地電圧Ｖｇを、選択されなかった行におけるＯＴＰメモリセルの第一ゲート端子と第三ゲート端子に提供する。選択された行と選択されなかった列での選択されなかったＯＴＰメモリセルにおいて、第一電圧Ｖ１を、選択されなかった列のＯＴＰメモリセルの第一ソース端子へ提供する。選択されなかった行と選択されなかった列での選択されなかったＯＴＰメモリセルにおいて、接地電圧Ｖｇを選択されなかった行におけるＯＴＰメモリセルの第一ゲート端子及び第三ゲート端子に提供し、第一電圧Ｖ１を選択されなかった列におけるＯＴＰメモリセルの第一ソース端子に提供する。従って、選択されなかった行及び／又は選択されなかった列での選択されなかったＯＴＰメモリセル２００は、プログラム禁止状態に設定される。
図１２の実施形態では、ＯＴＰメモリセル２００、２００’は、コア装置用の酸化層を含む選択ゲートトランジスタとフォローイングゲートトランジスタとを有するＯＴＰメモリセルとして示している。しかし、ＯＴＰメモリセル２００、２００’は、入出力装置用の酸化層を含む選択ゲートトランジスタとフォローイングゲートトランジスタとを有するＯＴＰメモリセルに置き換えることも可能であり、この場合、第一電圧はより高く設定する。（例えば、２．５Ｖ）
ＯＴＰメモリセル２００のアンチヒューズバラクタ２３０はチャネルを持たないため、複数の本発明のＯＴＰメモリセルを含むメモリアレイは、図１２の実施形態とは異なる動作バイアス条件に応じて、反転読み込み動作を行うことが可能である。
例えば、図１３を参照する。図１３は、本発明のＯＴＰメモリセルを複数含んだメモリアレイを読み込む他の方法を示す図である。図１３において、メモリアレイ３００からデータを読み込むとき、第一電圧Ｖ１（例えば、１．２Ｖ）をある選択された行におけるＯＴＰメモリセルの第一ゲート端子に提供し；第一電圧Ｖ１をＯＴＰメモリセルの全ての第二ゲート端子に提供し；接地電圧Ｖｇ（例えば、０Ｖ）をＯＴＰメモリセルの全ての第三ゲート端子に提供する。さらに、第一電圧Ｖ１を、ある選択された列におけるＯＴＰメモリセルの第一ソース端子にビット線ＢＬを介して提供する。選択されたＯＴＰメモリセル２００’の第三ソース端子に提供された接地電圧Ｖｇは、反転読み込み電圧として機能する。反転読み込み電圧は接地レベルを設定するのには必要ないが、反転読み込み電圧は第一電圧よりも低い他の電圧を設定することができる。
上述の配置において、選択されたＯＴＰメモリセル２００’の選択された行と選択された列に記憶されたデータは、選択された行の第三ゲート端子に接続された信号線ＳＬを介して読み込まれる。図１３での選択されたＯＴＰメモリセルの読み込み方向は、図１２での選択されたＯＴＰメモリセルの読み込み方向と反対の方向である。従って、アンチヒューズバラクタ２３０の断裂位置が第三ソース／ドレイン拡張領域Ｅ３の上になることが確保されるので、選択されたＯＴＰメモリセル２００’は、図１２に示す順方向読み込み動作、及び図１３に示す逆方向読み込み動作を両方とも難なく実行できる。
さらに、図１３において、選択されなかった行と選択された列での選択されなかったＯＴＰメモリセル２００において、接地電圧Ｖｇを、選択されなかった行におけるＯＴＰメモリセルの第一ゲート端子に提供する。選択された行と選択されなかった列での選択されなかったＯＴＰメモリセル２００において、接地電圧Ｖｇを、選択されなかった列のＯＴＰメモリセルの第一ソース端子へ提供する。選択されなかった行と選択されなかった列での選択されなかったＯＴＰメモリセル２００において、接地電圧Ｖｇを選択されなかった行におけるＯＴＰメモリセルの第一ゲート端子に提供し、接地電圧Ｖｇを選択されなかった列におけるＯＴＰメモリセルの第一ソース端子に提供する。従って、選択されなかった行及び／又は選択されなかった列での選択されなかったＯＴＰメモリセル２００は、プログラム禁止状態に設定される。
なお、別の例として、図１３において、本発明のＯＴＰメモリセル２００、２００’を複数含むメモリアレイ３００をプログラミングするとき、ある選択された前記ワンタイム・プログラマブル・メモリセル２００’の選択ゲートトランジスタ及び前記フォローイングゲートトランジスタをオンにするために、第一電圧を提供し；選択されたワンタイム・プログラマブル・メモリセル２００’のアンチヒューズバラクタに、反転した読み込み電圧を提供し、選択されたワンタイム・プログラマブル・メモリセルの第一ソース端子に接続されたビット線ＢＬに、第二電圧（反転した読み込み電圧よりも大きい）を提供する。この配置では、記憶されたデータは、選択されたワンタイム・プログラマブル・メモリセルの第三ゲート端子に接続された信号線ＳＬを介して記憶されたデータを読み込む。
図１１〜図１３の複数の実施形態において、ＯＴＰメモリセルは、図５に示した第１実施形態のＯＴＰメモリセル２００によって示されているが、図１１〜図１３のＯＴＰメモリセルは、本発明の第２〜第６実施形態のＯＴＰメモリセル２００Ａ〜２００Ｅに置換すすることも可能である。図１１〜図１３に示した電圧の範囲は、４０ｎｍプロセスで作成されたメモリアレイで適用可能であるが、本発明の電圧の範囲は上記に限られない。
本発明の他の実施形態において、電圧範囲は他のスケールに従って変更可能である。
従来技術と比較して、本発明のＯＴＰメモリセルは、データを記憶するためのＭＯＳバラクタを利用することによって、ＯＴＰメモリセルの漏れ電流を削減することができ、ビット反応の遅延や不具合を防げるようになる。
さらには、フォローイングゲートトランジスタは本発明において独特な利点を有する。プログラム動作において、第二ゲート端子は、第一ゲート端子よりも高い電圧となるように付勢される。これにより、アンチヒューズが断裂するとき、第三ゲート端子からの高電圧ダメージに耐えるカスケード直列トランジスタが形成できる。
また、より深い深さを持つ第二ドレイン拡張領域は、フォローイングゲートトランジスタのドレイン側のＰＮ接合破壊を向上する。その上、本発明のＯＴＰメモリセルは、読み込み動作の効率を向上するため、順方向読み込み動作と逆方向読み込み動作の両方を実行することを可能にする
本発明は、上述の実施形態及び添付の図面により限定されるものではなく、添付の特許請求の範囲により規定される。従って、特許請求の範囲に記載された本発明の技術的思想を外れない範囲内で、当該技術分野の通常の知識を有している者には様々な形態の置換、変形及び変更が可能で、これらもまた本発明の範囲に属する。
２００、２００Ａ、２００Ｂ、２００Ｃ、２００Ｄ、２００Ｅ ワンタイム・プログラマブル・メモリセル（ＯＴＰメモリセル）
２００’ 選択されたＯＴＰメモリセル
２１０ 選択ゲートトランジスタ
２２０ フォローイングゲートトランジスタ
２３０ アンチヒューズバラクタ
３００ メモリアレイ
Ｇ１ 第一ゲート端子
Ｄ１ 第一ドレイン端子
Ｓ１ 第一ソース端子
Ｇ２ 第二ゲート端子
Ｄ２ 第二ドレイン端子
Ｓ２ 第二ソース端子
Ｇ３ 第三ゲート端子
Ｄ３ 第三ドレイン端子
Ｓ３ 第三ソース端子
Ｏｘ１ ゲート酸化層 （第一ゲート酸化層）
Ｏｘ２ ゲート酸化層 （第二ゲート酸化層）
Ｏｘ３ ゲート酸化層 （第三ゲート酸化層）
ＳＴ１ 浅い溝状絶縁領域
Ｖ１ 第一電圧
Ｖ２ 第二電圧
Ｖ３ 第三電圧
Ｖｇ 接地電圧
ＢＬ ビット線
ＳＬ 信号線

Claims (37)

  1. 第一ゲート端子と、第一ドレイン端子と、第一ソース端子と、該第一ドレイン端子及び該第一ソース端子それぞれに接続された２つの第一ソース／ドレイン拡張領域とを有する選択ゲートトランジスタ、
    第二ゲート端子と、第二ドレイン端子と、前記第一ドレイン端子に接続された第二ソース端子と、該第二ドレイン端子及び該第二ソース端子それぞれに接続された２つの第二ソース／ドレイン拡張領域とを有するフォローイングゲートトランジスタ、並びに、
    第三ゲート端子と、第三ドレイン端子と、前記第二ドレイン端子に接続された第三ソース端子と、該第三ドレイン端子及び該第三ソース端子に接続され、該第三ドレイン端子及び該第三ソース端子をショートさせる、第三ソース／ドレイン拡張領域とを有するアンチヒューズバラクタを有し、
    前記各第一ソース／ドレイン拡張領域は第一の深さを持ち、前記各第二ソース／ドレイン拡張領域及び前記第三ソース／ドレイン拡張領域は該第一の深さよりも深い第二の深さを持つ、
    ワンタイム・プログラマブル・メモリセル。
  2. 第一ゲート端子と、第一ドレイン端子と、第一ソース端子と、該第一ドレイン端子及び該第一ソース端子それぞれに接続された２つの第一ソース／ドレイン拡張領域とを有する選択ゲートトランジスタ、
    第二ゲート端子と、第二ドレイン端子と、前記第一ドレイン端子に接続された第二ソース端子と、該第二ドレイン端子及び該第二ソース端子それぞれに接続された２つの第二ソース／ドレイン拡張領域とを有するフォローイングゲートトランジスタ、並びに、
    第三ゲート端子と、第三ドレイン端子と、前記第二ドレイン端子に接続された第三ソース端子と、該第三ドレイン端子及び該第三ソース端子に接続され、該第三ドレイン端子及び該第三ソース端子をショートさせる、第三ソース／ドレイン拡張領域とを有するアンチヒューズバラクタを有し、
    前記第一ソース／ドレイン拡張領域は第一の深さを持ち、前記第三ソース／ドレイン拡張領域は該第一の深さよりも深い第二の深さを持ち、
    前記フォローイングゲートトランジスタの第二ソース／ドレイン拡張領域は非対称であり、前記第一の深さを持つ第二ソース拡張領域と、前記第二の深さを別に持つ第二ドレイン拡張領域とを有する、
    ワンタイム・プログラマブル・メモリセル。
  3. 前記第一ゲート端子、前記第二ゲート端子、及び前記第三ゲート端子は、同じ厚さを持つゲート酸化層の上に形成される、
    請求項１または２記載のワンタイム・プログラマブル・メモリセル。
  4. 前記第一ゲート端子は第一の厚さを持つ第一ゲート酸化層に形成され、前記第二ゲート端子は前記第一の厚さを持つ第二ゲート酸化層に形成され、前記第三ゲート端子は、前記第一の厚さより薄い第二の厚さを持つ第三ゲート酸化層に形成される、
    請求項１または２記載のワンタイム・プログラマブル・メモリセル。
  5. 前記第三ゲート端子の水平方向の両端部は前記第三ソース／ドレイン拡張領域の水平方向の両端部よりも内側にある、
    請求項１または２記載のワンタイム・プログラマブル・メモリセル。
  6. 前記選択ゲートトランジスタ及び前記フォローイングゲートトランジスタはＰウェル上に形成され、前記アンチヒューズバラクタはＮウェル上に形成される、
    請求項１または２記載のワンタイム・プログラマブル・メモリセル。
  7. 複数の請求項１または２記載の前記ワンタイム・プログラマブル・メモリセルを有するメモリアレイを提供し、
    第一電圧を、ある選択された行における前記ワンタイム・プログラマブル・メモリセルの前記第一ゲート端子に提供し、
    第二電圧を、前記ワンタイム・プログラマブル・メモリセルの全ての前記第二ゲート端子に提供し、
    第三電圧を、ある選択された行における前記ワンタイム・プログラマブル・メモリセルの前記第三ゲート端子に提供し、
    接地電圧を、ある選択された列における前記ワンタイム・プログラマブル・メモリセルの前記第一ソース端子に提供し、
    前記第三電圧は前記第一電圧及び前記第二電圧よりも大きく、前記第一電圧、前記第二電圧及び前記第三電圧は前記接地電圧よりも大きい、
    メモリアレイをプログラミングする方法。
  8. さらに、前記第一電圧を、選択されなかった列の前記ワンタイム・プログラマブル・メモリセルの前記第一ソース端子へ提供する、
    請求項７記載の方法。
  9. さらに、前記接地電圧を、選択されなかった行における前記ワンタイム・プログラマブル・メモリセルの前記第一ゲート端子に提供し、
    前記接地電圧を、前記選択されなかった行における前記ワンタイム・プログラマブル・メモリセルの前記第三ゲート端子に提供する、
    請求項７記載の方法。
  10. さらに、前記接地電圧を、選択されなかった行における前記ワンタイム・プログラマブル・メモリセルの前記第一ゲート端子に提供し、
    前記接地電圧を、前記選択されなかった行における前記ワンタイム・プログラマブル・メモリセルの前記第三ゲート端子に提供し、
    前記第一電圧を、選択されなかった列における前記ワンタイム・プログラマブル・メモリセルの前記第一ソース端子に提供する、
    請求項７記載の方法。
  11. 複数の請求項１または２記載の前記ワンタイム・プログラマブル・メモリセルを有するメモリアレイを提供し、
    第一電圧を、ある選択された行における前記ワンタイム・プログラマブル・メモリセルの前記第一ゲート端子に提供し、
    前記第一電圧を、前記ワンタイム・プログラマブル・メモリセルの全ての前記第二ゲート端子に提供し、
    前記第一電圧を、前記選択された行における前記ワンタイム・プログラマブル・メモリセルの前記第三ゲート端子に提供し、
    接地電圧を、ある選択された列における前記ワンタイム・プログラマブル・メモリセルの前記第一ソース端子に提供し、
    前記選択された列における前記ワンタイム・プログラマブル・メモリセルの前記第一ソース端子に接続されたビット線を介して、記憶されたデータを読み込み、
    前記第一電圧は前記接地電圧よりも大きい
    メモリアレイを読み込む方法。
  12. さらに、前記第一電圧を、選択されなかった列の前記ワンタイム・プログラマブル・メモリセルの前記第一ソース端子へ提供する、
    請求項１１記載の方法。
  13. さらに、前記接地電圧を、選択されなかった行における前記ワンタイム・プログラマブル・メモリセルの前記第一ゲート端子に提供し、
    前記接地電圧を、前記選択されなかった行における前記ワンタイム・プログラマブル・メモリセルの前記第三ゲート端子に提供する、
    請求項１１記載の方法。
  14. さらに、前記接地電圧を、選択されなかった行における前記ワンタイム・プログラマブル・メモリセルの前記第一ゲート端子に提供し、
    前記接地電圧を、前記選択されなかった行における前記ワンタイム・プログラマブル・メモリセルの前記第三ゲート端子に提供し、
    前記第一電圧を、選択されなかった列における前記ワンタイム・プログラマブル・メモリセルの前記第一ソース端子に提供する、
    請求項１１記載の方法。
  15. 複数の請求項１または２記載の前記ワンタイム・プログラマブル・メモリセルを有するメモリアレイを提供し、
    第一電圧を、ある選択された行における前記ワンタイム・プログラマブル・メモリセルの前記第一ゲート端子に提供し、
    前記第一電圧を、前記ワンタイム・プログラマブル・メモリセルの全ての前記第二ゲート端子に提供し、
    接地電圧を、前記ワンタイム・プログラマブル・メモリセルの全ての前記第三ゲート端子に提供し、
    前記第一電圧を、ある選択された列における前記ワンタイム・プログラマブル・メモリセルの前記第一ソース端子に提供し、
    前記選択された行における前記ワンタイム・プログラマブル・メモリセルの前記第三ゲート端子に接続されたビット線を介して、記憶されたデータを読み込み、
    前記第一電圧は前記接地電圧よりも大きい
    メモリアレイを読み込む方法。
  16. さらに、前記接地電圧を、選択されなかった列の前記ワンタイム・プログラマブル・メモリセルの前記第一ソース端子へ提供する、
    請求項１５記載の方法。
  17. さらに、前記接地電圧を、選択されなかった行における前記ワンタイム・プログラマブル・メモリセルの前記第一ゲート端子に提供する、
    請求項１５記載の方法。
  18. さらに、前記接地電圧を、選択されなかった行における前記ワンタイム・プログラマブル・メモリセルの前記第一ゲート端子に提供し、
    前記接地電圧を、選択されなかった列における前記ワンタイム・プログラマブル・メモリセルの前記第一ソース端子に提供する、
    請求項１５記載の方法。
  19. 複数の請求項１または２記載の前記ワンタイム・プログラマブル・メモリセルを有するメモリアレイを提供し、
    ある選択された前記ワンタイム・プログラマブル・メモリセルの、前記選択ゲートトランジスタ及び前記フォローイングゲートトランジスタをオン状態にするために、第一電圧を提供し、
    前記選択されたワンタイム・プログラマブル・メモリセルの前記アンチヒューズバラクタに、反転した読み込み電圧を提供し、
    前記選択されたワンタイム・プログラマブル・メモリセルの前記第一ソース端子に接続されたビット線に、第二電圧を提供し、
    前記選択されたワンタイム・プログラマブル・メモリセルの前記第三ゲート端子に接続された信号線を介して、記憶されたデータを読み込み、
    前記第二電圧は、前記反転した読み込み電圧よりも大きい、
    メモリアレイを読み込む方法。
  20. 第一ゲート端子と、第一ドレイン端子と、第一ソース端子と、該第一ドレイン端子及び該第一ソース端子それぞれに接続された２つの第一ソース／ドレイン拡張領域とを有する選択ゲートトランジスタ、
    第二ゲート端子と、第二ドレイン端子と、前記第一ドレイン端子に接続された第二ソース端子と、該第二ドレイン端子及び該第二ソース端子それぞれに接続された２つの第二ソース／ドレイン拡張領域とを有するフォローイングゲートトランジスタ、並びに
    第三ゲート端子と、前記第二ドレイン端子に接続された第三ソース端子と、該第三ソース端子に接続される第三ソース／ドレイン拡張領域とを有するアンチヒューズバラクタ、を有し、
    前記第三ゲート端子の一部は、浅い溝状絶縁領域の真上に形成されており、該第三ゲート端子の残りの部分は前記第三ソース／ドレイン拡張領域の真上に形成され、
    前記各第一ソース／ドレイン拡張領域は第一の深さを持ち、前記各第二ソース／ドレイン拡張領域及び前記第三ソース／ドレイン拡張領域は該第一の深さよりも深い第二の深さを持つ、
    ワンタイム・プログラマブル・メモリセル。
  21. 第一ゲート端子と、第一ドレイン端子と、第一ソース端子と、該第一ドレイン端子及び該第一ソース端子それぞれに接続された２つの第一ソース／ドレイン拡張領域とを有する選択ゲートトランジスタ、
    第二ゲート端子と、第二ドレイン端子と、前記第一ドレイン端子に接続された第二ソース端子と、該第二ドレイン端子及び該第二ソース端子それぞれに接続された２つの第二ソース／ドレイン拡張領域とを有するフォローイングゲートトランジスタ、並びに
    第三ゲート端子と、前記第二ドレイン端子に接続された第三ソース端子と、該第三ソース端子に接続される第三ソース／ドレイン拡張領域とを有するアンチヒューズバラクタ、を有し、
    前記第三ゲート端子の一部は、浅い溝状絶縁領域の真上に形成されており、該第三ゲート端子の残りの部分は前記第三ソース／ドレイン拡張領域の真上に形成され、
    前記第一ソース／ドレイン拡張領域は第一の深さを持ち、前記第三ソース／ドレイン拡張領域は該第一の深さよりも深い第二の深さを持ち、
    前記フォローイングゲートトランジスタの第二ソース／ドレイン拡張領域は非対称であり、前記第一の深さを持つ第二ソース拡張領域と、前記第二の深さを別に持つ第二ドレイン拡張領域とを有する、
    ワンタイム・プログラマブル・メモリセル
  22. 前記第一ゲート端子、前記第二ゲート端子、及び前記第三ゲート端子は、同じ厚さを持つゲート酸化層の上に形成される、
    請求項２０または２１記載のワンタイム・プログラマブル・メモリセル。
  23. 前記第一ゲート端子は第一の厚さを持つ第一ゲート酸化層に形成され、前記第二ゲート端子は前記第一の厚さを持つ第二ゲート酸化層に形成され、前記第三ゲート端子は、前記第一の厚さより薄い第二の厚さを持つ第三ゲート酸化層に形成される、
    請求項２０または２１記載のワンタイム・プログラマブル・メモリセル。
  24. 前記選択ゲートトランジスタ及び前記フォローイングゲートトランジスタは、Ｐウェル上に形成され、前記アンチヒューズバラクタは、Ｎウェル上に形成される、
    請求項２０または２１記載のワンタイム・プログラマブル・メモリセル。
  25. 複数の請求項２０または２１記載の前記ワンタイム・プログラマブル・メモリセルを有するメモリアレイを提供し、
    第一電圧を、ある選択された行における前記ワンタイム・プログラマブル・メモリセルの前記第一ゲート端子に提供し、
    第二電圧を、前記ワンタイム・プログラマブル・メモリセルの全ての前記第二ゲート端子に提供し、
    第三電圧を、前記選択された行における前記ワンタイム・プログラマブル・メモリセルの前記第三ゲート端子に提供し、
    接地電圧を、ある選択された列における前記ワンタイム・プログラマブル・メモリセルの前記第一ソース端子に提供し、
    前記第三電圧は前記第一電圧及び前記第二電圧よりも大きく、前記第一電圧、前記第二電圧及び前記第三電圧は前記接地電圧よりも大きい、
    メモリアレイをプログラミングする方法。
  26. さらに、前記第一電圧を、選択されなかった列の前記ワンタイム・プログラマブル・メモリセルの前記第一ソース端子へ提供する、
    請求項２５記載の方法。
  27. さらに、前記接地電圧を、選択されなかった行における前記ワンタイム・プログラマブル・メモリセルの前記第一ゲート端子に提供し、
    前記接地電圧を、前記選択されなかった行における前記ワンタイム・プログラマブル・メモリセルの前記第三ゲート端子に提供する、
    請求項２５記載の方法。
  28. さらに、前記接地電圧を、選択されなかった行における前記ワンタイム・プログラマブル・メモリセルの前記第一ゲート端子に提供し、
    前記接地電圧を、前記選択されなかった行における前記ワンタイム・プログラマブル・メモリセルの前記第三ゲート端子に提供し、
    前記第一電圧を、選択されなかった列における前記ワンタイム・プログラマブル・メモリセルの前記第一ソース端子に提供する、
    請求項２５記載の方法。
  29. 複数の請求項２０または２１記載の前記ワンタイム・プログラマブル・メモリセルを有するメモリアレイを提供し、
    第一電圧を、ある選択された行における前記ワンタイム・プログラマブル・メモリセルの前記第一ゲート端子に提供し、
    前記第一電圧を、前記ワンタイム・プログラマブル・メモリセルの全ての前記第二ゲート端子に提供し、
    前記第一電圧を、前記選択された行における前記ワンタイム・プログラマブル・メモリセルの前記第三ゲート端子に提供し、
    接地電圧を、ある選択された列における前記ワンタイム・プログラマブル・メモリセルの前記第一ソース端子に提供し、
    前記選択された列における前記ワンタイム・プログラマブル・メモリセルの前記第一ソース端子に接続されたビット線を介して、記憶されたデータを読み込み、
    前記第一電圧は前記接地電圧よりも大きい
    メモリアレイを読み込む方法。
  30. さらに、前記第一電圧を、選択されなかった列の前記ワンタイム・プログラマブル・メモリセルの前記第一ソース端子へ提供する、
    請求項２９記載の方法。
  31. さらに、前記接地電圧を、選択されなかった行における前記ワンタイム・プログラマブル・メモリセルの前記第一ゲート端子に提供し、
    前記接地電圧を、前記選択されなかった行における前記ワンタイム・プログラマブル・メモリセルの前記第三ゲート端子に提供する、
    請求項２９記載の方法。
  32. さらに、前記接地電圧を、選択されなかった行における前記ワンタイム・プログラマブル・メモリセルの前記第一ゲート端子に提供し、
    前記接地電圧を、前記選択されなかった行における前記ワンタイム・プログラマブル・メモリセルの前記第三ゲート端子に提供し、
    前記第一電圧を、選択されなかった列における前記ワンタイム・プログラマブル・メモリセルの前記第一ソース端子に提供する、
    請求項２９記載の方法。
  33. 複数の請求項２０または２１記載の前記ワンタイム・プログラマブル・メモリセルを有するメモリアレイを提供し、
    第一電圧を、ある選択された行における前記ワンタイム・プログラマブル・メモリセルの前記第一ゲート端子に提供し、
    前記第一電圧を、前記ワンタイム・プログラマブル・メモリセルの全ての前記第二ゲート端子に提供し、
    接地電圧を、前記ワンタイム・プログラマブル・メモリセルの全ての前記第三ゲート端子に提供し、
    前記第一電圧を、ある選択された列における前記ワンタイム・プログラマブル・メモリセルの前記第一ソース端子に提供し、
    前記選択された行における前記ワンタイム・プログラマブル・メモリセルの前記第三ゲート端子に接続されたビット線を介して、記憶されたデータを読み込み、
    前記第一電圧は前記接地電圧よりも大きい
    メモリアレイを読み込む方法。
  34. さらに、前記接地電圧を、選択されなかった列の前記ワンタイム・プログラマブル・メモリセルの前記第一ソース端子へ提供する、
    請求項３３記載の方法。
  35. さらに、前記接地電圧を、選択されなかった行における前記ワンタイム・プログラマブル・メモリセルの前記第一ゲート端子に提供する、
    請求項３３記載の方法。
  36. さらに、前記接地電圧を、選択されなかった行における前記ワンタイム・プログラマブル・メモリセルの前記第一ゲート端子に提供し、
    前記接地電圧を、選択されなかった列における前記ワンタイム・プログラマブル・メモリセルの前記第一ソース端子に提供する、
    請求項３３記載の方法。
  37. 複数の請求項２０または２１記載の前記ワンタイム・プログラマブル・メモリセルを有するメモリアレイを提供し、
    ある選択された前記ワンタイム・プログラマブル・メモリセルの、前記選択ゲートトランジスタ及び前記フォローイングゲートトランジスタをオンにするために、第一電圧を提供し、
    前記選択されたワンタイム・プログラマブル・メモリセルの前記アンチヒューズバラクタに、反転した読み込み電圧を提供し、
    前記選択されたワンタイム・プログラマブル・メモリセルの前記第一ソース端子に接続されたビット線に、第二電圧を提供し、
    前記選択されたワンタイム・プログラマブル・メモリセルの前記第三ゲート端子に接続された信号線を介して記憶されたデータを読み込み、
    前記第二電圧は、前記反転した読み込み電圧よりも大きい、
    メモリアレイを読み込む方法。
JP2014089757A 2013-05-16 2014-04-24 ワンタイム・プログラマブル・メモリセル、該メモリセルを含むメモリアレイのプログラム方法及び読み込み方法 Active JP5788559B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361823928P 2013-05-16 2013-05-16
US61/823,928 2013-05-16

Publications (2)

Publication Number Publication Date
JP2014225658A JP2014225658A (ja) 2014-12-04
JP5788559B2 true JP5788559B2 (ja) 2015-09-30

Family

ID=51895662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014089757A Active JP5788559B2 (ja) 2013-05-16 2014-04-24 ワンタイム・プログラマブル・メモリセル、該メモリセルを含むメモリアレイのプログラム方法及び読み込み方法

Country Status (4)

Country Link
US (2) US9281074B2 (ja)
JP (1) JP5788559B2 (ja)
CN (1) CN104167222B (ja)
TW (1) TWI550779B (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601499B2 (en) * 2013-05-16 2017-03-21 Ememory Technology Inc. One-time programmable memory cell capable of reducing leakage current and preventing slow bit response, and method for programming a memory array comprising the same
US9508396B2 (en) * 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
US9362001B2 (en) * 2014-10-14 2016-06-07 Ememory Technology Inc. Memory cell capable of operating under low voltage conditions
US9786383B2 (en) 2015-02-25 2017-10-10 Ememory Technology Inc. One time programmable non-volatile memory and read sensing method thereof
US9627088B2 (en) 2015-02-25 2017-04-18 Ememory Technology Inc. One time programmable non-volatile memory and read sensing method thereof
FR3036530B1 (fr) * 2015-05-19 2018-03-02 Stmicroelectronics Sa Procede de realisation de cellules memoires du type a programmation unique comportant des condensateurs mos et circuit integre correspondant
US9620176B2 (en) * 2015-09-10 2017-04-11 Ememory Technology Inc. One-time programmable memory array having small chip area
US10109364B2 (en) * 2015-10-21 2018-10-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Non-volatile memory cell having multiple signal pathways to provide access to an antifuse of the memory cell
US9401213B1 (en) * 2015-11-15 2016-07-26 Winbond Electronics Corp. Non-volatile memory apparatus and operation method thereof
US10014066B2 (en) 2015-11-30 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Anti-fuse cell structure including reading and programming devices with different gate dielectric thickness
KR102633049B1 (ko) * 2016-01-08 2024-02-06 삼성전자주식회사 반도체 소자
US9613714B1 (en) * 2016-01-19 2017-04-04 Ememory Technology Inc. One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
JP6200983B2 (ja) * 2016-01-25 2017-09-20 力旺電子股▲ふん▼有限公司ｅＭｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ワンタイムプログラマブルメモリセル、該メモリセルを含むメモリアレイのプログラム方法及び読み込み方法
JP6608312B2 (ja) * 2016-03-08 2019-11-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102567072B1 (ko) * 2016-03-21 2023-08-17 에스케이하이닉스 주식회사 수평형 바이폴라 접합 트랜지스터를 갖는 안티퓨즈 불휘발성 메모리 소자
KR102178025B1 (ko) * 2016-08-09 2020-11-13 매그나칩 반도체 유한회사 감소된 레이아웃 면적을 갖는 otp 셀
US10090309B1 (en) * 2017-04-27 2018-10-02 Ememory Technology Inc. Nonvolatile memory cell capable of improving program performance
US10276253B2 (en) * 2017-08-04 2019-04-30 Micron Technology, Inc. Apparatuses and methods including anti-fuses and for reading and programming of same
EP3454318B1 (en) * 2017-09-12 2022-05-11 eMemory Technology Inc. Security system with entropy bits generated by a puf
TWI693766B (zh) * 2018-04-18 2020-05-11 力旺電子股份有限公司 靜電放電防護裝置
US11152380B2 (en) * 2019-08-06 2021-10-19 Globalfoundries Singapore Pte. Ltd. Memory device and a method for forming the memory device
US11296096B2 (en) * 2019-11-08 2022-04-05 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structure with hybrid junctions
US11217595B2 (en) * 2020-01-15 2022-01-04 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structure with hybrid device and hybrid junction for select transistor
US11663455B2 (en) 2020-02-12 2023-05-30 Ememory Technology Inc. Resistive random-access memory cell and associated cell array structure
US11074985B1 (en) 2020-02-25 2021-07-27 HeFeChip Corporation Limited One-time programmable memory device and method for operating the same
US11152381B1 (en) 2020-04-13 2021-10-19 HeFeChip Corporation Limited MOS transistor having lower gate-to-source/drain breakdown voltage and one-time programmable memory device using the same
US11114140B1 (en) 2020-04-23 2021-09-07 HeFeChip Corporation Limited One time programmable (OTP) bits for physically unclonable functions
US11437082B2 (en) 2020-05-17 2022-09-06 HeFeChip Corporation Limited Physically unclonable function circuit having lower gate-to-source/drain breakdown voltage
US11699496B2 (en) * 2021-07-08 2023-07-11 Changxin Memory Technologies, Inc. Anti-fuse memory circuit
CN113345506B (zh) * 2021-08-04 2021-11-05 南京沁恒微电子股份有限公司 一种反熔丝存储单元及其数据读写电路
US11735266B2 (en) * 2021-08-13 2023-08-22 Ememory Technology Inc. Antifuse-type one time programming memory cell and cell array structure with same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4753413B2 (ja) 2005-03-02 2011-08-24 三洋電機株式会社 不揮発性半導体記憶装置及びその製造方法
US20060203591A1 (en) 2005-03-11 2006-09-14 Lee Dong K One time programmable read-only memory comprised of fuse and two selection transistors
US7253496B2 (en) * 2005-06-28 2007-08-07 Cypress Semiconductor Corporation Antifuse circuit with current regulator for controlling programming current
JP5119626B2 (ja) * 2006-08-18 2013-01-16 富士通セミコンダクター株式会社 電気ヒューズ回路
US8031506B2 (en) * 2008-03-21 2011-10-04 Broadcom Corporation One-time programmable memory cell
TWI430275B (zh) * 2008-04-16 2014-03-11 Magnachip Semiconductor Ltd 用於程式化非揮發性記憶體裝置之方法
JP2009267229A (ja) 2008-04-28 2009-11-12 Elpida Memory Inc 半導体装置及びその製造方法
JP2010147072A (ja) 2008-12-16 2010-07-01 Sanyo Electric Co Ltd 不揮発性半導体記憶装置
CN101887756A (zh) * 2009-05-12 2010-11-17 杭州士兰集成电路有限公司 一次性可编程单元和阵列及其编程和读取方法
US8638589B2 (en) * 2009-07-30 2014-01-28 Ememory Technology Inc. Operating method for non-volatile memory unit
JP2011119640A (ja) 2009-11-06 2011-06-16 Renesas Electronics Corp 半導体装置およびその製造方法
US8681528B2 (en) * 2012-08-21 2014-03-25 Ememory Technology Inc. One-bit memory cell for nonvolatile memory and associated controlling method

Also Published As

Publication number Publication date
CN104167222A (zh) 2014-11-26
JP2014225658A (ja) 2014-12-04
US9281074B2 (en) 2016-03-08
CN104167222B (zh) 2017-05-17
US20150243366A1 (en) 2015-08-27
US20140340955A1 (en) 2014-11-20
US9224497B2 (en) 2015-12-29
TW201445674A (zh) 2014-12-01
TWI550779B (zh) 2016-09-21

Similar Documents

Publication Publication Date Title
JP5788559B2 (ja) ワンタイム・プログラマブル・メモリセル、該メモリセルを含むメモリアレイのプログラム方法及び読み込み方法
US9601499B2 (en) One-time programmable memory cell capable of reducing leakage current and preventing slow bit response, and method for programming a memory array comprising the same
JP6205036B1 (ja) 小さいチップ領域を有するワンタイムプログラマブルメモリアレイ
US9792993B2 (en) Memory cell with high endurance for multiple program operations
TWI570894B (zh) 單一多晶矽層非揮發性記憶體的陣列結構
JP5238458B2 (ja) 不揮発性半導体記憶装置
JP2018201002A (ja) メモリアレイをプログラミング及び読み出すための不揮発性メモリ及び方法並びに不揮発性メモリを有するメモリアレイ
TWI588829B (zh) 一次編程非揮發性記憶胞
JP5492285B2 (ja) 不揮発性メモリに用いる１ビットメモリセルおよびその制御方法
JP5556873B2 (ja) 不揮発性半導体記憶装置
CN105719698A (zh) 熔丝单元电路、熔丝单元阵列及包括其的存储器件
JP4557950B2 (ja) 不揮発性半導体記憶置
JP6200983B2 (ja) ワンタイムプログラマブルメモリセル、該メモリセルを含むメモリアレイのプログラム方法及び読み込み方法
JP5130571B2 (ja) 半導体装置
JP2007026519A (ja) 半導体装置
JP2013235631A (ja) 半導体記憶装置及びその駆動方法
EP3288037B1 (en) Memory array having a small chip area
JP6069137B2 (ja) 不揮発性半導体記憶装置
TWI524351B (zh) 一次編程記憶體及其相關記憶胞結構
JP6086818B2 (ja) 記憶回路
JP2017228616A (ja) 強誘電体メモリ装置
JP2013218779A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150729

R150 Certificate of patent or registration of utility model

Ref document number: 5788559

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250