以下、各実施形態を添付図面を参照して説明する。
なお、添付図面は、部分的に拡大して示している場合があり、寸法,比率などは実際と異なる場合がある。また、断面図では、各部材の断面構造を分かりやすくするために、一部のハッチングを省略している。
図1(a)に示すように、記憶回路10は、複数のセクタ11〜18(「セクタ0」〜「セクタ7」と表記)、デコーダ21、周辺回路22を有している。
図1(b)に示すように、セクタ12は、リアルセル領域12aとダミーセル領域12bとを含む。リアルセル領域12aはセクタ12の中央に設定され、ダミーセル領域12bはリアルセル領域12aの周囲に設定されている。
リアルセル領域12aは、複数のメモリセルMCを含む。メモリセルMCは、不揮発性を有する記憶素子であり、浮遊ゲートと制御ゲートを有している。複数のメモリセルMCは、マトリックス状に配列されている。図1(b)の横方向(行方向)に配置された複数のメモリセルMCは、それぞれワード線WL(図では1本のみ示す)に接続され、縦方向(列方向)に配置された複数のメモリセルMCはそれぞれビット線BL(図では1本のみ示す)に接続されている。リアルセル領域12aに含まれるメモリセルMCの数(行数及び列数)は、セクタ12の構成(語数、記憶容量、等)に応じて設定されている。
ダミーセル領域12bは、複数のダミーセルDCを含む。複数のダミーセルDCは、メモリセルMCと同様にマトリックス状に配列されている。ダミーセルDCは、メモリセルMCと同様に、浮遊ゲートと制御ゲートを有している。ダミーセルDCは、リアルセル領域12aに含まれる複数のメモリセルMCにおける特性のばらつきを抑制するために設けられる。
セクタ12に含まれるセル(メモリセルMC及びダミーセルDC)は、マトリックス状に配置されている。セクタ12の周辺部に配置されたセルの浮遊ゲート及び制御ゲートは、セクタ12の中央部に配置されたセルの浮遊ゲート及び制御ゲートと比べ、形状(幅、長さ、膜厚)に生じるばらつきが大きい。これは、例えば配線密度の差(粗密)による製造工程において生じる。例えば、浮遊ゲートの大きさのばらつきは、セルにおける電気的特性(例えば、しきい値電圧)のばらつきの要因となる。このため、セクタ12内に規則的に配置された複数のセルのうち、セクタ12の周辺のセルをダミーセルDCとしてデータの記憶に使用しない。これにより、セクタ12の中央のメモリセルMCの特性ばらつきを抑えることが可能となる。
図1(a)に示す周辺回路22は、電圧生成回路、選択回路、入出力回路、等を含む。
電圧生成回路は、各セクタ11〜18及びデコーダ21に供給する制御電圧を生成する。周辺回路22は、外部の回路(例えば、中央演算処理装置(CPU))から供給される制御信号に基づく動作モードに応じた制御信号を生成する。動作モードは、メモリセルMCのデータを読み出すリードモード、メモリセルMCにデータを書き込むプログラムモード、メモリセルMCのデータを消去する消去モード(イレースモード)を含む。電圧生成回路は、動作モードに応じて制御電圧の電圧値を制御する。
選択回路は、外部アドレス信号に応じたビット線BLを選択する。入出力回路は、外部から供給される入力データ(書き込みデータ)を増幅して選択されたビット線BLに供給する。メモリセルMCは、制御電圧とビット線BLの電位に応じたデータを記憶する。入出力回路は、外部アドレス信号に基づいて選択されたメモリセルMCに応じたビット線BLの電位に基づく読み出しデータを出力する。
デコーダ21は、制御信号と外部アドレスに応じたセクタを選択する。デコーダ21は、外部アドレス信号に応じたワード線WLを選択する。そして、デコーダ21は、選択したワード線WLの電位を制御電圧に応じて制御する。選択されたワード線WLと上記の選択されたビット線BLの間に接続されたメモリセルMCは、読み出し、プログラムの対象である。
図2に示すように、リアルセル領域12aのメモリセルMCは、制御ゲート(コントロールゲート)CG,浮遊ゲート(フローティングゲート)FGを有している。メモリセルMCの第1端子(例えばソース端子)はソース線SLに接続され、メモリセルMCの第2端子(例えばドレイン端子)はビット線BL(図ではBL0〜BL3)に接続されている。メモリセルMCの制御ゲートCGはワード線WL(図ではWL0〜WL3)に接続されている。
同様に、ダミーセル領域12bのダミーセルDCは、制御ゲートDCG、浮遊ゲートDFGを有している。制御ゲートDCGは第2のゲート配線の一例、浮遊ゲートDFGは第1のゲート配線の一例である。ダミーセルDCの第1端子(例えばソース端子)及び第2端子(例えばドレイン端子)は制御電圧VPWを伝達する配線(以下、配線VPWとする)に接続されている。制御電圧VPWは、図1(a)に示す周辺回路22から供給される。また、ダミーセルDCの制御ゲートDCGは配線VPWに接続されている。制御電圧VPWは第1の制御電圧の一例である。
なお、図2に示すダミーセルDCは、図1(b)に示すダミーセル領域12bに含まれる複数のダミーセルDCの一部であり、メモリセルMCと独立して制御可能な制御ゲートを有するセルである。マトリックス状に配置されたメモリセルMCの制御ゲートは、その配置方向(例えば行方向であって図1(b)の横方向)に沿って延びる配線(例えばポリシリコンの配線)として形成される。この配線はワード線WLとして用いられる。ワード線WLは、行方向に配置されたダミーセルDCの制御ゲートを含む。このワード線WLは、デコーダ21に含まれるワード線ドライバに接続される。ワード線WLのうち、各セルの領域に含まれる部分が制御ゲートとして作用する。したがって、メモリセルMCと同じ列に形成されたダミーセルDCの制御ゲートDCGは、メモリセルMCの制御ゲートCGと同様に制御される。このように、ワード線WLに接続されたダミーセルDCは、後述する平滑用キャパシタとして利用されないため、図2では省略している。
図2に示すように、デコーダ21は、セクタ12に対応するセクタ選択回路31、容量接続回路32、ワード線ドライバ33を有している。
セクタ選択回路31と容量接続回路32は、図1(a)に示す各セクタ11〜18に対応して設けられている。ワード線ドライバ33は、各ワード線に対応して設けられている。なお、図2では、ワード線WL1に対するワード線ドライバ33が示され、他のワード線WL0,WL2,WL3に対応するワード線ドライバが省略されている。
セクタ選択回路31は、制御電圧VPXを伝達する配線(以下、配線VPXとする)に接続されている。制御電圧VPXは、図1(a)に示す周辺回路22から供給される。
セクタ選択回路31は、ワード線ドライバ33に接続されている。セクタ選択回路31は、動作モードとセクタ選択情報に応じて、ワード線ドライバ33を配線VPXに対して接離する。配線VPXに接続されたワード線ドライバ33は、その配線VPXから供給される制御電圧VPXに基づいてワード線WL1を駆動する。制御電圧VPXは第2の制御電圧の一例である。
セクタ選択情報は、例えば図1(a)に示す周辺回路22から供給される。周辺回路22は、動作モードと外部アドレス信号に応じたセクタを選択するためのセクタ選択情報を生成する。
例えばリード動作のとき、周辺回路22は、図1(a)に示すセクタ11〜18を選択するようにセクタ制御情報を生成する。また、プログラム動作のとき、セクタ11〜18のうち、周辺回路22は、外部アドレス信号に応じた1つのセクタを選択するようにセクタ選択情報を生成する。また、消去動作のとき、セクタ11〜18を選択するようにセクタ制御情報を生成する。
セクタ選択回路31は、セクタ選択情報に基づいて対応するセクタ(図2に示すセクタ12)が選択されるとき、セクタ12に対応する全てのワード線ドライバ33を配線VPXに接続する。したがって、リード動作のとき、セクタ11〜18(図1(a)参照)に対応するワード線ドライバ33を配線VPXに接続する。また、プログラム動作のとき、選択された1つのセクタに対応するワード線ドライバ33を配線VPXに接続する。そして、消去動作のとき、セクタ11〜18に対応するワード線ドライバ33を配線VPXに接続する。
ワード線ドライバ33は、トランジスタT11,T12を含む。トランジスタT11は例えばPチャネルMOSトランジスタであり、トランジスタT12は例えばNチャネルMOSトランジスタである。トランジスタT11,T12のゲート端子には、図1(a)に示すデコーダ21により生成されるワード線選択信号WSELが供給される。トランジスタT11のソース端子及びバックゲート端子はセクタ選択回路31を介して配線VPXに接続され、トランジスタT11のドレイン端子はトランジスタT12のドレイン端子に接続されている。トランジスタT12のソース端子及びバックゲート端子は、制御電圧XDSを伝達する配線(以下、配線XDSとする)に接続されている。制御電圧XDSは、図1(a)に示す周辺回路22から供給される。そして、トランジスタT11のドレイン端子とトランジスタT12のドレイン端子の間の接続点はワード線WL1に接続されている。
ワード線ドライバ33は、ワード線選択信号WSELに応じて、制御電圧VPX又は制御電圧XDSをワード線WL1に供給する。つまり、ワード線ドライバ33は、制御電圧VPX,XDSを動作電圧としてワード線WL1を駆動する。
容量接続回路32は、制御電圧VPPIを伝達する配線(以下、配線VPPIとする)に接続されている。制御電圧VPPIは、図1(a)に示す周辺回路22から供給される。容量接続回路32は、ダミーセルDCの浮遊ゲートDFGに接続されている。また、容量接続回路32は、セクタ選択回路31とワード線ドライバ33との間のノードN1に接続されている。容量接続回路32は、動作モードに応じて、ダミーセルDCの浮遊ゲートDFGをノードN1に対して接離する。例えば、容量接続回路32は、リード動作のときに浮遊ゲートDFGをノードN1に接続し、消去動作のときに浮遊ゲートDFGをノードN1から切り離す。
図3に示すように、容量接続回路32は、オア回路41、ナンド回路42、インバータ回路43、トランジスタT21〜T26を含む。
オア回路41には、プログラム制御信号PGMと消去制御信号ERSが供給される。オア回路41は、制御信号PGM,ERSを論理演算(論理和演算)した結果に応じたレベルの信号S1を出力する。ナンド回路42には、リード制御信号RDXとオア回路41の出力信号S1が供給される。ナンド回路42は、制御信号RDXとオア回路41の出力信号S1を論理演算(否定論理積演算)した結果に応じたレベルの信号S2を出力する。インバータ回路43は、ナンド回路42の出力信号S2を論理反転したレベルの信号S3を出力する。
上記の制御信号RDX,PGM,ERSのレベルは、動作モードに応じて設定され、図1(a)に示す周辺回路22から供給される。例えば、Lレベル(低電位電圧VSSレベル)の制御信号RDXはリード動作を示す。同様に、Hレベルの制御信号PGMはプログラム動作を示し、Hレベル(高電位電圧VCCレベル)の制御信号ERSは消去動作を示す。高電位電圧VCCは例えば5ボルト(V)であり、低電位電圧VSSは例えば0Vである。
したがって、ナンド回路42は、リード動作のとき、Hレベルの信号S2を出力する。そして、ナンド回路42は、プログラム動作または消去動作のときにLレベルの信号S2を出力する。インバータ回路43は、信号S2のレベルを論理反転したレベルの信号S3を出力する。
トランジスタT21〜T23は例えばPチャネルMOSトランジスタであり、トランジスタT24〜T26は例えばNチャネルMOSトランジスタである。トランジスタT21のソース端子及びバックゲート端子は配線VPPIに接続されている。同様に、トランジスタT22のソース端子及びバックゲート端子は配線VPPIに接続されている。トランジスタT21のドレイン端子はトランジスタT22のゲート端子とトランジスタT24のドレイン端子に接続されている。トランジスタT22のドレイン端子はトランジスタT21のゲート端子とトランジスタT25のドレイン端子に接続されている。トランジスタT24,T25のゲート端子は高電位電圧VCCを伝達する配線(以下、配線VCCとする)に接続されている。トランジスタT24,T25のバックゲート端子は低電位電圧VSSを伝達する配線(以下、配線VSSとする)に接続されている。トランジスタT24のソース端子には信号S2が供給され、トランジスタT25のソース端子には信号S3が供給される。
トランジスタT22のドレイン端子とトランジスタT25のドレイン端子の間のノードN1は、トランジスタT23のゲート端子とトランジスタT26のゲート端子に接続されている。トランジスタT23の第1端子(例えばドレイン端子)はダミーセルDCの浮遊ゲートDFGに接続されている。トランジスタT23の第2端子(例えばソース端子)とバックゲート端子は互いに接続され、それらの接続点はノードN1に接続されている。トランジスタT26の第1端子(例えばドレイン端子)はダミーセルDCの浮遊ゲートDFGに接続されている。トランジスタT26の第2端子(例えばソース端子)とバックゲート端子は互いに接続され、それらの接続点は配線VPWに接続されている。
次に、記憶回路10の作用を説明する。
図4は、動作モードと、各動作モードにおける制御電圧等の一例を示す。図4において、Vcapは、図3に示す浮遊ゲートDFGの電圧を示す。「READ」はリード動作、「PGM」はプログラム動作、「ERS」は消去動作を示す。各動作モードにおいて、「選択」は外部アドレス信号に応じて選択されるワード線WL及びビット線BLの電圧、「非選択」は選択されないワード線WL及びビット線BLの電圧を示す。例えば、リード動作において、制御電圧VPXは「5V」、制御電圧VPWは「0V」、制御電圧VPPIは「5V」である。
[リード動作]
図3に示すナンド回路42は、リード動作のとき、Hレベルの信号S2を出力し、インバータ回路43はLレベルの信号S3を出力する。このとき、制御電圧VPPIは「5V」(図4参照)である。このため、トランジスタT21,T25がオンし、トランジスタT22,T24がオフする。したがって、トランジスタT23,T26のゲート端子レベルはLレベル(低電位電圧VSSレベル)となる。そして、全てのセクタに対応するセクタ選択回路31は、ワード線ドライバ33を配線VPXに接続する。すると、ノードN1に接続されたトランジスタT23の第2端子には、制御電圧VPXが印加される。このトランジスタT23のゲート端子レベルはLレベルである。したがって、トランジスタT23はオンし、ダミーセルDCの浮遊ゲートDFGをノードN1に接続する。これにより、浮遊ゲートDFGのゲート端子電圧Vcapは、制御電圧VPXと等しく(図4参照)なる。ダミーセルDCの浮遊ゲートDFGに第1端子が接続されたトランジスタT26は、ゲート端子レベルがLレベルであり、第2端子が制御電圧VPW(=0V)である。したがって、トランジスタT26はオフする。
図5(a)に示すように、ダミーセルDCにおいて、制御ゲートDCGとソース端子(拡散領域52)とドレイン端子(拡散領域53)に制御電圧VPWが供給される。そして、制御電圧VPWは、P型ウェル領域51に供給される。したがって、ダミーセルDCは、図5(b)に示すように、2つの容量素子61,62を含む。このとき、浮遊ゲートDFGのゲート端子電圧Vcapの電圧値は、制御電圧VPXの電圧値(=5V)と等しく、制御電圧VPWの電圧値(=0V)と異なる。そして、浮遊ゲートDFGは、図3に示すように、トランジスタT23を介してノードN1に接続される。このため、図5(b)に示す容量素子61,62を含むダミーセルDCは、図3に示すノードN1における電圧値である制御電圧VPXを安定化する平滑用キャパシタとして働く。
上記したように、全てのセクタに対応するセクタ選択回路31は、ワード線ドライバ33に配線VPXを接続する。そして、各セクタに対応する容量接続回路32は、制御信号にRDX,PGM,ERSに基づいて、ダミーセルDCの浮遊ゲートDFGをノードN1に接続する。従って、選択信号WSELに応答してワード線WLを駆動するワード線ドライバ33に対して、全てのセクタ11〜18に対応する容量接続回路に接続されたダミーセルDCの浮遊ゲートDFGがノードN1に接続される。
[プログラム動作]
図3に示すナンド回路42は、プログラム動作のとき、Lレベルの信号S2を出力し、インバータ回路43はHレベルの信号S3を出力する。このとき、制御電圧VPPIは「10V」(図4参照)である。このため、トランジスタT21,T25がオフし、トランジスタT22,T24がオンする。したがって、トランジスタT23,T26のゲート端子レベルはHレベル(制御電圧VPPIレベル)となる。そして、プログラム対象のセクタに対応するセクタ選択回路31は、ワード線ドライバ33を配線VPXに接続する。すると、ノードN1に接続されたトランジスタT23の第2端子には、制御電圧VPXが印加される。このトランジスタT23のゲート端子レベルはHレベル(制御電圧VPPIレベル)である。したがって、トランジスタT23はオフする。
ダミーセルDCの浮遊ゲートDFGに第1端子が接続されたトランジスタT26は、ゲート端子レベルがHレベルであり、第2端子が制御電圧VPW(=0V)である。したがって、トランジスタT26はオンし、ダミーセルDCの浮遊ゲートDFGを配線VPWに接続する。これにより、浮遊ゲートDFGのゲート端子電圧Vcapは、制御電圧VPWと等しく(図4参照)なる。したがって、図5(b)に示す容量素子61,62の2つの電極の電圧値が等しくなる。このように、浮遊ゲートDFGの電圧値を制御電圧VPWと等しくすることで、浮遊ゲートDFGの劣化を抑制する。
[消去動作]
図3に示すナンド回路42は、消去動作のとき、LレベルのS2を出力し、インバータ回路43はHレベルの信号S3を出力する。このとき、制御電圧VPPIは「10V」(図4参照)である。このため、トランジスタT21,T25がオンし、トランジスタT22,T24がオフする。したがって、トランジスタT23,T26のゲート端子レベルはHレベル(制御電圧VPPIレベル)となる。そして、全てのセクタに対応するセクタ選択回路31は、ワード線ドライバ33を配線VPXに接続する。すると、ノードN1に接続されたトランジスタT23の第2端子には、制御電圧VPXが印加される。このトランジスタT23のゲート端子レベルはLレベルである。したがって、トランジスタT23はオフする。
ダミーセルDCの浮遊ゲートDFGに第1端子が接続されたトランジスタT26は、第2端子が制御電圧VPW(=9V)に対してゲート端子レベルが電圧VPPIレベル(=10V)となる。したがって、トランジスタT26はオンし、ダミーセルDCの浮遊ゲートDFGを配線VPWに接続する。これにより、浮遊ゲートDFGのゲート端子電圧Vcapは、制御電圧VPWと等しく(図4参照)なる。したがって、図5(b)に示す容量素子61,62の2つの電極の電圧値が等しくなる。このように、浮遊ゲートDFGの電圧値を制御電圧VPWと等しくすることで、消去動作のときに電位差が大きな制御電圧VPW,XDSがダミーセルDCに加わるのを防止し、浮遊ゲートDFGの劣化を抑制する。
次に、比較例を説明する。なお、上記で説明した記憶回路10と同様の部材については同じ符号を付して説明する。
図6に示すように、この記憶回路60のセクタは、リアルセル領域62aとダミーセル領域62bを含む。リアルセル領域62aは、マトリックス状に配列された複数のメモリセルMCを有している。ダミーセル領域62bは、マトリックス状に配列された複数のダミーセルDCを有している。各ダミーセルDCの第1端子及び第2端子(ソース端子及びドレイン端子)と制御ゲートDCGは配線VPWに接続され、浮遊ゲートDFGは未接続(フローティング状態)である。
メモリセルMCの制御ゲートCGが接続されたワード線WL1は、記憶回路10のデコーダに含まれるワード線ドライバ63に接続されている。ワード線ドライバ63には制御電圧VPX,XDSが供給される。ワード線ドライバ63は、ワード線選択信号WSELに応じて、制御電圧VPXまたは制御電圧XDSをワード線WL1に供給する。例えば制御電圧VPXをワード線WL1に供給する場合、図7に二点鎖線にて示すように、ワード線WL1の容量負荷のため制御電圧VPXの電圧値が一時的に低下する。この制御電圧VPXによってワード線WL1の電圧値が制御電圧VPXと等しい電圧値になるまでに要する時間(立ち上がり時間)が、制御電圧VPXが低下しない場合と比べて長くなる。このワード線WL1の立ち上がり時間は、メモリセルMCに対する読み出し速度に影響する。ワード線WL1の立ち上がりを待ってから、センスアンプ回路等を活性化することが好ましい。このため、制御電圧VPXの一時的な低下は、リード動作における高速化を妨げる要因となる。
これに対し、上記した記憶回路10は、図2に示すように、ダミーセル領域12bに含まれるダミーセルDCの浮遊ゲートDFGを、ワード線ドライバ33に制御電圧VPXを供給する経路のノードN1に接続する。図5(a),(b)に示すように、ダミーセルDCは2つの容量素子61,62を含む。これらの容量素子61,62は、図2に示すノードN1に対して接続された平滑用キャパシタとして働く。従って、ダミーセルDCは、図7に実線にて示すように、制御電圧VPXの一時的な低下を抑制する。これにより、ワード線WL1の電位は、0Vから制御電圧VPXレベルまで立ち上がるために要する時間が、上記の比較例よりも短くなる。これにより、リード動作の高速化を図ることが可能となる。
なお、図1(a)に示す周辺回路22内、例えば制御電圧VPXを生成する回路の付近に平滑用キャパシタを形成し、その平滑用キャパシタにより制御電圧VPXを安定化させることが考えられる。このように形成した平滑用キャパシタは、周辺回路22に近いセクタ、例えば図1(a)に示すセクタ14,18における制御電圧VPXの変動に対して有効に働くと思われる。しかし、周辺回路22から離れたセクタ11,15等における制御電圧VPXの一時的な低下を抑制する効果は小さい。
これに対し、上記した記憶回路10は、ワード線ドライバ33が駆動するワード線WL1に接続されたメモリセルMCと同じセクタに含まれるダミーセルDCを平滑化キャパシタとして使用する。このようなダミーセルDCによる平滑用キャパシタは、周辺回路22に形成した平滑用キャパシタと比べワード線ドライバ33までの距離が近いため、制御電圧VPXの一時的な低下に対して有効に働く。これにより、リード動作の高速化を図ることが可能となる。
図1(b)に示すセクタ12において、各列に含まれる複数のメモリセルMCは、各列に対応するワード線WLに接続されている。各メモリセルMCは、浮遊ゲートFGと制御ゲートCGを有している。メモリセルMCの浮遊ゲートFGは、それぞれのメモリセルMCに記憶されるデータに応じた電荷を蓄積する。このため、各メモリセルMCの浮遊ゲートFGは、互いに絶縁するように形成される。図2に示すように、行方向に配置された複数のメモリセルMCの制御ゲートは、それらのメモリセルMCに対して共通な1つのワード線ドライバ33により駆動される。したがって、ワード線WLは、対応する複数のメモリセルMCに含まれる浮遊ゲートFGと容量結合するように形成される。そして、ワード線WLにおいて、各メモリセルMCの浮遊ゲートFGと容量結合する部分は、各メモリセルMCの制御ゲートCGとして働く。
図8に示すように、ワード線ドライバ33の出力端子は、ワード線WLとストラップ線WSLに接続されている。上記したように、ワード線WLは、複数のメモリセルMCの制御ゲートCGを、メモリセルMCの行方向に沿って延出して形成される。ストラップ線WSLは、ワード線WLと平行に形成される。そして、ワード線WLとストラップ線WSLは、所定位置において互いに接続される。ワード線WLの材料は、浮遊ゲートFGと同様に、例えばポリシリコンである。ポリシリコンは、アルミニウムや銅等の金属配線に比べて抵抗値が高い。このように抵抗値が高い材料は、ワード線WLの電位の急峻な変化を阻害する要因となる。このため、ワード線WLと比べて抵抗値が低い材料の配線(ストラップ線)をワード線WLと平行に形成し、ストラップ線とワード線WLとを互いにコンタクトにて接続することで、ワードドライバにて駆動する配線の抵抗値をワード線WL単体と比べて低くする。これにより、ワード線WLの急峻な電位変化を可能とする。
例えば、図9に示すように、セクタ12は2つのワードストラップ領域71を有している。各ワードストラップ領域71は、ワード線WLと直交する方向に沿って延びるように設定されている。そして、セクタ12には、ワード線WLと平行(ワード線WLの上方)にストラップ線WSLが形成されている。ストラップ線WSLの材料は例えば銅である。ストラップ線WSLは、例えばワード線WLと同じ幅にて形成されている。なお、図9では、ワード線WLとストラップ線WSLとを明示するため、ワード線WLの大きさとストラップ線WSLの大きさを相違するように示している。ワード線WLとストラップ線WSLは、ワードストラップ領域71に形成されたコンタクト72により互いに接続されている。
同様に、ダミーセル領域12bは、複数列(図9において2列)のダミーセルDCを有している。図2に示すように、また、各ダミーセルDCの制御ゲートDCGは、配線VPWに接続されている。したがって、ダミーセル領域12bに含まれるダミーセルDCの制御ゲートDCGの電位は、配線VPWの電位である制御電圧VPWとなる。このため、図9に示すように、ダミーセル領域12bに含まれるダミーセルDCの制御ゲートDCGは、行方向(図9の横方向)及び列方向(図9の上下向)に延在されて互いに接続され、1つの大きな板状の制御ゲートDCGとして形成される。
また、図2に示すように、各ダミーセルDCの浮遊ゲートDFGは、容量接続回路32に接続されている。したがって、ダミーセル領域12bに含まれるダミーセルDCの浮遊ゲートDFGの電位は、容量接続回路32により接続されるノードN1または配線VPWの電位となる。このため、図9に示すように、ダミーセル領域12bに含まれるダミーセルDCの浮遊ゲートDFGは、制御ゲートDCGと同様に、列方向及び行方向に延在されて互いに接続され、1つの大きな板状の浮遊ゲートDFGとして形成される。なお、図9では、浮遊ゲートDFGの外形形状は制御ゲートDCGの外形形状と略一致している。
ダミーセル領域12bの制御ゲートDCGの上方には、リアルセル領域12aにおけるストラップ線WSLと同様に、ストラップ線DSL1,DSL2が形成されている。そして、ストラップ線DSL1は、ワードストラップ領域71に形成されたコンタクト73により浮遊ゲートDFGに接続されている。ストラップ線DSL2は、ワードストラップ領域71に形成されたコンタクト74により制御ゲートDCGに接続されている。
図9に示すように、制御ゲートDCGには、セクタ12の端部からセクタ12の中央に向う方向に沿って切欠部81が形成されている。コンタクト73はこの切欠部81内に形成され、このコンタクト73により浮遊ゲートDFGとストラップ線DSL1とが互いに接続される。同様に、浮遊ゲートDFGには、セクタ12の内側からセクタ12の端部に向う方向に沿って切欠部82が形成されている。そして、コンタクト74は、この切欠部82が形成された領域内に形成され、このコンタクト74により制御ゲートDCGとストラップ線DSL2とが互いに接続される。
図10(a)は、図9に示すワードストラップ領域71に沿った断面における制御ゲートDCG及び浮遊ゲートDFGを示す。図10(b)は、図10(a)のB−B線断面図、図10(c)は図10(a)のC−C線断面図を示す。
図10(a)に示すように、P型ウェル領域51に素子分離領域54が形成されている。この素子分離領域54は、図9に示すワードストラップ領域71に応じて形成されている。その素子分離領域54の上方にコンタクト73,74が形成されている。
図10(b)に示すように、コンタクト73は、パッド101,102とプラグ103〜105を含む。パッド101は第1金属パッド層(M1L)に形成されている。パッド102は第2金属パッド層(M2L)に形成されている。ストラップ線DSL1は第3金属パッド層M3L)に形成されている。浮遊ゲートDFGはプラグ103によりパッド101に接続されている。パッド101はプラグ104によりパッド102に接続されている。パッド102はプラグ105によりストラップ線DSL1に接続されている。
図10(c)に示すように、コンタクト74は、パッド111,112とプラグ113〜115を含む。パッド111は第1金属パッド層(M1L)に形成されている。パッド112は第2金属パッド層(M2L)に形成されている。ストラップ線DSL2は第3金属パッド層M3L)に形成されている。制御ゲートDCGはプラグ113によりパッド111に接続されている。パッド111はプラグ114によりパッド112に接続されている。パッド112はプラグ115によりストラップ線DSL2に接続されている。
ストラップ線DSL1の材質は、例えば銅である。このストラップ線DSL1は、浮遊ゲートDFGの実質的な抵抗値を、ポリシリコンの抵抗値よりも低くする。これにより、図2に示す容量接続回路32により制御される浮遊ゲートDFGのゲート端子電圧Vcapの変化に要する時間を、浮遊ゲートDFG単体の場合と比べて短くする。つまり、ストラップ線DSL1は、浮遊ゲートDFGの電圧変化における応答性を向上する。同様に、ストラップ線DSL2の材質は、例えば銅である。このストラップ線DSL2は、制御ゲートDCGの電圧変化における応答性を向上する。
次に、上記の記憶回路10を含む半導体装置の製造工程を説明する。
図11に示すように、半導体装置は、セクタ12(図において破線より左側)とロジック部140(図において破線より右側)を含む。なお、図11は、セクタ12に含まれるワードストラップ領域71の断面を概略的に示す。図11は、ロジック部140について、N型トランジスタを例示する。
セクタ12において、P型基板SWにN型ウェル領域50が形成され、そのN型ウェル領域50にP型ウェル領域51が形成されている。そして、P型ウェル領域51に素子分離領域54が形成されている。素子分離領域54は、例えばSTI(Shallow Trench Isolation)である。P型ウェル領域51は素子分離領域54により複数の活性領域に区画される。活性領域には拡散領域52,53が形成されている。拡散領域52,53は、N型の不純物(例えば、リン、ヒ素等)を含む。拡散領域52,53は、セクタ12に含まれるメモリセルMCやダミーセルDCのソース領域及びドレイン領域(図2参照)である。
素子分離領域54の上には絶縁膜121,浮遊ゲートDFG,絶縁膜122,制御ゲートDCGがこの順番で形成されている。絶縁膜121は、例えばシリコン酸化膜である。絶縁膜122は、例えばONO膜(シリコン酸化膜/窒化膜/シリコン酸化膜の積層絶縁膜)である。絶縁膜121には、切欠部121aが形成されている。同様に、絶縁膜122には、切欠部122aが形成されている。なお、浮遊ゲートDFGの切欠部82(図10(a)参照)と制御ゲートDCGの切欠部81(図10(a)参照)については、図11における符号を省略している。
P型ウェル領域51(拡散領域52,53)及び制御ゲートDCGは絶縁膜131により覆われている。絶縁膜131は、例えばシリコン酸化膜である。この絶縁膜131には、プラグ103,113とコンタクト132が埋め込まれている。また、絶縁膜131には、N型ウェル領域50の電位を固定するためのタップ136と、P型ウェル領域51の電位を固定するためのタップ137が埋め込まれている。絶縁膜131の上には、プラグ103,113に接続されるパッド101,111と、コンタクト132に接続される配線133が形成されている。また、絶縁膜131の上には、タップ136,137に接続される配線138,139が形成されている。パッド101,111と配線133は、絶縁膜134により覆われている。絶縁膜134にはプラグ104,114が埋め込まれている。絶縁膜134の上には、プラグ104,114に接続されるパッド102,112が形成されている。パッド102,112は絶縁膜135により覆われている。絶縁膜135にはプラグ105,115が埋め込まれている。絶縁膜135の上には、プラグ105,115に接続されるストラップ線DSL1,DSL2が形成されている。
ロジック部140は、例えば図1に示す周辺回路22やデコーダ21である。このロジック部140は、低電圧動作(例えば電源電圧VCCにより動作する)のトランジスタT31を有している。ロジック部140において、P型基板SWにP型ウェル領域141が形成されている。P型ウェル領域141は、素子分離領域142により複数の活性領域に区画される。活性領域にトランジスタT31が形成されている。活性領域において、P型ウェル領域141には拡散領域143が形成されている。拡散領域143は、トランジスタT31のソース領域及びドレイン領域である。P型ウェル領域141のチャネル上には、絶縁膜144とゲート端子145が形成されている。P型ウェル領域141及びゲート端子145は、絶縁膜131により覆われている。絶縁膜131には、コンタクト146が埋め込まれている。また、絶縁膜131には、P型ウェル領域141の電位を固定するためのタップ148が埋め込まれている。絶縁膜131の上には、コンタクト146に接続される配線147が形成されている。また、絶縁膜131の上には、タップ148に接続される配線149が形成されている。なお、図11では、第1の金属配線層(M1L)より後に形成される配線について省略している。
次に、図11に示す構造の製造工程について説明する。
なお、以下の説明及び図において、図11に示す構成のうち、P型基板SW及びN型ウェル領域50を省略している。
先ず、図12(a)に示すように、P型ウェル領域51,141に素子分離領域54,142を形成する。次に、図12(b)に示すように、例えばフォトリソグラフィ法によりロジック部を覆うレジスト膜151を形成し、このレジスト膜151をマスクとしてシリコン酸化膜152を成膜する。そして、図12(c)に示すように、シリコン酸化膜152の上にポリシリコン膜153を成膜する。
次に、図13(a)に示すように、例えばフォトリソグラフィ法によりポリシリコン膜153上面の所定領域を覆うレジスト膜154を形成する。そして、レジスト膜154をマスクとしてポリシリコン膜153とシリコン酸化膜152をエッチングし、図13(b)に示す絶縁膜121及び浮遊ゲートDFGを形成する。このエッチングにより、絶縁膜121の切欠部121aと浮遊ゲートDFGの切欠部82が形成される。そして、図13(c)に示すように、レジスト膜151,154を除去する。次いで、図13(d)に示すように、例えばフォトリソグラフィ法によりロジック部を覆うレジスト膜155を形成し、このレジスト膜155をマスクとして絶縁膜156を成膜する。この絶縁膜156は、シリコン酸化膜、窒化膜、シリコン酸化膜を順次形成したONO膜である。
次いで、図14(a)に示すように、絶縁膜156の上にポリシリコン膜157を成膜する。そして、図14(b)に示すように、例えばフォトリソグラフィ法によりポリシリコン膜157上面の所定領域を覆うレジスト膜158を形成する。そして、レジスト膜158をマスクとしてポリシリコン膜157と絶縁膜156をエッチングし、図14(c)に示す絶縁膜122及び制御ゲートDCGを形成する。
次に、図15(a)に示すように、レジスト膜155,158を除去する。そして、図15(b)に示すように、例えばフォトリソグラフィ法によりレジスト膜159を形成し、このレジスト膜159をマスクとしてロジック部の上面にシリコン酸化膜160を成膜する。そして、図15(c)に示すように、シリコン酸化膜160の上にポリシリコン膜161を成膜する。そして、レジスト膜159を除去する。
次いで、図16(a)に示すように、例えばフォトリソグラフィ法により制御ゲートDCG上面の所定領域を覆うレジスト膜162と、ロジック部のポリシリコン膜161の所定領域を覆うレジスト膜163を形成する。次いで、図16(b)に示すように、レジスト膜162をマスクとして制御ゲートDCGと絶縁膜122をエッチングして切欠部81,122aを形成し、浮遊ゲートDFGの上面一部を露出する。また、レジスト膜163をマスクとしてポリシリコン膜161とシリコン酸化膜160をエッチングし、トランジスタT31のゲート端子145及びゲート絶縁膜144を形成する。次に、そして、図16(c)に示すように、レジスト膜162,163を除去する。
次に、図17(a)に示すように、例えばフォトリソグラフィ法によりロジック部を覆うレジスト膜164を形成する。そして、制御ゲートDCG及び浮遊ゲートDFGをマスクとしてN型の不純物をP型ウェル領域51に添加し、拡散領域52,53を形成する。そして、図17(b)に示すように、レジスト膜164を除去する。
次に、図17(c)に示すように、例えばフォトリソグラフィ法によりレジスト膜165を形成する。このレジスト膜165に、ロジック部の所定領域(トランジスタT31に対応する活性領域)に応じた開口165aを形成する。そして、開口165aからロジック部のゲート端子145をマスクとしてN型の不純物をP型ウェル領域141に添加し、拡散領域143を形成する。
次いで、図18(a)に示すように、レジスト膜165を除去する。次に、図18(b)に示すように、レジスト膜166を形成し、そのレジスト膜166に例えばフォトグラフィ法によりコンタクトホール166aを形成する。これらのコンタクトホール166aにより、拡散領域52,53,143,制御ゲートDCG,浮遊ゲートDFGの上面を露出する。そして、コンタクトホール166a内に、例えばタングステン等の導電材を充填してコンタクト132,146,プラグ103,113を形成する。なお、コンタクト132,146,プラグ103,113は、コンタクトホール166a内に形成されたチタン(Ti)や窒化チタン(TiN)等のバリア膜と、バリア膜内に充填されたタングステンなどの導電材により形成されてもよい。なお、図では省略したが、図11に示すタップ136,137,148も同様に形成される。そして、図18(c)に示すように、レジスト膜166を除去する。
次に、図19(a)に示すように、絶縁膜131を形成し、この絶縁膜131によりコンタクト132,146,プラグ103,113を埋設する。そして、図19(b)に示すように、所定位置に開口167aを有するレジスト膜167を形成し、このレジスト膜167をマスクとして第1の金属配線層(M1L)の配線133,147,パッド101,111を形成する。なお、図では省略したが、図11に示す配線138,139,149も同様に形成される。
次いで、図20(a)に示すように、レジスト膜167を除去する。そして、図20(b)に示すように、絶縁膜134を成膜する。
以降、同様にして第2の金属配線層(M2L)、第3の金属配線層(M3L)の配線等を形成する。なお、配線が銅の場合、各金属配線層の配線と、その配線と下層の配線とを接続するコンタクトは、同時に形成される。
以上記述したように、本実施形態によれば、以下の効果を奏する。
(1)記憶回路10のワード線ドライバ33は、ワード線選択信号WSELに応じて、制御電圧VPX又は制御電圧XDSをワード線WL1に供給する。つまり、ワード線ドライバ33は、制御電圧VPX,XDSを動作電圧として動作する。容量接続回路32は、ダミーセルDCの浮遊ゲートDFGに接続されている。また、容量接続回路32は、セクタ選択回路31とワード線ドライバ33との間のノードN1に接続されている。容量接続回路32は、動作モードに応じて、ダミーセルDCの浮遊ゲートDFGをノードN1に対して接離する。
ダミーセルDCにおいて、制御ゲートDCGとソース端子(拡散領域52)とドレイン端子(拡散領域53)に制御電圧VPWが供給される。そして、制御電圧VPWは、P型ウェル領域51に供給される。したがって、ダミーセルDCは、2つの容量素子61,62を含む。リード動作において、浮遊ゲートDFGのゲート端子電圧Vcapの電圧値は、制御電圧VPXの電圧値(=5V)と等しく、制御電圧VPWの電圧値(=0V)と異なる。そして、浮遊ゲートDFGは、ワード線ドライバ33に制御電圧VPXを供給する経路のノードN1に接続される。このため、容量素子61,62を含むダミーセルDCは、ノードN1における電圧値である制御電圧VPXを安定化する平滑用キャパシタとして働く。制御電圧VPXを安定化することにより、ワード線ドライバ33により駆動されるワード線WLの電位が、制御電圧VPXが変動する場合に比して所定の電位(制御電圧VPXレベル)まで速やかに立ち上がる。つまり、ワード線WLを駆動するために要する時間を短縮することができるため、読み出し動作の高速化を図ることができる。
(2)容量接続回路32は、セクタ12に含まれるダミーセルDCの浮遊ゲートDFGを、ワード線WLを駆動するワード線ドライバ33に制御電圧VPXを供給する経路のノードN1に接続する。ノードN1に接続されたダミーセルDCは、平滑用キャパシタとして働く。したがって、ワード線WLを駆動するワード線ドライバ33の近傍に平滑用キャパシタを形成したことと等価であるため、制御電圧VPXの変動に対して速やかに対応することが可能となり、平滑用キャパシタを別の箇所(例えば、周辺回路22内)に形成した場合と比べ、より制御電圧VPXを安定化することができる。
(3)リード動作において、全てのセクタ11〜18に対応するセクタ選択回路31は、ワード線ドライバ33を配線VPXに接続する。従って、選択信号WSELによりワード線WLを駆動するワード線ドライバ33に制御電圧VPXを供給する経路のノードN1には、そのワード線ドライバ33に対応するセクタに含まれるダミーセルDCと、他のセクタに含まれるダミーセルDCが接続される。複数のダミーセルDCのそれぞれの容量素子は、並列に接続される。このため、大きな容量値の平滑用キャパシタをノードN1に対して接続し、制御電圧VPXを安定化することができる。
(4)トランジスタのゲートをパターニングする工程において、ダミーセルDCの制御ゲートDCGに切欠部81を形成する。これにより、浮遊ゲートDFGに対するコンタクトを形成する経路を形成するために工程を増やす必要が無いため、この工程における処理にかかるコストや工程の増加に対するコストの増加を抑制することができる。
尚、上記各実施形態は、以下の態様で実施してもよい。
・上記実施形態では、図1(a)に示す各セクタ11〜18に含まれるダミーセルDCについて、図2に示すように、浮遊ゲートDFGをワード線ドライバ33に制御電圧VPXを供給する経路のノードN1に対して接離した。浮遊ゲートDFGに換えて制御ゲートDCGをノードN1に対して接離するようにしてもよい。
例えば、図21に示すように、ダミーセルDCの制御ゲートDCGは、デコーダ21に含まれる容量接続回路32に接続されている。容量接続回路32は、上記した制御信号に基づいて、ダミーセルDCの制御ゲートDCGを、ワード線ドライバ33に制御電圧VPXを供給する経路のノードN1に対して接離する。
図22(a)に示すように、ダミーセルDCは、浮遊ゲートDFGとソース端子(拡散領域52)とドレイン端子(拡散領域53)に制御電圧VPWが供給される。そして、制御電圧VPWは、P型ウェル領域51に供給される。したがって、ダミーセルDCは、図5(b)に示すように、1つの容量素子61を含む。
そして、リード動作において、制御ゲートDCGのゲート端子電圧Vcapの電圧値、制御電圧VPXの電圧値(=5V)と等しく、制御電圧VPWの電圧値(=0V)と異なる。そして、浮遊ゲートDFGは、図21に示すように、容量接続回路32を介してノードN1に接続される。このため、図22(b)に示す容量素子61を含むダミーセルDCは、図21に示すノードN1における電圧値である制御電圧VPXを安定化する平滑用キャパシタとして働く。
・上記実施形態において、ワード線ドライバ33に供給する制御電圧VPXの変動を抑制することができればよい。このため、例えば図1(b)に示すダミーセル領域12bに含まれるダミーセルDCについて、適当な数の浮遊ゲートDFGを未接続(フローティング状態:FLT)としてもよい。また、図1(a)に示すセクタ11〜18について、浮遊ゲートDFG又は制御ゲートDCGをワード線ドライバ33に対して接離するダミーセルDCを含むセクタの数を適宜設定してもよい。
・浮遊ゲートDFGと制御ゲートDCGの少なくとも一方を格子状に形成してもよい。
・上記の記憶回路10を他の回路とともに1つのチップ上に形成してもよい。
例えば、図23に示すように、半導体装置200は、CPU(主回路)201、メモリ(記憶回路)10、メモリ202、周辺回路203を含むシングルチップマイクロコンピュータである。CPU201、メモリ10,202、周辺回路203は、バス204を介して互いに接続されている。メモリ202は、例えばDRAM(Dynamic Random Access Memory)等の揮発性半導体記憶回路である。周辺回路203は、タイマ、メモリアクセス制御回路(DMAC)、シリアルインタフェース回路等の回路である。メモリ10,202のアドレス空間は、CPU201によりアクセス可能なアドレス空間に割り当てられている。半導体装置に複数の周辺回路203が備えられていても良く、また周辺回路203が省略されていてもよい。