JP2007128564A - 不揮発性半導体記憶装置及びその書き込み方法 - Google Patents
不揮発性半導体記憶装置及びその書き込み方法 Download PDFInfo
- Publication number
- JP2007128564A JP2007128564A JP2005317996A JP2005317996A JP2007128564A JP 2007128564 A JP2007128564 A JP 2007128564A JP 2005317996 A JP2005317996 A JP 2005317996A JP 2005317996 A JP2005317996 A JP 2005317996A JP 2007128564 A JP2007128564 A JP 2007128564A
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- memory cell
- memory
- source
- memory cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 43
- 230000015654 memory Effects 0.000 claims abstract description 190
- 238000009792 diffusion process Methods 0.000 claims description 44
- 239000002184 metal Substances 0.000 claims description 24
- 230000006386 memory function Effects 0.000 claims description 20
- 230000007423 decrease Effects 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims description 7
- 238000009825 accumulation Methods 0.000 claims 1
- 239000002784 hot electron Substances 0.000 description 4
- 101100328883 Arabidopsis thaliana COL1 gene Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 101100328886 Caenorhabditis elegans col-2 gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
【課題】 書き込み動作において、メモリセル毎に印加する電圧条件を変更することなく、書き込み速度ばらつきを低減することができる不揮発性半導体記憶装置及びその書き込み方法を提供する。
【解決手段】 不揮発性半導体記憶装置は、同一列に配置されたメモリセルの各ドレインと第１ビット線が、第２ビット線及びビット線コンタクトを介して接続し、且つ、メモリセルの各ドレインからビット線コンタクトまでの最短距離が、メモリセルの列方向の配置個所に応じて変化するメモリセルアレイ構造を有し、書き込み方法は、列方向に隣接する２つのビット線コンタクト間に配置された同一列のメモリセルの全部または一部の複数個に対して、メモリセル電流が小さくなる方向へ書き込み動作を連続して行う場合に、ビット線コンタクトに近い位置に配置されたメモリセルから順番に書き込み動作を行う。
【選択図】 図３
【解決手段】 不揮発性半導体記憶装置は、同一列に配置されたメモリセルの各ドレインと第１ビット線が、第２ビット線及びビット線コンタクトを介して接続し、且つ、メモリセルの各ドレインからビット線コンタクトまでの最短距離が、メモリセルの列方向の配置個所に応じて変化するメモリセルアレイ構造を有し、書き込み方法は、列方向に隣接する２つのビット線コンタクト間に配置された同一列のメモリセルの全部または一部の複数個に対して、メモリセル電流が小さくなる方向へ書き込み動作を連続して行う場合に、ビット線コンタクトに近い位置に配置されたメモリセルから順番に書き込み動作を行う。
【選択図】 図３
Description
本発明は、不揮発性半導体記憶装置及びその書き込み方法に関し、より詳細には、仮想接地線型のメモリセルアレイ構成の不揮発性半導体記憶装置に対する連続的な書き込み動作の改良技術に関する。
不揮発性半導体記憶装置には、例えば、不純物拡散領域から形成される拡散ビット線を有するメモリセル、例えば、ソースとドレインが拡散ビット線から成る仮想接地型のフラッシュメモリがある。より詳細には、この不揮発性半導体記憶装置は、半導体基板上に絶縁膜を介して浮遊ゲートと制御ゲートが積層状に配置されたメモリセルを行方向及び列方向にマトリクス状に配列してなるメモリセルアレイを備えて構成され、該メモリセルアレイは、同一列に配置されたメモリセルのソースまたはドレインが拡散ビット線で接続され、同一行に配置された各メモリセルの制御ゲートがワード線で接続されている。そして、拡散ビット線は、ある所定の連続したワード線の単位でビット線コンタクトに接続され、主ビット線(金属配線）と結ばれている。
この不揮発性半導体記憶装置の書き込み動作及び消去動作は、メモリセルの浮遊ゲートに電荷を注入したり引き抜いたりすることで行う。以下、この不揮発性半導体記憶装置において、書き込み動作をチャネルホットエレクトロン注入で行う場合について説明する。
書き込み動作は、選択された選択メモリセルに接続された選択ワード線と選択ビット線に、夫々正の電圧、例えば、選択ワード線に＋１０Ｖの電圧を印加し、選択ビット線に＋５Ｖの電圧を印加して行う。この結果、チャネルホットエレクトロンが発生して浮遊ゲートに電子が注入され、メモリセルの閾値電圧が上昇する。ここでは、メモリセルの閾値電圧が所定の値より高く設定されている状態を書き込み状態としている。尚、このとき、拡散ビット線には書き込み電流が流れるため、この書き込み電流と拡散ビット線の抵抗値との積だけ電圧変動が生じる。
ここで、図５は、従来の仮想接地型の不揮発性半導体記憶装置において、メモリセルの書き込み動作を行う場合の順番を示している。尚、初期状態では、全メモリセルが、閾値電圧が所定の値より低く設定されている消去状態となっている。書き込み動作を行う場合、ビット線コンタクトに最も近い図面左側のワード線に接続されているメモリセルから書き込み動作を始め、順次、図面右側に向かって隣接するワード線に接続されているメモリセルに対する書き込み動作を行う。即ち、行アドレスの順、より具体的には、行アドレスＷＬ０→ＷＬ１・・・→ＷＬｎの順に書き込みを実施する。最終的には、全メモリセルの閾値電圧が所定の値以上に設定される。
しかしながら、メモリセルの各ドレインからビット線コンタクトまでの最短距離が、メモリセルの列方向の配置個所に応じて変化する仮想接地型の不揮発性半導体記憶装置では、不純物拡散領域で形成される拡散ビット線の抵抗と書き込み電流との積によるドレイン電圧降下が生じる。
そして、同一列上の複数のメモリセルに対して選択メモリセルを一定方向に移動しながら順次書き込み動作を行う場合、図６に示すように、書き込み開始後のビット線コンタクトに近いメモリセルでは、ビット線上には消去状態のメモリセル数が多く接続しているためビット線リーク電流が多い状態ではあるが、ビット線コンタクトからの距離が短いため拡散ビット線の抵抗値が小さくドレイン電圧の低下は少ない。一方、ビット線コンタクトから最も遠いメモリセル、即ち、２つのビット線コンタクトの中間にあるメモリセルでは、ビット線コンタクトからの距離が長いために拡散ビット線の抵抗値が最大となる。更に、未書き込みのワード線アドレスに消去状態（閾値電圧が低い状態）のメモリセルが約半数残っているために、消去状態のメモリセルの閾値電圧が低いことで発生するビット線リーク電流が存在し、ドレイン電圧の低下が最大となる。つまり、ビット線コンタクトから遠いメモリセルほどドレイン電圧の低下が大きくなり、書き込み速度は遅くなる。即ち、ビット線コンタクトに近いセルと遠いセルで書き込み速度に差が生じ、ワード線方向で書き込み速度のばらつきが発生する。
近年、不揮発性半導体記憶装置の大容量化のため、多値書き込みを行うことが一般的になっているが、書き込み速度のばらつきが大きいと、多値書き込み時の各ステート間の分離マージンが減ることになり、読み出し動作や電荷保持の信頼性に影響を及ぼすようになる。
このようなメモリセルの書き込み速度ばらつきを低減させる多値書き込み技術として、書き込みの際に、各メモリセルに印加する電圧をメモリセルの配置箇所に応じて変化させる技術がある（例えば、特許文献１参照)。この技術では、書き込み速度の早いメモリセルに比べ、書き込み速度の遅いメモリセルに対して書き込み時の印加電圧（ワード線電圧）を高く調整することにより、各メモリセルの書き込み速度ばらつきを低減させるものである。
本発明は上記の問題点に鑑みてなされたものであり、その目的は、書き込み動作において、メモリセル毎に印加する電圧条件を変更することなく、書き込み速度ばらつきを低減することができる不揮発性半導体記憶装置の書き込み方法を提供する点にある。また、書き込み速度ばらつきを低減できる不揮発性半導体記憶装置を提供する。
上記目的を達成するための本発明に係る不揮発性半導体記憶装置の書き込み方法は、不揮発性半導体記憶装置の書き込み方法であって、前記不揮発性半導体記憶装置は、電荷を蓄積可能なメモリ機能部を有し、前記メモリ機能部に蓄積された電荷の多寡によってドレインとソース間を流れるメモリセル電流を制御可能なＭＯＳＦＥＴ構造の不揮発性メモリセルを行方向及び列方向にマトリクス状に配列してなるメモリセルアレイを備え、同一列に配置された前記メモリセルの各ドレインと金属配線からなる共通の第１ビット線が、前記金属配線より高抵抗の第２ビット線、及び、前記第１ビット線と前記第２ビット線を電気的に接続するビット線コンタクトを介して接続し、且つ、前記メモリセルの各ドレインから前記ビット線コンタクトまでの最短距離が、前記メモリセルの前記列方向の配置個所に応じて変化するメモリセルアレイ構造を有し、前記書き込み方法は、前記列方向に隣接する２つの前記ビット線コンタクト間に配置された同一列の前記メモリセルの全部または一部の複数個に対して、前記メモリセル電流が小さくなる方向へ前記メモリ機能部の蓄積電荷量を制御する書き込み動作を連続して行う場合に、前記ビット線コンタクトに近い位置に配置されたメモリセルから順番に書き込み動作を行うことを第１の特徴とする。
上記目的を達成するための本発明に係る不揮発性半導体記憶装置の書き込み方法は、不揮発性半導体記憶装置の書き込み方法であって、前記不揮発性半導体記憶装置は、電荷を蓄積可能なメモリ機能部を有し、前記メモリ機能部に蓄積された電荷の多寡によってドレインとソース間を流れるメモリセル電流を制御可能なＭＯＳＦＥＴ構造の不揮発性メモリセルを行方向及び列方向にマトリクス状に配列してなるメモリセルアレイを備え、同一列に配置された前記メモリセルの各ドレインと金属配線からなる共通の第１ビット線が、前記金属配線より高抵抗の第２ビット線、及び、前記第１ビット線と前記第２ビット線を電気的に接続するビット線コンタクトを介して接続し、且つ、前記メモリセルの各ドレインから前記ビット線コンタクトまでの最短距離が、前記メモリセルの前記列方向の配置個所に応じて変化するメモリセルアレイ構造を有し、前記書き込み方法は、前記列方向に隣接する２つの前記ビット線コンタクト間に配置された同一列の前記メモリセルの全部または一部の複数個に対して、前記メモリセル電流が大きくなる方向へ前記メモリ機能部の蓄積電荷量を制御する書き込み動作を連続して行う場合に、前記ビット線コンタクトから遠い位置に配置されたメモリセルから順番に書き込み動作を行うことを第２の特徴とする。
上記何れかの特徴の本発明に係る不揮発性半導体記憶装置の書き込み方法は、前記不揮発性半導体記憶装置が、更に、同一列に配置された前記メモリセルの各ソースと金属配線からなる共通の第１ソース線が、前記金属配線より高抵抗の第２ソース線、及び、前記第１ソース線と前記第２ソース線を電気的に接続するソース線コンタクトを介して接続するメモリセルアレイ構造を有し、前記行方向に隣接する２つのメモリセル間で、一方の前記第２ビット線と他方の前記第２ビット線、一方の前記第２ソース線と他方の前記第２ソース線、或いは、一方の前記第２ビット線と他方の前記第２ソース線が、不純物拡散により形成された共通の拡散配線を共用して電気的に接続していることを第３の特徴とする。
更に、上記何れかの特徴の本発明に係る不揮発性半導体記憶装置の書き込み方法は、前記不揮発性半導体記憶装置は、連続的な前記書き込み動作における書き込み対象となる複数の前記メモリセルを規定する書き込みアドレス空間の行アドレス範囲が、同一ビット線の隣り合う２つの前記ビット線コンタクト間に配置された同一列の前記メモリセルの行アドレス範囲を含んで構成されることを第４の特徴とする。
上記第３の特徴の本発明に係る不揮発性半導体記憶装置の書き込み方法は、連続的な前記書き込み動作における書き込み対象となる複数の前記メモリセルを規定する書き込みアドレス空間の行アドレス範囲が、同一ビット線の隣り合う２つの前記ビット線コンタクト間に配置された同一列の前記メモリセルの行アドレス範囲を含み、前記書き込みアドレス空間の列アドレス範囲が、前記行方向に隣接する２つのメモリセル間で、一方の前記第２ビット線と他方の前記第２ビット線、一方の前記第２ソース線と他方の前記第２ソース線、或いは、一方の前記第２ビット線と他方の前記第２ソース線が、前記共通の拡散配線によって電気的に接続することによって、前記行方向に連続的に接続している複数の前記メモリセルの列アドレス範囲を含んで構成されることを第５の特徴とする。
上記目的を達成するための本発明に係る不揮発性半導体記憶装置は、電荷を蓄積可能なメモリ機能部を有し、前記メモリ機能部に蓄積された電荷の多寡によってドレインとソース間を流れるメモリセル電流を制御可能なＭＯＳＦＥＴ構造の不揮発性メモリセルを行方向及び列方向にマトリクス状に配列してなるメモリセルアレイを備え、同一列に配置された前記メモリセルの各ドレインと金属配線からなる共通の第１ビット線が、前記金属配線より高抵抗の第２ビット線、及び、前記第１ビット線と前記第２ビット線を電気的に接続するビット線コンタクトを介して接続し、且つ、前記メモリセルの各ドレインから前記ビット線コンタクトまでの最短距離が、前記メモリセルの前記列方向の配置個所に応じて変化するメモリセルアレイ構造を有する不揮発性半導体記憶装置であって、
前記列方向に隣接する２つの前記ビット線コンタクト間に配置された同一列の前記メモリセルの全部または一部の複数個に対する前記書き込み動作の順番を、請求項１または２に記載の不揮発性半導体記憶装置の書き込み方法に基づいて制御する書き込み制御回路を備えていることを特徴とする。
前記列方向に隣接する２つの前記ビット線コンタクト間に配置された同一列の前記メモリセルの全部または一部の複数個に対する前記書き込み動作の順番を、請求項１または２に記載の不揮発性半導体記憶装置の書き込み方法に基づいて制御する書き込み制御回路を備えていることを特徴とする。
上記特徴の本発明に係る不揮発性半導体記憶装置は、更に、同一列に配置された前記メモリセルの各ソースと金属配線からなる共通の第１ソース線が、前記金属配線より高抵抗の第２ソース線、及び、前記第１ソース線と前記第２ソース線を電気的に接続するソース線コンタクトを介して接続するメモリセルアレイ構造を有し、前記行方向に隣接する２つのメモリセル間で、一方の前記第２ビット線と他方の前記第２ビット線、一方の前記第２ソース線と他方の前記第２ソース線、或いは、一方の前記第２ビット線と他方の前記第２ソース線が、不純物拡散により形成された共通の拡散配線を共用して電気的に接続していることを特徴とする。
本発明によれば、列方向に隣接する２つのビット線コンタクト間に配置された同一列のメモリセルの全部または一部の複数個に対して、メモリセル電流が小さくなる方向へメモリ機能部の蓄積電荷量を制御する書き込み動作を連続して行う場合に、ビット線コンタクトに近い位置に配置されたメモリセルから順番に書き込み動作を行う構成であるときには、ビット線コンタクトに近い位置に配置されたメモリセルが先に書き込まれることにより、拡散ビットラインの抵抗値に起因するドレイン電圧降下が、書き込みが終了したメモリセルの閾値電圧の上昇に起因するビット線リーク電流抑制効果により低減されるため、最もビット線コンタクトから遠いメモリセルにおいても、書き込みを行うメモリセルのドレイン電圧の低下を抑制することができる。その結果、書き込み速度のばらつきが低減でき、読み出しマージンの確保、ひいては信頼性の高い多値不揮発性半導体記憶装置が実現できる。
また、本発明によれば、メモリセル電流が大きくなる方向へメモリ機能部の蓄積電荷量を制御する書き込み動作を連続して行う場合に、ビット線コンタクトから遠い位置に配置されたメモリセルから順番に書き込み動作を行う構成であるときにも、書き込みが終了したメモリセルの閾値電圧の上昇によるビット線リーク電流抑制効果により、拡散ビットラインの抵抗値に起因するドレイン電圧降下を抑制することができる。
以下、本発明に係る不揮発性半導体記憶装置及びその書き込み方法（以下、適宜「本発明装置」及び「本発明方法」と略称する）の実施形態を図面に基づいて説明する。
〈第１実施形態〉
本発明装置の第１実施形態について図１乃至図４を基に説明する。本実施形態では、ＭＯＳＦＥＴ構造のフラッシュメモリセルを備えた不揮発性半導体記憶装置を想定しており、フローティングゲートへのホットエレクトロン注入で閾値電圧を上昇させてメモリセルの書き込み動作を行う。
本発明装置の第１実施形態について図１乃至図４を基に説明する。本実施形態では、ＭＯＳＦＥＴ構造のフラッシュメモリセルを備えた不揮発性半導体記憶装置を想定しており、フローティングゲートへのホットエレクトロン注入で閾値電圧を上昇させてメモリセルの書き込み動作を行う。
メモリセルアレイ１０７は、図１に示すように、フローティングゲートに蓄積された電荷の多寡によってドレインとソース間を流れるメモリセル電流を制御可能なＭＯＳＦＥＴ構造の不揮発性メモリセルを行方向及び列方向にマトリクス状に配列している。図２に示すように、同一行のメモリセルは、各制御ゲートが夫々共通のワード線に接続し、同一列のメモリセルは、各ドレイン電極が夫々共通のビット線（拡散ビット線、第２ビット線）に接続し、各ソース電極が夫々共通のソース線（拡散ソース線、第２ソース線）に接続している。
更に、図２に示すように、拡散ビット線上に、列方向に連続した所定数のメモリセル毎に、ビット線コンタクトが形成されている。このビット線コンタクトは、拡散ビット線より低抵抗の金属配線からなる共通の第１ビット線（図示せず）と接続している。また、拡散ソース線上に、列方向に連続した所定数のメモリセル毎に、ソース線コンタクトが形成されている。このソース線コンタクトは、拡散ソース線より低抵抗の金属配線からなる共通の第１ソース線（図示せず）と接続している。
更に、行方向に隣接する２つのメモリセル間で、一方の拡散ビット線と他方の拡散ビット線、及び、一方の拡散ソース線と他方の拡散ソース線が、不純物拡散により形成された共通の拡散配線を共用して電気的に接続している。このように構成されることにより、メモリセルアレイ１０７は、メモリセルの各ドレインからビット線コンタクトまでの最短距離が、メモリセルの列方向の配置個所に応じて変化する仮想接地線型のメモリセルアレイ構造となっている。尚、仮想接地線型のメモリセルアレイにおけるビット線とソース線の関係は、前者がメモリセルのドレイン側に接続し、後者がメモリセルのソース側に接続していることを便宜的に区別するもので、メモリセルのソース・ドレインの関係が列アドレスによって変化せず固定の場合は、行方向に隣接する２つのメモリセルで共有される１本の拡散配線は、一方のメモリセルに対し拡散ビット線となり他方に対しては拡散ソース線となる。
ここで、ビット線となる不純物拡散領域には３×１０１４〜１×１０１５ｃｍ−２の範囲でＡｓ注入を行い、拡散ビット線の幅を０.１５μｍとし、ビット線コンタクトを３２本のワード線毎に配置している場合を想定すると、ビット線コンタクトから最も遠いメモリセルの拡散ビット線の抵抗値は約５ｋΩとなる。ホットエレクトロンによる書き込み動作時の書き込み電流が２００〜３００μＡ程度であるため、ビット線リーク電流が無い場合、ビット線コンタクトから最も遠いメモリセルのドレイン電圧は約１〜１．５Ｖ低下することになる。尚、書き込み時のメモリセル外部から与えられるドレイン電圧条件（通常５Ｖ〜６Ｖ）と比べると１Ｖ以上の電圧低下は書き込み速度に大きな影響を及ぼすことがわかっている。従って、ビット線リーク電流が存在する場合には、更にドレイン電圧の低下は顕著になり、書き込み速度に大きな影響を及ぼすこととなる。
また、メモリセルアレイ１０７中のメモリセルを行単位で選択する行デコーダ１０５が、メモリセルアレイ１０７の行方向の端部に配置され、各ワード線に接続している。また、メモリセルアレイ１０７中のメモリセルを列単位で選択する列デコーダ１０６が、メモリセルアレイ１０７の列方向の端部に配置され、各ビット線に接続している。行デコーダ１０５と列デコーダ１０６には、書き換え動作中に選択されたワード線及びビット線に印加するための高電圧を選択的に供給する高電圧スイッチ回路１０３，１０４が各別に接続している。高電圧スイッチ回路１０３，１０４の高電圧供給動作は、書き換え動作に要する一連の処理手順を制御する書き込み制御回路１０２から出力される書き換え制御信号によって制御される。書き込み制御回路１０２は、列方向に隣接する２つのビット線コンタクト間に配置された同一列のメモリセルに対する書き込み動作の順番を制御する。
続いて、本発明方法について、図３及び図４を基に説明する。本発明方法は、書き込み制御回路７からの制御信号に基づいて、列アドレス及び行アドレスを列デコーダ及び行デコーダによって選択して書き込みを行う。本実施形態では、列方向に隣接する２つのビット線コンタクト間に配置された同一列のメモリセルの全部に対して書き込み動作を連続して行う場合を想定しており、ビット線コンタクトに近い位置に配置されたメモリセルから順番に書き込み動作を行う。
本実施形態の本発明方法は、より具体的には、図３に示すように、書き込み対象の列アドレスを指定し、書き込み対象の選択列の拡散ビット線に電圧Ｖｄｐを印加する。次に、ビット線コンタクト間のメモリセル数をｎ＋１とすると、行アドレスＷＬ０→ＷＬｎ→ＷＬ１→ＷＬｎ−１→・・・→ＷＬ（ｎ＋１）／２の順に、各行アドレスのワード線に対し電圧Ｖｇを印加して書き込みを行い、各ビット線コンタクトから最も遠い位置にあるメモリセルで書き込みを終了させる。このように書き込み動作を行うことにより、図４に示すように、ビット線コンタクトから遠い位置に配置されたメモリセルが後に書き込まれることから、書き込み時のビット線リーク電流が抑制されているため書き込み速度がビット線リーク電流に起因して低下することなく、列方向に配置された各メモリセルの書き込み速度のばらつきを抑えることができる。
〈第２実施形態〉
次に、書き込み対象のメモリセルが１列だけではなく、複数列に及ぶ場合の本発明方法について説明する。本実施形態では、図２に示すセクタ１０８内の複数のメモリセルを連続的に書き込む場合を想定して説明する。ここで、セクタ１０８の行アドレス範囲は、２つのビットコンタクトに挟まれたＷＬ０〜ＷＬｎの範囲で、列アドレスの範囲は、ＣＯＬ０〜ＣＯＬｍの範囲で規定される。
次に、書き込み対象のメモリセルが１列だけではなく、複数列に及ぶ場合の本発明方法について説明する。本実施形態では、図２に示すセクタ１０８内の複数のメモリセルを連続的に書き込む場合を想定して説明する。ここで、セクタ１０８の行アドレス範囲は、２つのビットコンタクトに挟まれたＷＬ０〜ＷＬｎの範囲で、列アドレスの範囲は、ＣＯＬ０〜ＣＯＬｍの範囲で規定される。
本実施形態では、第１実施形態と同様に、先ず、図２に示すセクタ１０８において、例えば、列アドレスＣＯＬ０の列方向に隣接する２つのビット線コンタクト間に配置された同一列のメモリセルの全部に対して、ビット線コンタクトに近い位置に配置されたメモリセルから順番に書き込み動作を行い、この書き込み動作を、他の列アドレス（ＣＯＬ１→ＣＯＬ２→・・・→ＣＯＬｍ）について順に繰り返して実施する。このように構成することにより、第１実施形態と同様に、セクタ１０８においても列方向に配置された各メモリセルの書き込み速度のばらつきを抑えることができる。
更に、変形例として、先ず、所定の列アドレスについて行アドレス順に書き込み動作を行い、他の列アドレスについて行アドレス順に書き込み動作を行うことを繰り返す。即ち、先ず、列アドレスＷＬ０を指定してワード線に電圧Ｖｇを印加し、行アドレス順（ＣＯＬ０→ＣＯＬ１→・・・→ＣＯＬｍ）に書き込みを行い、次に、列アドレスＷＬｎを指定して行アドレス順（ＣＯＬ０→ＣＯＬ１→・・・→ＣＯＬｍ）に書き込み動作を行う。同様に、他の列アドレスについても書き込み動作を実施し、ビット線コンタクトから最も遠いセルで書き込みを終了させる。結果的に、１つの行アドレスで見た場合の列アドレスの指定順序は上記第１実施形態と同じになり、列方向に配置された各メモリセルの書き込み速度のばらつきを抑えることができる。
尚、複数のセクタに対して書き込み動作を行う場合でも、上記何れかの方法でセクタ毎に書き込み動作を行えば良い。
次に、本発明装置及び本発明方法の別実施形態について説明する。
〈１〉上記各実施形態では、フラッシュメモリを想定し、メモリセル電流が小さくなる方向へメモリ機能部の蓄積電荷量を制御する書き込み動作を連続して行う場合を想定して説明したが、メモリセル電流が大きくなる方向へメモリ機能部の蓄積電荷量を制御する書き込み動作を連続して行う場合では、ビット線コンタクトから遠い位置に配置されたメモリセルから順番に書き込み動作を行うように構成しても良い。これによって、本実施形態においても上記各実施形態と同様に、列方向に配置された各メモリセルの書き込み速度のばらつきを抑えることができる。
〈２〉上記各実施形態では、不揮発性メモリセルとしてフラッシュメモリを例に説明したが、これに限られるものではない。また、仮想接地型のメモリセルアレイを例に説明したが、これに限られるものではなく、ビット線リーク電流が、メモリセルの配置箇所で異なるメモリセルアレイに適用可能である。
〈３〉上記各実施形態において、第２ビット線及び第２ソース線が拡散配線の場合を説明したが、例えば、シリサイド化等によって低抵抗化が図られたとしても、金属配線からなる第１ビット線及び第１ソース線より高抵抗の場合には、ビット線コンタクト間の距離が長いときやビット線リーク電流が多いときには、上記各実施形態と同様に、書き込み速度がばらつくという問題が生じる。このような場合に、本発明装置及び本発明方法を適用すれば、書き込み速度のばらつきを抑えることができる。
〈４〉上記各実施形態では、書き込み制御回路１０２が、列方向に隣接する２つのビット線コンタクト間に配置された同一列のメモリセルの全部に対する書き込み動作の順番を制御する場合について説明したが、列方向に隣接する２つのビット線コンタクト間に配置された同一列のメモリセルの一部の複数個に対して書き込み動作の順番を本発明方法により制御するのが好ましい。この場合でも、列方向に配置された各メモリセルの書き込み速度のばらつきを同様に抑えることができる。
１ ： 本発明装置
１０２： 書き込み制御回路
１０３： 高電圧スイッチ回路
１０４： 高電圧スイッチ回路
１０５： 行デコーダ
１０６： 列デコーダ
１０７： メモリセルアレイ
１０８： セクタ
１０２： 書き込み制御回路
１０３： 高電圧スイッチ回路
１０４： 高電圧スイッチ回路
１０５： 行デコーダ
１０６： 列デコーダ
１０７： メモリセルアレイ
１０８： セクタ
Claims (7)
- 不揮発性半導体記憶装置の書き込み方法であって、
前記不揮発性半導体記憶装置は、
電荷を蓄積可能なメモリ機能部を有し、前記メモリ機能部に蓄積された電荷の多寡によってドレインとソース間を流れるメモリセル電流を制御可能なＭＯＳＦＥＴ構造の不揮発性メモリセルを行方向及び列方向にマトリクス状に配列してなるメモリセルアレイを備え、
同一列に配置された前記メモリセルの各ドレインと金属配線からなる共通の第１ビット線が、前記金属配線より高抵抗の第２ビット線、及び、前記第１ビット線と前記第２ビット線を電気的に接続するビット線コンタクトを介して接続し、且つ、前記メモリセルの各ドレインから前記ビット線コンタクトまでの最短距離が、前記メモリセルの前記列方向の配置個所に応じて変化するメモリセルアレイ構造を有し、
前記書き込み方法は、
前記列方向に隣接する２つの前記ビット線コンタクト間に配置された同一列の前記メモリセルの全部または一部の複数個に対して、前記メモリセル電流が小さくなる方向へ前記メモリ機能部の蓄積電荷量を制御する書き込み動作を連続して行う場合に、前記ビット線コンタクトに近い位置に配置されたメモリセルから順番に書き込み動作を行うことを特徴とする不揮発性半導体記憶装置の書き込み方法。 - 不揮発性半導体記憶装置の書き込み方法であって、
前記不揮発性半導体記憶装置は、
電荷を蓄積可能なメモリ機能部を有し、前記メモリ機能部に蓄積された電荷の多寡によってドレインとソース間を流れるメモリセル電流を制御可能なＭＯＳＦＥＴ構造の不揮発性メモリセルを行方向及び列方向にマトリクス状に配列してなるメモリセルアレイを備え、
同一列に配置された前記メモリセルの各ドレインと金属配線からなる共通の第１ビット線が、前記金属配線より高抵抗の第２ビット線、及び、前記第１ビット線と前記第２ビット線を電気的に接続するビット線コンタクトを介して接続し、且つ、前記メモリセルの各ドレインから前記ビット線コンタクトまでの最短距離が、前記メモリセルの前記列方向の配置個所に応じて変化するメモリセルアレイ構造を有し、
前記書き込み方法は、
前記列方向に隣接する２つの前記ビット線コンタクト間に配置された同一列の前記メモリセルの全部または一部の複数個に対して、前記メモリセル電流が大きくなる方向へ前記メモリ機能部の蓄積電荷量を制御する書き込み動作を連続して行う場合に、前記ビット線コンタクトから遠い位置に配置されたメモリセルから順番に書き込み動作を行うことを特徴とする不揮発性半導体記憶装置の書き込み方法。 - 前記不揮発性半導体記憶装置は、
更に、同一列に配置された前記メモリセルの各ソースと金属配線からなる共通の第１ソース線が、前記金属配線より高抵抗の第２ソース線、及び、前記第１ソース線と前記第２ソース線を電気的に接続するソース線コンタクトを介して接続するメモリセルアレイ構造を有し、
前記行方向に隣接する２つのメモリセル間で、一方の前記第２ビット線と他方の前記第２ビット線、一方の前記第２ソース線と他方の前記第２ソース線、或いは、一方の前記第２ビット線と他方の前記第２ソース線が、不純物拡散により形成された共通の拡散配線を共用して電気的に接続していることを特徴とする請求項１または２に記載の不揮発性半導体記憶装置の書き込み方法。 - 連続的な前記書き込み動作における書き込み対象となる複数の前記メモリセルを規定する書き込みアドレス空間の行アドレス範囲が、同一ビット線の隣り合う２つの前記ビット線コンタクト間に配置された同一列の前記メモリセルの行アドレス範囲を含んで構成されることを特徴とする請求項１〜３の何れか１項に記載の不揮発性半導体記憶装置の書き込み方法。
- 連続的な前記書き込み動作における書き込み対象となる複数の前記メモリセルを規定する書き込みアドレス空間の行アドレス範囲が、同一ビット線の隣り合う２つの前記ビット線コンタクト間に配置された同一列の前記メモリセルの行アドレス範囲を含み、
前記書き込みアドレス空間の列アドレス範囲が、前記行方向に隣接する２つのメモリセル間で、一方の前記第２ビット線と他方の前記第２ビット線、一方の前記第２ソース線と他方の前記第２ソース線、或いは、一方の前記第２ビット線と他方の前記第２ソース線が、前記共通の拡散配線によって電気的に接続することによって、前記行方向に連続的に接続している複数の前記メモリセルの列アドレス範囲を含んで構成されることを特徴とする請求項３に記載の不揮発性半導体記憶装置の書き込み方法。 - 電荷を蓄積可能なメモリ機能部を有し、前記メモリ機能部に蓄積された電荷の多寡によってドレインとソース間を流れるメモリセル電流を制御可能なＭＯＳＦＥＴ構造の不揮発性メモリセルを行方向及び列方向にマトリクス状に配列してなるメモリセルアレイを備え、同一列に配置された前記メモリセルの各ドレインと金属配線からなる共通の第１ビット線が、前記金属配線より高抵抗の第２ビット線、及び、前記第１ビット線と前記第２ビット線を電気的に接続するビット線コンタクトを介して接続し、且つ、前記メモリセルの各ドレインから前記ビット線コンタクトまでの最短距離が、前記メモリセルの前記列方向の配置個所に応じて変化するメモリセルアレイ構造を有する不揮発性半導体記憶装置であって、
前記列方向に隣接する２つの前記ビット線コンタクト間に配置された同一列の前記メモリセルの全部または一部の複数個に対する前記書き込み動作の順番を、請求項１または２に記載の不揮発性半導体記憶装置の書き込み方法に基づいて制御する書き込み制御回路を備えてなることを特徴とする不揮発性半導体記憶装置。 - 更に、同一列に配置された前記メモリセルの各ソースと金属配線からなる共通の第１ソース線が、前記金属配線より高抵抗の第２ソース線、及び、前記第１ソース線と前記第２ソース線を電気的に接続するソース線コンタクトを介して接続するメモリセルアレイ構造を有し、
前記行方向に隣接する２つのメモリセル間で、一方の前記第２ビット線と他方の前記第２ビット線、一方の前記第２ソース線と他方の前記第２ソース線、或いは、一方の前記第２ビット線と他方の前記第２ソース線が、不純物拡散により形成された共通の拡散配線を共用して電気的に接続していることを特徴とする請求項６に記載の不揮発性半導体記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005317996A JP4299825B2 (ja) | 2005-11-01 | 2005-11-01 | 不揮発性半導体記憶装置及びその書き込み方法 |
| US11/592,043 US7515480B2 (en) | 2005-11-01 | 2006-11-01 | Nonvolatile semiconductor memory device and its writing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005317996A JP4299825B2 (ja) | 2005-11-01 | 2005-11-01 | 不揮発性半導体記憶装置及びその書き込み方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007128564A true JP2007128564A (ja) | 2007-05-24 |
| JP4299825B2 JP4299825B2 (ja) | 2009-07-22 |
Family
ID=37996061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005317996A Expired - Fee Related JP4299825B2 (ja) | 2005-11-01 | 2005-11-01 | 不揮発性半導体記憶装置及びその書き込み方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7515480B2 (ja) |
| JP (1) | JP4299825B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007026677A1 (ja) | 2005-09-01 | 2009-03-05 | 日本電気株式会社 | 半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3409049B2 (ja) | 1997-08-22 | 2003-05-19 | Ｎｅｃエレクトロニクス株式会社 | 不揮発性半導体メモリ装置 |
| JP2000200842A (ja) * | 1998-11-04 | 2000-07-18 | Sony Corp | 不揮発性半導体記憶装置、製造方法および書き込み方法 |
| JP3875570B2 (ja) * | 2001-02-20 | 2007-01-31 | 株式会社東芝 | 半導体記憶装置のデータ書き込み方法及び半導体記憶装置 |
| JP4750655B2 (ja) * | 2006-09-12 | 2011-08-17 | Ｏｋｉセミコンダクタ株式会社 | 半導体不揮発性メモリ、データ書き込み方法、半導体不揮発性メモリの製造方法、及びデータ書き込みプログラム |
-
2005
- 2005-11-01 JP JP2005317996A patent/JP4299825B2/ja not_active Expired - Fee Related
-
2006
- 2006-11-01 US US11/592,043 patent/US7515480B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7515480B2 (en) | 2009-04-07 |
| US20070097724A1 (en) | 2007-05-03 |
| JP4299825B2 (ja) | 2009-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10192622B2 (en) | Systems, methods, and apparatus for memory cells with common source lines | |
| US7787306B2 (en) | Nonvolatile semiconductor memories for preventing read disturbance and reading methods thereof | |
| US20030185051A1 (en) | Apparatus and method for programming virtual ground nonvolatile memory cell array without disturbing adjacent cells | |
| JPH11177068A (ja) | 不揮発性半導体記憶装置及びその駆動方法 | |
| JP4338656B2 (ja) | 半導体記憶装置の書き込み方法 | |
| CN111344791B (zh) | 用于在非易失性存储器中存储多位数据的系统和方法 | |
| US7457154B2 (en) | High density memory array system | |
| JP2008508662A (ja) | フラッシュメモリユニット、およびフラッシュメモリ素子のプログラミング方法 | |
| KR20220168549A (ko) | 반도체 기억 장치 및 그 기재 방법 | |
| US6185131B1 (en) | Nonvolatile semiconductor storage device capable of electrically isolating dummy cell array region from memory cell array region | |
| JP4252464B2 (ja) | 動的ページプログラムのためのリフレッシュ方法 | |
| JP4299825B2 (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
| CN114078520A (zh) | 半导体存储装置的动作条件的调整方法 | |
| JP2011192346A (ja) | 半導体メモリ | |
| US7190603B2 (en) | Nonvolatile memory array organization and usage | |
| JP2024001222A (ja) | 半導体記憶装置 | |
| JP5045696B2 (ja) | 半導体記憶装置及びその書き込み方法 | |
| US7420845B2 (en) | High-endurance memory device | |
| JP2008047162A (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090324 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090417 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |