JP5045696B2 - 半導体記憶装置及びその書き込み方法 - Google Patents
半導体記憶装置及びその書き込み方法 Download PDFInfo
- Publication number
- JP5045696B2 JP5045696B2 JP2009053770A JP2009053770A JP5045696B2 JP 5045696 B2 JP5045696 B2 JP 5045696B2 JP 2009053770 A JP2009053770 A JP 2009053770A JP 2009053770 A JP2009053770 A JP 2009053770A JP 5045696 B2 JP5045696 B2 JP 5045696B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- power supply
- supply circuit
- memory device
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Read Only Memory (AREA)
Description
ぶ。
erase cell)と呼び、消去後には書き戻しのプログラムが必要となる。
また、本発明の他の観点によれば、半導体基板に形成された第1の拡散層及び第2の拡散層と、前記第1の拡散層と前記第2の拡散層との間の前記半導体基板上に形成された電荷蓄積層と、前記電荷蓄積層上に形成されたゲート電極とを有するN型メモリセルトランジスタと、前記第2の拡散層に対して接続可能に構成された第1の電源回路と、前記半導体基板に形成され、前記第1の拡散層及び前記ゲート電極に対して接続可能に構成され、外部電源から供給される電圧を昇圧して出力する電源回路であって、前記第1の電源回路よりも電流供給能力の小さい第2の電源回路と、前記N型メモリセルトランジスタの書き戻しの際に、前記第1の電源回路から前記第2の拡散層に接地電位を印加し、前記接地電位に対する負電圧を前記第2の電源回路から供給して前記第1の拡散層に印加し、前記ゲート電極に負電圧を印加する書き込み手段とを有し、前記N型メモリセルトランジスタは、前記半導体基板に形成されたN型ウェル内に形成されたP型ウェルの上に形成されており、前記P型ウェルは、前記第2の電源回路とは異なる他の電源回路に電気的に接続されている半導体記憶装置が提供される。
また、本発明の更に他の観点によれば、半導体基板に形成された第1の拡散層及び第2の拡散層と、前記第1の拡散層と前記第2の拡散層との間の前記半導体基板上に形成された電荷蓄積層と、前記電荷蓄積層上に形成されたゲート電極とを有するP型メモリセルトランジスタと、前記第2の拡散層に対して接続可能に構成された第1の電源回路と、前記半導体基板に形成され、前記第1の拡散層及び前記ゲート電極に対して接続可能に構成され、外部電源から供給される電圧を昇圧して出力する電源回路であって、前記第1の電源回路よりも電流供給能力の小さい第2の電源回路と、前記P型メモリセルトランジスタへの書き込みの際に、前記第1の電源回路から前記第2の拡散層に接地電位を印加し、前記接地電位に対する正電圧を前記第2の電源回路から供給して前記第1の拡散層に印加し、前記ゲート電極に負電圧を印加することにより、前記第1の拡散層と前記第2の拡散層との間に電流を流して前記電荷蓄積層に電荷を蓄積させる書き込み手段とを有し、前記P型メモリセルトランジスタは、前記半導体基板に形成されたP型ウェル内に形成されたN型ウェルの上に形成されており、前記N型ウェルは、前記第2の電源回路とは異なる他の電源回路に電気的に接続されている半導体記憶装置が提供される。
また、本発明の更に他の観点によれば、半導体基板に形成された第1の拡散層及び第2の拡散層と、前記第1の拡散層と前記第2の拡散層との間の前記半導体基板上に形成された電荷蓄積層と、前記電荷蓄積層上に形成されたゲート電極とを有するP型メモリセルトランジスタと、前記第2の拡散層に対して接続可能に構成された第1の電源回路と、前記半導体基板に形成され、前記第1の拡散層及び前記ゲート電極に対して接続可能に構成され、外部電源から供給される電圧を昇圧して出力する電源回路であって、前記第1の電源回路よりも電流供給能力の小さい第2の電源回路と、前記P型メモリセルトランジスタの書き戻しの際に、前記第1の電源回路から前記第2の拡散層に接地電位を印加し、前記接地電位に対する正電圧を前記第2の電源回路から供給して前記第1の拡散層に印加し、前記ゲート電極に正電圧を印加する書き込み手段とを有し、前記P型メモリセルトランジスタは、前記半導体基板に形成されたP型ウェル内に形成されたN型ウェルの上に形成されており、前記N型ウェルは、前記第2の電源回路とは異なる他の電源回路に電気的に接続されている半導体記憶装置が提供される。
また、本発明の更に他の観点によれば、半導体基板に形成された第1の拡散層及び第2の拡散層と、前記第1の拡散層と前記第2の拡散層との間の前記半導体基板上に形成された電荷蓄積層と、前記電荷蓄積層上に形成されたゲート電極とを有するP型メモリセルトランジスタと、前記第2の拡散層に対して接続可能に構成された第1の電源回路と、前記半導体基板に形成され、前記第1の拡散層及び前記ゲート電極に対して接続可能に構成され、外部電源から供給される電圧を昇圧して出力する電源回路であって、前記第1の電源回路よりも電流供給能力の小さい第2の電源回路とを有する半導体記憶装置の書き込み方法であって、前記P型メモリセルトランジスタは、前記半導体基板に形成されたP型ウェル内に形成されたN型ウェルの上に形成されており、前記第1の電源回路から前記第2の拡散層に接地電位を印加し、前記接地電位に対する正電圧を前記第2の電源回路から供給して前記第1の拡散層に印加し、前記ゲート電極に負電圧を印加し、前記N型ウェルに前記第2の電源回路とは異なる他の電源回路から供給された正電圧を印加することにより、前記第1の拡散層と前記第2の拡散層との間に電流を流して前記電荷蓄積層に電荷を蓄積させる半導体記憶装置の書き込み方法が提供される。
本発明の第1実施形態による半導体記憶装置及びその書き込み方法について図1乃至図5を用いて説明する。
本発明の第2実施形態による半導体記憶装置及びその書き込み方法について図6を用いて説明する。なお、図1乃至図5に示す第1実施形態による半導体記憶装置及びその書き込み方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
本発明の第3実施形態による半導体記憶装置及びその書き込み方法について図7及び図8を用いて説明する。なお、図1乃至図6に示す第1及び第2実施形態による半導体記憶装置及びその書き込み方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
本発明の第4実施形態による半導体記憶装置及びその書き込み方法について図9及び図10を用いて説明する。なお、図1乃至図8に示す第1乃至第3実施形態による半導体記憶装置及びその書き込み方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
本発明は上記実施形態に限らず種々の変形が可能である。
前記半導体基板に形成され、前記第1の拡散層に対して接続可能に構成され、外部電源から供給される電圧を昇圧して出力する電源回路と、
前記N型メモリセルトランジスタへの書き込みの際に、前記第2の拡散層に基準電圧を印加し、前記基準電圧に対する負電圧を前記電源回路から供給して前記第1の拡散層に印加することにより、前記第1の拡散層と前記第2の拡散層との間に電流を流して前記電荷蓄積層に電荷を蓄積させる書き込み手段と
を有することを特徴とする半導体記憶装置。
前記半導体基板に形成され、前記第1の拡散層に対して接続可能に構成され、外部電源から供給される電圧を昇圧して出力する電源回路と、
前記P型メモリセルトランジスタへの書き込みの際に、前記第2の拡散層に基準電圧を印加し、前記基準電圧に対する正電圧を前記電源回路から供給して前記第1の拡散層に印加することにより、前記第1の拡散層と前記第2の拡散層との間に電流を流して前記電荷蓄積層に電荷を蓄積させる書き込み手段と
を有することを特徴とする半導体記憶装置。
前記電源回路は、前記ゲート電極に対して接続可能に構成されている
ことを特徴とする半導体記憶装置。
前記第1の拡散層は、ビット線を介して前記電源回路に接続されており、
前記第2の拡散層は、ソース線を介して前記基準電圧に接続されている
ことを特徴とする半導体記憶装置。
前記第1の拡散層は、ソース線を介して前記電源回路に接続されており、
前記第2の拡散層は、ビット線を介して前記基準電圧に接続されている
ことを特徴とする半導体記憶装置。
前記第2の拡散層に基準電圧を印加し、前記基準電圧に対する負電圧を前記電源回路から供給して前記第1の拡散層に印加することにより、前記第1の拡散層と前記第2の拡散層との間に電流を流して前記電荷蓄積層に電荷を蓄積させる
ことを特徴とする半導体記憶装置の書き込み方法。
前記ゲート電極に負電圧を印加することにより、前記N型メモリセルトランジスタの書き戻しを行う
ことを特徴とする半導体記憶装置の書き込み方法。
前記ゲート電極に、前記電源回路から供給された前記負電圧を印加する
ことを特徴とする半導体記憶装置の書き込み方法。
前記ゲート電極に正電圧を印加することにより、前記N型メモリセルトランジスタへの記憶情報の書き込みを行う
ことを特徴とする半導体記憶装置の書き込み方法。
前記第1の拡散層に、ビット線を介して前記負電圧を印加し、
前記第2の拡散層に、ソース線を介して前記基準電圧を印加する
ことを特徴とする半導体記憶装置の書き込み方法。
前記第1の拡散層に、ソース線を介して前記負電圧を印加し、
前記第2の拡散層に、ビット線を介して前記基準電圧を印加する
ことを特徴とする半導体記憶装置の書き込み方法。
前記N型メモリセルトランジスタは、前記半導体基板に形成されたN型ウェル内に形成されたP型ウェルに形成されており、
前記P型ウェルに、前記電源回路とは異なる他の電源回路から供給された負電圧を印加する
ことを特徴とする半導体記憶装置の書き込み方法。
前記第2の拡散層に基準電圧を印加し、前記基準電圧に対する正電圧を前記電源回路から供給して前記第1の拡散層に印加することにより、前記第1の拡散層と前記第2の拡散層との間に電流を流して前記電荷蓄積層に電荷を蓄積させる
ことを特徴とする半導体記憶装置の書き込み方法。
前記ゲート電極に正電圧を印加することにより、前記P型メモリセルトランジスタの書き戻しを行う
ことを特徴とする半導体記憶装置の書き込み方法。
前記ゲート電極に、前記電源回路から供給された前記正電圧を印加する
ことを特徴とする半導体記憶装置の書き込み方法。
前記第1の拡散層に、ビット線を介して前記正電圧を印加し、
前記第2の拡散層に、ソース線を介して前記基準電圧を印加する
ことを特徴とする半導体記憶装置の書き込み方法。
前記第1の拡散層に、ソース線を介して前記正電圧を印加し、
前記第2の拡散層に、ビット線を介して前記基準電圧を印加する
ことを特徴とする半導体記憶装置の書き込み方法。
前記P型メモリセルトランジスタは、前記半導体基板に形成されたP型ウェル内に形成されたN型ウェルに形成されており、
前記N型ウェルに、前記電源回路とは異なる他の電源回路から供給された正電圧を印加する
ことを特徴とする半導体記憶装置の書き込み方法。
12…素子分離膜
12a…活性領域
14…N型ウェル
16…P型ウェル
18…トンネル絶縁膜
20…フローティングゲート
22…ONO膜
24…コントロールゲート
26,28…ソース/ドレイン領域
30,32,42…コンタクトプラグ
34,40,44…層間絶縁膜
36…ソース線
38…配線層
46…ビット線
100…行スイッチング回路
102…列スイッチング回路
104…センスアンプ
106…ソース線スイッチング回路
108…プログラム用内部昇圧回路
110…プログラム/読み出し動作切り換えスイッチ
112…センス回路
114…P型ウェルスイッチング回路
200…P型半導体基板
202…N型ウェル
204…P型ウェル
206…フローティングゲート
208…コントロールゲート
210…ソース拡散層
212…ドレイン拡散層
Claims (14)
- 半導体基板に形成された第1の拡散層及び第2の拡散層と、前記第1の拡散層と前記第2の拡散層との間の前記半導体基板上に形成された電荷蓄積層と、前記電荷蓄積層上に形成されたゲート電極とを有するN型メモリセルトランジスタと、
前記第2の拡散層に対して接続可能に構成された第1の電源回路と、
前記半導体基板に形成され、前記第1の拡散層及び前記ゲート電極に対して接続可能に構成され、外部電源から供給される電圧を昇圧して出力する電源回路であって、前記第1の電源回路よりも電流供給能力の小さい第2の電源回路と、
前記N型メモリセルトランジスタへの書き込みの際に、前記第1の電源回路から前記第2の拡散層に接地電位を印加し、前記接地電位に対する負電圧を前記第2の電源回路から供給して前記第1の拡散層に印加し、前記ゲート電極に正電圧を印加することにより、前記第1の拡散層と前記第2の拡散層との間に電流を流して前記電荷蓄積層に電荷を蓄積させる書き込み手段と
を有し、
前記N型メモリセルトランジスタは、前記半導体基板に形成されたN型ウェル内に形成されたP型ウェルの上に形成されており、
前記P型ウェルは、前記第2の電源回路とは異なる他の電源回路に電気的に接続されている
ことを特徴とする半導体記憶装置。 - 半導体基板に形成された第1の拡散層及び第2の拡散層と、前記第1の拡散層と前記第2の拡散層との間の前記半導体基板上に形成された電荷蓄積層と、前記電荷蓄積層上に形成されたゲート電極とを有するN型メモリセルトランジスタと、
前記第2の拡散層に対して接続可能に構成された第1の電源回路と、
前記半導体基板に形成され、前記第1の拡散層及び前記ゲート電極に対して接続可能に構成され、外部電源から供給される電圧を昇圧して出力する電源回路であって、前記第1の電源回路よりも電流供給能力の小さい第2の電源回路と、
前記N型メモリセルトランジスタの書き戻しの際に、前記第1の電源回路から前記第2の拡散層に接地電位を印加し、前記接地電位に対する負電圧を前記第2の電源回路から供給して前記第1の拡散層に印加し、前記ゲート電極に負電圧を印加する書き込み手段とを有し、
前記N型メモリセルトランジスタは、前記半導体基板に形成されたN型ウェル内に形成されたP型ウェルの上に形成されており、
前記P型ウェルは、前記第2の電源回路とは異なる他の電源回路に電気的に接続されている
ことを特徴とする半導体記憶装置。 - 請求項1又は2記載の半導体記憶装置において、
前記第1の拡散層は、ビット線を介して前記第2の電源回路に接続されており、
前記第2の拡散層は、ソース線を介して前記第1の電源回路に接続されている
ことを特徴とする半導体記憶装置。 - 請求項1又は2記載の半導体記憶装置において、
前記第1の拡散層は、ソース線を介して前記第2の電源回路に接続されており、
前記第2の拡散層は、ビット線を介して前記第1の電源回路に接続されている
ことを特徴とする半導体記憶装置。 - 半導体基板に形成された第1の拡散層及び第2の拡散層と、前記第1の拡散層と前記第2の拡散層との間の前記半導体基板上に形成された電荷蓄積層と、前記電荷蓄積層上に形成されたゲート電極とを有するN型メモリセルトランジスタと、前記第2の拡散層に対して接続可能に構成された第1の電源回路と、前記半導体基板に形成され、前記第1の拡散層及び前記ゲート電極に対して接続可能に構成され、外部電源から供給される電圧を昇圧して出力する電源回路であって、前記第1の電源回路よりも電流供給能力の小さい第2の電源回路とを有する半導体記憶装置の書き込み方法であって、
前記N型メモリセルトランジスタは、前記半導体基板に形成されたN型ウェル内に形成されたP型ウェルの上に形成されており、
前記第1の電源回路から前記第2の拡散層に接地電位を印加し、前記接地電位に対する負電圧を前記第2の電源回路から供給して前記第1の拡散層に印加し、前記ゲート電極に正電圧を印加し、前記P型ウェルに前記第2の電源回路とは異なる他の電源回路から供給された負電圧を印加することにより、前記第1の拡散層と前記第2の拡散層との間に電流を流して前記電荷蓄積層に電荷を蓄積させる
ことを特徴とする半導体記憶装置の書き込み方法。 - 請求項5記載の半導体記憶装置の書き込み方法において、
前記第1の拡散層に、ビット線を介して前記負電圧を印加し、
前記第2の拡散層に、ソース線を介して前記接地電位を印加する
ことを特徴とする半導体記憶装置の書き込み方法。 - 請求項5記載の半導体記憶装置の書き込み方法において、
前記第1の拡散層に、ソース線を介して前記負電圧を印加し、
前記第2の拡散層に、ビット線を介して前記接地電位を印加する
ことを特徴とする半導体記憶装置の書き込み方法。 - 半導体基板に形成された第1の拡散層及び第2の拡散層と、前記第1の拡散層と前記第2の拡散層との間の前記半導体基板上に形成された電荷蓄積層と、前記電荷蓄積層上に形成されたゲート電極とを有するP型メモリセルトランジスタと、
前記第2の拡散層に対して接続可能に構成された第1の電源回路と、
前記半導体基板に形成され、前記第1の拡散層及び前記ゲート電極に対して接続可能に構成され、外部電源から供給される電圧を昇圧して出力する電源回路であって、前記第1の電源回路よりも電流供給能力の小さい第2の電源回路と、
前記P型メモリセルトランジスタへの書き込みの際に、前記第1の電源回路から前記第2の拡散層に接地電位を印加し、前記接地電位に対する正電圧を前記第2の電源回路から供給して前記第1の拡散層に印加し、前記ゲート電極に負電圧を印加することにより、前記第1の拡散層と前記第2の拡散層との間に電流を流して前記電荷蓄積層に電荷を蓄積させる書き込み手段とを有し、
前記P型メモリセルトランジスタは、前記半導体基板に形成されたP型ウェル内に形成されたN型ウェルの上に形成されており、
前記N型ウェルは、前記第2の電源回路とは異なる他の電源回路に電気的に接続されている
ことを特徴とする半導体記憶装置。 - 半導体基板に形成された第1の拡散層及び第2の拡散層と、前記第1の拡散層と前記第2の拡散層との間の前記半導体基板上に形成された電荷蓄積層と、前記電荷蓄積層上に形成されたゲート電極とを有するP型メモリセルトランジスタと、
前記第2の拡散層に対して接続可能に構成された第1の電源回路と、
前記半導体基板に形成され、前記第1の拡散層及び前記ゲート電極に対して接続可能に構成され、外部電源から供給される電圧を昇圧して出力する電源回路であって、前記第1の電源回路よりも電流供給能力の小さい第2の電源回路と、
前記P型メモリセルトランジスタの書き戻しの際に、前記第1の電源回路から前記第2の拡散層に接地電位を印加し、前記接地電位に対する正電圧を前記第2の電源回路から供給して前記第1の拡散層に印加し、前記ゲート電極に正電圧を印加する書き込み手段とを有し、
前記P型メモリセルトランジスタは、前記半導体基板に形成されたP型ウェル内に形成されたN型ウェルの上に形成されており、
前記N型ウェルは、前記第2の電源回路とは異なる他の電源回路に電気的に接続されている
ことを特徴とする半導体記憶装置。 - 請求項8又は9記載の半導体記憶装置において、
前記第1の拡散層は、ビット線を介して前記第2の電源回路に接続されており、
前記第2の拡散層は、ソース線を介して前記第1の電源回路に接続されている
ことを特徴とする半導体記憶装置。 - 請求項8又は9記載の半導体記憶装置において、
前記第1の拡散層は、ソース線を介して前記第2の電源回路に接続されており、
前記第2の拡散層は、ビット線を介して前記第1の電源回路に接続されている
ことを特徴とする半導体記憶装置。 - 半導体基板に形成された第1の拡散層及び第2の拡散層と、前記第1の拡散層と前記第2の拡散層との間の前記半導体基板上に形成された電荷蓄積層と、前記電荷蓄積層上に形成されたゲート電極とを有するP型メモリセルトランジスタと、前記第2の拡散層に対して接続可能に構成された第1の電源回路と、前記半導体基板に形成され、前記第1の拡散層及び前記ゲート電極に対して接続可能に構成され、外部電源から供給される電圧を昇圧して出力する電源回路であって、前記第1の電源回路よりも電流供給能力の小さい第2の電源回路とを有する半導体記憶装置の書き込み方法であって、
前記P型メモリセルトランジスタは、前記半導体基板に形成されたP型ウェル内に形成されたN型ウェルの上に形成されており、
前記第1の電源回路から前記第2の拡散層に接地電位を印加し、前記接地電位に対する正電圧を前記第2の電源回路から供給して前記第1の拡散層に印加し、前記ゲート電極に負電圧を印加し、前記N型ウェルに前記第2の電源回路とは異なる他の電源回路から供給された正電圧を印加することにより、前記第1の拡散層と前記第2の拡散層との間に電流を流して前記電荷蓄積層に電荷を蓄積させる
ことを特徴とする半導体記憶装置の書き込み方法。 - 請求項12記載の半導体記憶装置の書き込み方法において、
前記第1の拡散層に、ビット線を介して前記正電圧を印加し、
前記第2の拡散層に、ソース線を介して前記接地電位を印加する
ことを特徴とする半導体記憶装置の書き込み方法。 - 請求項12記載の半導体記憶装置の書き込み方法において、
前記第1の拡散層に、ソース線を介して前記正電圧を印加し、
前記第2の拡散層に、ビット線を介して前記接地電位を印加する
ことを特徴とする半導体記憶装置の書き込み方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009053770A JP5045696B2 (ja) | 2009-03-06 | 2009-03-06 | 半導体記憶装置及びその書き込み方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009053770A JP5045696B2 (ja) | 2009-03-06 | 2009-03-06 | 半導体記憶装置及びその書き込み方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005037524A Division JP4338656B2 (ja) | 2005-02-15 | 2005-02-15 | 半導体記憶装置の書き込み方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009151930A JP2009151930A (ja) | 2009-07-09 |
JP5045696B2 true JP5045696B2 (ja) | 2012-10-10 |
Family
ID=40920860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009053770A Expired - Fee Related JP5045696B2 (ja) | 2009-03-06 | 2009-03-06 | 半導体記憶装置及びその書き込み方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5045696B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08263992A (ja) * | 1995-03-24 | 1996-10-11 | Sharp Corp | 不揮発性半導体記憶装置の書き込み方法 |
JP4338656B2 (ja) * | 2005-02-15 | 2009-10-07 | 富士通マイクロエレクトロニクス株式会社 | 半導体記憶装置の書き込み方法 |
-
2009
- 2009-03-06 JP JP2009053770A patent/JP5045696B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009151930A (ja) | 2009-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4338656B2 (ja) | 半導体記憶装置の書き込み方法 | |
JP3730508B2 (ja) | 半導体記憶装置およびその動作方法 | |
US7787306B2 (en) | Nonvolatile semiconductor memories for preventing read disturbance and reading methods thereof | |
US7423910B2 (en) | Semiconductor device including MOS transistors having floating gate and control gate | |
US8693249B2 (en) | Semiconductor memory devices | |
JP4761872B2 (ja) | 不揮発性半導体記憶装置 | |
US20070104002A1 (en) | Semiconductor memory device with MOS transistors each having floating gate and control gate and method of controlling the same | |
JP4939971B2 (ja) | 不揮発性半導体メモリ | |
KR19990029125A (ko) | 메모리 셀 및 이를 구비한 불휘발성 반도체 기억 장치 | |
JP5305856B2 (ja) | 不揮発性半導体メモリ | |
EP2779173B1 (en) | 2T AND flash memory array | |
JP5853853B2 (ja) | 半導体記憶装置及びその駆動方法 | |
KR101330710B1 (ko) | 플래시 메모리 장치 | |
JP2010198685A (ja) | 不揮発性半導体メモリ | |
US20110075489A1 (en) | Non-volatile semiconductor memory device | |
US6970385B2 (en) | Non-volatile semiconductor memory device suppressing write-back fault | |
JP5640848B2 (ja) | 不揮発性半導体メモリ | |
JP2000339979A (ja) | 不揮発性半導体記憶装置 | |
JP5483826B2 (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
US9245628B2 (en) | Non-volatile semiconductor memory device | |
US20100124128A1 (en) | Nand flash memory | |
JP5045696B2 (ja) | 半導体記憶装置及びその書き込み方法 | |
JP2011216169A (ja) | 半導体メモリ | |
JP2827607B2 (ja) | 半導体記憶装置 | |
US8711629B2 (en) | Nonvolatile semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110922 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120528 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120619 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120702 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150727 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5045696 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |