JP2013235631A - 半導体記憶装置及びその駆動方法 - Google Patents
半導体記憶装置及びその駆動方法 Download PDFInfo
- Publication number
- JP2013235631A JP2013235631A JP2012107330A JP2012107330A JP2013235631A JP 2013235631 A JP2013235631 A JP 2013235631A JP 2012107330 A JP2012107330 A JP 2012107330A JP 2012107330 A JP2012107330 A JP 2012107330A JP 2013235631 A JP2013235631 A JP 2013235631A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- well
- memory transistor
- memory device
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】半導体基板内に形成された第1及び第2のNウェルと、第1及び第2のNウェル内にそれぞれ形成された第1及び第2のP型メモリトランジスタと、第1のP型メモリトランジスタのドレイン及び第2のP型メモリトランジスタのドレインに接続されたビット線とを有する半導体記憶装置において、第1のP型メモリトランジスタへの書き込みの際、第1のビット線に第1の電圧を印加し、第1のNウェルに第2の電圧を印加し、第2のNウェルに第2の電圧よりも低い第3の電圧を印加する。
【選択図】図7
Description
上記実施形態に限らず種々の変形が可能である。
前記半導体基板内に形成され、前記第1のNウェルから電気的に分離された第2のNウェルと、
前記第1のNウェル内に形成された第1のP型メモリトランジスタと、
前記第2のNウェル内に形成された第2のP型メモリトランジスタと、
前記第1のP型メモリトランジスタのコントロールゲートに接続された第1のワード線と、
前記第2のP型メモリトランジスタのコントロールゲートに接続された第2のワード線と、
前記第1のP型メモリトランジスタのドレイン及び前記第2のP型メモリトランジスタのドレインに接続された第1のビット線と、
前記第1のP型メモリトランジスタへの書き込みの際、前記第1のビット線に第1の電圧を印加し、前記第1のNウェルに第2の電圧を印加し、前記第2のNウェルに前記第2の電圧よりも低い第3の電圧を印加する制御回路と
を有することを特徴とする半導体記憶装置。
前記第1の電圧と前記第3の電圧との間の電位差は、3V以下である
ことを特徴とする半導体記憶装置。
前記第1のNウェル内に形成され、ドレインが前記第1のビット線に接続された第3のP型メモリトランジスタと、
前記第3のP型メモリトランジスタのコントロールゲートに接続された第3のワード線とを更に有し、
前記制御回路は、前記第1のP型メモリトランジスタへの書き込みの際、前記第3のワード線に、前記第2の電圧よりも低い第4の電圧を印加する
ことを特徴とする半導体記憶装置。
前記制御回路は、前記第1のP型メモリトランジスタへの書き込みの際、前記第2のワード線に、前記第2のP型メモリトランジスタがオフ状態になる第5の電圧を印加する
ことを特徴とする半導体記憶装置。
前記第1のNウェル内に形成され、コントロールゲートが前記第1のワード線に接続された第4のP型メモリトランジスタと、
前記第4のP型メモリトランジスタのドレインに接続された第2のビット線とを更に有し、
前記制御回路は、前記第1のP型メモリトランジスタへの書き込みの際、前記第2のビット線に、前記第1の電圧よりも高い第6の電圧を印加する
ことを特徴とする半導体記憶装置。
前記第2の電圧と前記第6の電圧との間の電位差は、3V以下である
ことを特徴とする半導体記憶装置。
前記制御装置は、前記第1のP型メモリトランジスタへの書き込みの際、前記第1のワード線に第7の電圧を印加し、前記第1の電圧及び前記第7の電圧の印加により生じるバンド間トンネリングによって電子を生成し、前記電子を前記第1の電圧と前記第2の電圧との間の電位差で加速して前記第1のP型メモリトランジスタの電荷蓄積層へ注入することにより、書き込みを行う
ことを特徴とする半導体記憶装置。
前記第1のP型メモリトランジスタへの書き込みの際、前記第1のビット線に第1の電圧を印加し、前記第1のNウェルに第2の電圧を印加し、前記第2のNウェルに前記第2の電圧よりも低い第3の電圧を印加する
ことを特徴とする半導体記憶装置の駆動方法。
前記第1の電圧と前記第3の電圧との間の電位差は、3V以下である
ことを特徴とする半導体記憶装置の駆動方法。
前記半導体記憶装置は、前記第1のNウェル内に形成され、ドレインが前記第1のビット線に接続された第3のP型メモリトランジスタと、前記第3のP型メモリトランジスタのコントロールゲートに接続された第3のワード線とを更に有し、
前記第1のP型メモリトランジスタへの書き込みの際、前記第3のワード線に、前記第2の電圧よりも低い第4の電圧を印加する
ことを特徴とする半導体記憶装置の駆動方法。
前記第1のP型メモリトランジスタへの書き込みの際、前記第2のワード線に、前記第2のP型メモリトランジスタがオフ状態になる第5の電圧を印加する
ことを特徴とする半導体記憶装置の駆動方法。
前記半導体記憶装置は、前記第1のNウェル内に形成され、コントロールゲートが前記第1のワード線に接続された第4のP型メモリトランジスタと、前記第4のP型メモリトランジスタのドレインに接続された第2のビット線とを更に有し、
前記第1のP型メモリトランジスタへの書き込みの際、前記第2のビット線に、前記第1の電圧よりも高い第6の電圧を印加する
ことを特徴とする半導体記憶装置の駆動方法。
前記第2の電圧と前記第6の電圧との間の電位差は、3V以下である
ことを特徴とする半導体記憶装置の駆動方法。
前記第1のワード線に第7の電圧を印加し、前記第1の電圧及び前記第7の電圧の印加により生じるバンド間トンネリングによって電子を生成し、前記電子を前記第1の電圧と前記第2の電圧との間の電位差で加速して前記第1のP型メモリトランジスタの電荷蓄積層へ注入することにより、前記第1のP型メモリトランジスタへの書き込みを行う
ことを特徴とする半導体記憶装置の駆動方法。
前記第1のP型メモリトランジスタ及び前記第2のP型メモリトランジスタの消去を同時に行う
ことを特徴とする半導体記憶装置の駆動方法。
12…ワード線選択回路
14…ビット線選択回路/センスアンプ
16…ウェル電圧制御回路16
18…制御回路
20…シリコン基板
22…Nウェル
24…Pウェル
26…素子分離絶縁膜
28…Nウェルタップ
30…Pウェルタップ
32…トンネルゲート絶縁膜
34…フローティングゲート
36…ゲート間絶縁膜
38…コントロールゲート
40…ダミーワード線
42…ダミー構造体
44…層間絶縁膜
46…ダミービット線
Claims (10)
- 半導体基板内に形成された第1のNウェルと、
前記半導体基板内に形成され、前記第1のNウェルから電気的に分離された第2のNウェルと、
前記第1のNウェル内に形成された第1のP型メモリトランジスタと、
前記第2のNウェル内に形成された第2のP型メモリトランジスタと、
前記第1のP型メモリトランジスタのコントロールゲートに接続された第1のワード線と、
前記第2のP型メモリトランジスタのコントロールゲートに接続された第2のワード線と、
前記第1のP型メモリトランジスタのドレイン及び前記第2のP型メモリトランジスタのドレインに接続された第1のビット線と、
前記第1のP型メモリトランジスタへの書き込みの際、前記第1のビット線に第1の電圧を印加し、前記第1のNウェルに第2の電圧を印加し、前記第2のNウェルに前記第2の電圧よりも低い第3の電圧を印加する制御回路と
を有することを特徴とする半導体記憶装置。 - 請求項1記載の半導体記憶装置において、
前記第1のNウェル内に形成され、ドレインが前記第1のビット線に接続された第3のP型メモリトランジスタと、
前記第3のP型メモリトランジスタのコントロールゲートに接続された第3のワード線とを更に有し、
前記制御回路は、前記第1のP型メモリトランジスタへの書き込みの際、前記第3のワード線に、前記第2の電圧よりも低い第4の電圧を印加する
ことを特徴とする半導体記憶装置。 - 請求項1又は2記載の半導体記憶装置において、
前記制御回路は、前記第1のP型メモリトランジスタへの書き込みの際、前記第2のワード線に、前記第2のP型メモリトランジスタがオフ状態になる第5の電圧を印加する
ことを特徴とする半導体記憶装置。 - 半導体基板内に形成された第1のNウェルと、前記半導体基板内に形成され、前記第1のNウェルから電気的に分離された第2のNウェルと、前記第1のNウェル内に形成された第1のP型メモリトランジスタと、前記第2のNウェル内に形成された第2のP型メモリトランジスタと、前記第1のP型メモリトランジスタのコントロールゲートに接続された第1のワード線と、前記第2のP型メモリトランジスタのコントロールゲートに接続された第2のワード線と、前記第1のP型メモリトランジスタのドレイン及び前記第2のP型メモリトランジスタのドレインに接続された第1のビット線とを有する半導体記憶装置の駆動方法であって、
前記第1のP型メモリトランジスタへの書き込みの際、前記第1のビット線に第1の電圧を印加し、前記第1のNウェルに第2の電圧を印加し、前記第2のNウェルに前記第2の電圧よりも低い第3の電圧を印加する
ことを特徴とする半導体記憶装置の駆動方法。 - 請求項4記載の半導体記憶装置の駆動方法において、
前記第1の電圧と前記第3の電圧との間の電位差は、3V以下である
ことを特徴とする半導体記憶装置の駆動方法。 - 請求項4又は5記載の半導体記憶装置の駆動方法において、
前記半導体記憶装置は、前記第1のNウェル内に形成され、ドレインが前記第1のビット線に接続された第3のP型メモリトランジスタと、前記第3のP型メモリトランジスタのコントロールゲートに接続された第3のワード線とを更に有し、
前記第1のP型メモリトランジスタへの書き込みの際、前記第3のワード線に、前記第2の電圧よりも低い第4の電圧を印加する
ことを特徴とする半導体記憶装置の駆動方法。 - 請求項4乃至6のいずれか1項に記載の半導体記憶装置の駆動方法において、
前記第1のP型メモリトランジスタへの書き込みの際、前記第2のワード線に、前記第2のP型メモリトランジスタがオフ状態になる第5の電圧を印加する
ことを特徴とする半導体記憶装置の駆動方法。 - 請求項4乃至7のいずれか1項に記載の半導体記憶装置の駆動方法において、
前記半導体記憶装置は、前記第1のNウェル内に形成され、コントロールゲートが前記第1のワード線に接続された第4のP型メモリトランジスタと、前記第4のP型メモリトランジスタのドレインに接続された第2のビット線とを更に有し、
前記第1のP型メモリトランジスタへの書き込みの際、前記第2のビット線に、前記第1の電圧よりも高い第6の電圧を印加する
ことを特徴とする半導体記憶装置の駆動方法。 - 請求項8記載の半導体記憶装置の駆動方法において、
前記第2の電圧と前記第6の電圧との間の電位差は、3V以下である
ことを特徴とする半導体記憶装置の駆動方法。 - 請求項4乃至9のいずれか1項に記載の半導体記憶装置の駆動方法において、
前記第1のワード線に第7の電圧を印加し、前記第1の電圧及び前記第7の電圧の印加により生じるバンド間トンネリングによって電子を生成し、前記電子を前記第1の電圧と前記第2の電圧との間の電位差で加速して前記第1のP型メモリトランジスタの電荷蓄積層へ注入することにより、前記第1のP型メモリトランジスタへの書き込みを行う
ことを特徴とする半導体記憶装置の駆動方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012107330A JP5853853B2 (ja) | 2012-05-09 | 2012-05-09 | 半導体記憶装置及びその駆動方法 |
US13/777,529 US8982632B2 (en) | 2012-05-09 | 2013-02-26 | Semiconductor memory device and method of driving semiconductor memory device |
KR20130031641A KR101490018B1 (ko) | 2012-05-09 | 2013-03-25 | 반도체 기억 장치 및 그 구동 방법 |
CN201310110387.1A CN103390427B (zh) | 2012-05-09 | 2013-04-01 | 半导体存储装置以及该半导体存储装置的驱动方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012107330A JP5853853B2 (ja) | 2012-05-09 | 2012-05-09 | 半導体記憶装置及びその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013235631A true JP2013235631A (ja) | 2013-11-21 |
JP5853853B2 JP5853853B2 (ja) | 2016-02-09 |
Family
ID=49534668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012107330A Expired - Fee Related JP5853853B2 (ja) | 2012-05-09 | 2012-05-09 | 半導体記憶装置及びその駆動方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8982632B2 (ja) |
JP (1) | JP5853853B2 (ja) |
KR (1) | KR101490018B1 (ja) |
CN (1) | CN103390427B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102296741B1 (ko) | 2015-07-07 | 2021-09-01 | 삼성전자 주식회사 | 메모리 장치 및 메모리 시스템 |
JP2017033620A (ja) * | 2015-08-06 | 2017-02-09 | 三重富士通セミコンダクター株式会社 | 半導体記憶装置およびデータの読み出し方法 |
JP2018005961A (ja) * | 2016-07-01 | 2018-01-11 | 東芝メモリ株式会社 | 記憶装置 |
KR102676879B1 (ko) * | 2017-02-08 | 2024-06-19 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
WO2019113921A1 (zh) | 2017-12-15 | 2019-06-20 | 成都锐成芯微科技股份有限公司 | 快闪存储器的编程电路、编程方法及快闪存储器 |
US11085659B2 (en) | 2019-06-10 | 2021-08-10 | Honeywell International Inc. | Monitoring for signal pulses on one or more analog inputs of a building controller |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5801994A (en) * | 1997-08-15 | 1998-09-01 | Programmable Microelectronics Corporation | Non-volatile memory array architecture |
JP2006156925A (ja) * | 2004-11-01 | 2006-06-15 | Genusion:Kk | 不揮発性半導体記憶装置およびその書込方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3878681B2 (ja) * | 1995-06-15 | 2007-02-07 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
JPH113595A (ja) | 1997-06-13 | 1999-01-06 | Sharp Corp | 不揮発性半導体記憶装置 |
US5909392A (en) * | 1997-10-09 | 1999-06-01 | Programmable Microelectronics Corporation | PMOS memory array having OR gate architecture |
JP3967440B2 (ja) * | 1997-12-09 | 2007-08-29 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
JPH11177069A (ja) | 1997-12-10 | 1999-07-02 | Matsushita Electron Corp | 不揮発性半導体記憶装置およびその書き換え方法 |
JP4434405B2 (ja) | 2000-01-27 | 2010-03-17 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
EP1451969A2 (en) | 2001-11-27 | 2004-09-01 | Koninklijke Philips Electronics N.V. | Semiconductor device having a byte-erasable eeprom memory |
CN1319071C (zh) * | 2002-08-07 | 2007-05-30 | 飞虹积体电路股份有限公司 | 以快闪存储器模拟电擦除可编程只读存储器的系统及方法 |
US6798694B2 (en) * | 2002-08-29 | 2004-09-28 | Micron Technology, Inc. | Method for reducing drain disturb in programming |
TWI220252B (en) * | 2003-08-06 | 2004-08-11 | Ememory Technology Inc | Method for programming, erasing and reading a flash memory cell |
US7126875B2 (en) * | 2003-10-20 | 2006-10-24 | State Of California, Department Of Transportation | Underwater energy dampening device |
TWI228800B (en) * | 2003-11-06 | 2005-03-01 | Ememory Technology Inc | Non-volatile memory cell and related method |
KR100604561B1 (ko) | 2004-05-11 | 2006-07-31 | 에스티마이크로일렉트로닉스 엔.브이. | 낸드 플래시 메모리 소자 및 이의 웰 형성 방법 |
US7180125B2 (en) * | 2004-08-16 | 2007-02-20 | Chih-Hsin Wang | P-channel electrically alterable non-volatile memory cell |
JP4113559B2 (ja) | 2004-11-01 | 2008-07-09 | 株式会社Genusion | 不揮発性半導体記憶装置およびその書込方法 |
JP4522879B2 (ja) | 2005-02-07 | 2010-08-11 | 株式会社Genusion | 不揮発性半導体記憶装置 |
JP4404032B2 (ja) | 2005-09-09 | 2010-01-27 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
US7626864B2 (en) * | 2006-04-26 | 2009-12-01 | Chih-Hsin Wang | Electrically alterable non-volatile memory cells and arrays |
KR20090061344A (ko) | 2007-12-11 | 2009-06-16 | 삼성전자주식회사 | 매트 구조를 가지는 반도체 메모리 장치 |
US8339862B2 (en) | 2007-12-25 | 2012-12-25 | Genusion, Inc. | Nonvolatile semiconductor memory device |
JP5483826B2 (ja) | 2008-03-04 | 2014-05-07 | 株式会社Genusion | 不揮発性半導体記憶装置及びその書き込み方法 |
JP2011171582A (ja) | 2010-02-19 | 2011-09-01 | Toshiba Corp | 不揮発性半導体記憶装置 |
FR2975813B1 (fr) * | 2011-05-24 | 2014-04-11 | St Microelectronics Rousset | Reduction du courant de programmation des matrices memoires |
-
2012
- 2012-05-09 JP JP2012107330A patent/JP5853853B2/ja not_active Expired - Fee Related
-
2013
- 2013-02-26 US US13/777,529 patent/US8982632B2/en active Active
- 2013-03-25 KR KR20130031641A patent/KR101490018B1/ko active IP Right Grant
- 2013-04-01 CN CN201310110387.1A patent/CN103390427B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5801994A (en) * | 1997-08-15 | 1998-09-01 | Programmable Microelectronics Corporation | Non-volatile memory array architecture |
JP2006156925A (ja) * | 2004-11-01 | 2006-06-15 | Genusion:Kk | 不揮発性半導体記憶装置およびその書込方法 |
Also Published As
Publication number | Publication date |
---|---|
US20130301363A1 (en) | 2013-11-14 |
JP5853853B2 (ja) | 2016-02-09 |
KR20130125711A (ko) | 2013-11-19 |
CN103390427A (zh) | 2013-11-13 |
CN103390427B (zh) | 2016-08-03 |
US8982632B2 (en) | 2015-03-17 |
KR101490018B1 (ko) | 2015-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10255980B2 (en) | Memory array with one shared deep doped region | |
JP4562602B2 (ja) | メモリーセル及び関連操作方法 | |
TWI699769B (zh) | 用於具有共同源極線的記憶胞之系統、方法及設備 | |
TWI717759B (zh) | 半導體記憶裝置 | |
US9117526B2 (en) | Substrate connection of three dimensional NAND for improving erase performance | |
JP4338656B2 (ja) | 半導体記憶装置の書き込み方法 | |
JP4939971B2 (ja) | 不揮発性半導体メモリ | |
JP5853853B2 (ja) | 半導体記憶装置及びその駆動方法 | |
JP2008192254A (ja) | 不揮発性半導体記憶装置 | |
JP4223859B2 (ja) | 不揮発性半導体記憶装置 | |
US7486533B2 (en) | Nonvolatile semiconductor memory | |
US20110075489A1 (en) | Non-volatile semiconductor memory device | |
JP5483826B2 (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
US9466378B2 (en) | Semiconductor memory device | |
JP2005236139A (ja) | 不揮発性半導体記憶装置およびその駆動方法並びに不揮発性半導体記憶装置の製造方法 | |
US20130080718A1 (en) | Semiconductor memory device and method of operating the same | |
JP2013084318A (ja) | 不揮発性半導体記憶装置 | |
US8885403B2 (en) | Programming a split gate bit cell | |
US20080079055A1 (en) | Non-volatile memory device | |
JP2003086720A (ja) | 不揮発性半導体メモリ | |
US20230085583A1 (en) | Three dimension memory device | |
TWI489593B (zh) | 反及閘快閃記憶體之熱載子程式化 | |
JP5045696B2 (ja) | 半導体記憶装置及びその書き込み方法 | |
KR20060070724A (ko) | 플래쉬 메모리 소자의 프로그램 방법 | |
JP2007310999A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131106 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151123 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5853853 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |