CN101887756A - 一次性可编程单元和阵列及其编程和读取方法 - Google Patents
一次性可编程单元和阵列及其编程和读取方法 Download PDFInfo
- Publication number
- CN101887756A CN101887756A CN2009100984955A CN200910098495A CN101887756A CN 101887756 A CN101887756 A CN 101887756A CN 2009100984955 A CN2009100984955 A CN 2009100984955A CN 200910098495 A CN200910098495 A CN 200910098495A CN 101887756 A CN101887756 A CN 101887756A
- Authority
- CN
- China
- Prior art keywords
- voltage
- time programmable
- pass transistor
- nmos pass
- memory element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
本发明公开一次性可编程单元包括可击穿栅氧介质的存储元件、第一NMOS晶体管和第二NMOS晶体管，存储元件第一端连接第一电压端，第二端连接第一NMOS漏极，第一NMOS栅极连接第二电压端，第一NMOS源极连接第二NMOS漏极，第二NMOS栅极连接行选择端，第二NMOS源极连接列选择端；一次性可编程阵列包括M行行线，N列列线，以及M×N个如上一次性可编程单元，一次性可编程阵列编程方法为第一电压端施加恒定的第一电压；第二电压端施加恒定的第二电压；各行线施加行选择电压；各列线施加列选择电压。本发明提供的一次性可编程单元和阵列及其编程方法，无需高压译码，工艺要求低、成本较低，扩大了应用范围。
Description
技术领域
本发明涉及一次性可编程存储器单元及由这些单元构成的阵列，更具体的说是利用栅氧化层击穿现象实现的一次性可编程存储器单元以及由这些单元组成的阵列及其编程和读取方法。
背景技术
一次性可编程技术在实际中有广泛应用，目前存在利用栅氧化层击穿现象实现的一次性可编程阵列，如专利CN03135903.5、CN03135904.3、CN03135905.1公开了利用栅氧化层击穿现象实现的一次性可编程阵列及相应编程方法。
下面以专利CN03135903.5为例进行举例说明，该发明所揭示的一次性可编程阵列如图1所示，包括大量的行线、列线、至少一条源线和位于行线列线交叉点的一次性可编程存储单元，每个一次性可编程存储单元的NMOS晶体管和MOS存储元件串接在一起，NMOS晶体管的栅极连接各自的行线R，NMOS晶体管的源极连接源线S，MOS存储元件的一端连接NMOS晶体管的漏极，MOS存储元件的另一端连接列线C。对于需要编程的一次性可编程单元，列线C施加7V高压，行线R施加2.5V的低压，源线施加0V的低压，从而使得NMOS晶体管导通，进而MOS存储元件击穿，对于不需要编程的一次性可编程单元，分以下几种情况：(1)列线C施加0V电压，行线R施加2.5V的电压，源线施加0V的电压，虽然NMOS晶体管导通，但是MOS存储元件不能够被击穿；(2)列线C施加7V电压，行线R施加0V的电压，源线施加0V的电压，NMOS晶体管不能够被导通，MOS存储元件不被击穿；(3)列线C施加0V电压，行线R施加0V的电压，源线施加0V的电压，MOS存储元件不被击穿。
通过本例可以看出一次性可编程单元在编程的过程中，列线上根据是否选中施加7V高压或0V低压两种电压，上述其他专利所公开的一次性可编程阵列的原理与本例基本相同，即在一次性可编程阵列的编程过程中，对选中的列线施加高压，不选中的列线施加低压，因此需要对高压进行译码，然而高压译码将导致线路设计复杂，或者需要针对高压译码进行特殊的工艺制造，增加了制造难度和成本，另外由于需要进行高压译码，会影响对选中的列线施加的高压幅度，从而使其应用受到限制。
同时在本例中，一次性可编程单元在进行高压编程时，为了防止列线上的高压通过击穿后的存储元件传递到NMOS晶体管，避免NMOS晶体管烧坏，所采用的NMOS晶体管的栅氧化层往往比MOS存储元件的厚，增加了工艺复杂性。
发明内容
本发明旨在解决现有技术的不足，提供一种无需高压译码、对工艺要求低、降低成本的一次性可编程单元。
同时，本发明还提供了一种一次性可编程阵列。
同时，本发明还提供了一种一次性可编程阵列的编程方法。
同时，本发明还提供了一种一次性可编程阵列的读取方法。
一次性可编程单元包括：可栅氧化层击穿的存储元件、第一NMOS晶体管和第二NMOS晶体管，所述存储元件为两端元件，两端之间为可击穿的栅氧介质，存储元件的第一端连接第一电压端P，所述存储元件的第二端连接所述第一NMOS晶体管的漏极，第一NMOS晶体管的栅极连接第二电压端D，第一NMOS晶体管的源极连接所述第二NMOS晶体管漏极，第二NMOS晶体管的栅极连接行选择端R，第二NMOS晶体管的源极连接列选择端C。
所述存储元件可以是一种NMOS管，所述存储元件的第一端为NMOS管的栅极，第二端为NMOS管的一个源极，或者第二端为NMOS管的一个源极和漏极短接。
所述存储元件可以是一种MOS电容，所述存储元件的第一端为MOS电容的栅极，第二端为MOS电容的衬底。
一次性可编程阵列包括M行行线Ri，i从1到M、N列列线Cj，j从1到N，以及如上所述的M×N个一次性可编程单元，一次性可编程单元位于各自的行线和列线的交叉点，每个一次性可编程单元的第一电压端P连接可编程阵列的第一电压端P，每个一次性可编程单元的第二电压端D连接可编程阵列的第二电压端D，每个一次性可编程单元的行选择端R连接可编程阵列的某一行线Ri，每个一次性可编程单元的列选择端C连接可编程阵列的某一列线q。
如上所述一次性可编程阵列的编程方法包括：
给第一电压端P施加恒定的第一电压；
给第二电压端D施加恒定的第二电压，使第一NMOS晶体管导通；
给各行线Ri，施加行选择电压；
给各列线Cj，施加列选择电压；
根据阵列中行选择电压和列选择电压不同，编程模式下一次性可编程阵列中的一次性可编程单元为以下四类中的一种：
(1)一次性可编程单元的行选中，列选中，即行选择电压使第二NMOS晶体管导通，由于第一NMOS晶体管和第二NMOS晶体管都导通，第一电压和传递过来的列选择电压的压差足以击穿存储元件栅氧化层，存储元件栅氧化层被击穿；
(2)一次性可编程单元的行选中，列不选中，即行选择电压使第二NMOS晶体管导通，由于第一NMOS晶体管和第二NMOS晶体管都导通，但第一电压和传递过来的列选择电压的压差不足以击穿存储元件栅氧化层，存储元件栅氧化层不被击穿；
(3)一次性可编程单元的行不选中，列选中，即行选择电压使第二NMOS晶体管关闭，存储元件两极之间没有电流流过，存储元件栅氧化层不被击穿；
(4)一次性可编程单元的行不选中，列不选中，即行选择电压使第二NMOS晶体管关闭，存储元件两极之间没有有电流流过，存储元件栅氧化层不被击穿。
对于编程后的一次性可编程阵列，可根据阵列中行选择电压和列选择电压不同进行读取，读取模式下一次性可编程阵列中的一次性可编程单元为以下四类中的一种，读取时，通过判断是否有电流流过一次性可编程单元，达到读取目的：
(1)一次性可编程单元的行选中，列选中，即行选择电压使第二NMOS晶体管导通，对于已被击穿的一次性可编程单元，由于第一NMOS晶体管和第二NMOS晶体管都导通，第一电压和传递过来的列选择电压的压差使得有电流流过一次性可编程单元，对于未被击穿的一次性可编程单元，没有电流流过一次性可编程单元；
(2)一次性可编程单元的行选中，列不选中，即行选择电压使第二NMOS晶体管导通，但所施加列选择电压和第三电压之间没有压差，没有电流流过一次性可编程单元；
(3)行不选中，列选中，即行选择电压使第二NMOS晶体管关闭，没有电流流过一次性可编程单元；
(4)行不选中，列不选中行选择电压使第二NMOS晶体管关闭，没有电流流过一次性可编程单元。
本发明提供的一次性可编程单元和阵列及其编程和读取方法，编程时施加的的高压为第一电压，始终恒定不变，无需高压译码，对于已经编程的可编程单元，其栅氧电容击穿后，若第一电压上的高压传递到第一NMOS管，第一NMOS管的栅极电压为第二电压，确保第一NMOS管不会被击穿，并且由于第一NMOS管的嵌位作用，即第一NMOS管的源极电压低于(第二电压-Vt)，连接到第二NMOS晶体管的漏极，确保第二NMOS晶体管不会被击穿，使得第一NMOS管和第一NMOS管可以采用存储元件一致的栅氧化层，工艺要求低、成本较低。同时编程所需要的高压可以直接从外部获得，容易提到选中的列线施加的高压幅度，扩大了可编程阵列的应用范围。
附图说明
图1传统的一次性可编程阵列
图2本发明提出的一次性可编程单元
图3本发明提出的一次性可编程阵列
图4一次性可编程阵列的编程方法示意图
图5一次性可编程阵列的读取方法示意图
具体实施例
以下结合附图对本发明内容进一步说明。
如图2所示，一次性可编程单元包括：可栅氧化层击穿的存储元件、第一NMOS晶体管和第二NMOS晶体管，所述存储元件为两端元件，两端之间为可击穿的栅氧介质，存储元件的第一端连接第一电压端P，所述存储元件的第二端连接所述第一NMOS晶体管的漏极，第一NMOS晶体管的栅极连接第二电压端D，第一NMOS晶体管的源极连接所述第二NMOS晶体管漏极，第二NMOS晶体管的栅极连接行选择端R，第二NMOS晶体管的源极连接列选择端C。
所述存储元件可以是一种NMOS管，所述存储元件的第一端为NMOS管的栅极，第二端为NMOS管的一个源极，或者第二端为NMOS管的一个源极和漏极短接。
所述存储元件可以是一种MOS电容，所述存储元件的第一端为MOS电容的栅极，第二端为MOS电容的衬底。
一次性可编程阵列包括M行行线Ri，i从1到M、N列列线Cj，j从1到N，以及如上所述的M×N个一次性可编程单元，一次性可编程单元位于各自的行线和列线的交叉点，每个一次性可编程单元的第一电压端P连接可编程阵列的第一电压端P，每个一次性可编程单元的第二电压端D连接可编程阵列的第二电压端D，每个一次性可编程单元的行选择端R连接可编程阵列的某一行线Ri，每个一次性可编程单元的列选择端C连接可编程阵列的某一列线Cj。
如图3所示2行2列一次性可编程阵列包括了一次性可编程阵列中可编程单元所有类型，对于任意ixj的一次性可编程阵列都在本发明保护范围内。
给第一电压端P施加恒定的第一电压；
给第二电压端D施加恒定的第二电压，使第一NMOS晶体管导通；
给各行线Ri，施加行选择电压；
给各列线Cj，施加列选择电压；
根据阵列中行选择电压和列选择电压不同，编程模式下一次性可编程阵列中的一次性可编程单元为以下四类中的一种：
(1)一次性可编程单元的行选中，列选中，即行选择电压使第二NMOS晶体管导通，由于第一NMOS晶体管和第二NMOS晶体管都导通，第一电压和传递过来的列选择电压的压差足以击穿存储元件栅氧化层，存储元件栅氧化层被击穿；
(2)一次性可编程单元的行选中，列不选中，即行选择电压使第二NMOS晶体管导通，由于第一NMOS晶体管和第二NMOS晶体管都导通，但第一电压和传递过来的列选择电压的压差不足以击穿存储元件栅氧化层，存储元件栅氧化层不被击穿；
(3)一次性可编程单元的行不选中，列选中，即行选择电压使第二NMOS晶体管关闭，存储元件两极之间没有电流流过，存储元件栅氧化层不被击穿；
(4)一次性可编程单元的行不选中，列不选中，即行选择电压使第二NMOS晶体管关闭，存储元件两极之间没有有电流流过，存储元件栅氧化层不被击穿。
在图4所示的示例中，一次性可编程阵列中的一次性可编程单元的编程方法，在标准的0.18um CMOS工艺下，其中所述的第一电压为7V，第二电压为3V，对于需要编程的一次性可编程单元，行选择电压为3V，列选择电压为0V，对于不需要编程的一次性可编程单元，其行列电压为下列三种情况中的一种：(1)行选择电压为3V，列选择电压为3V；(2)行选择电压为0V，列选择电压为3V；(3)行选择电压为0V，列选择电压为0V。
对于编程后的一次性可编程阵列，可根据阵列中行选择电压和列选择电压不同进行读取，读取模式下一次性可编程阵列中的一次性可编程单元为以下四类中的一种，读取时，通过判断是否有电流流过一次性可编程单元，达到读取目的：
(1)一次性可编程单元的行选中，列选中，即行选择电压使第二NMOS晶体管导通，对于已被击穿的一次性可编程单元，由于第一NMOS晶体管和第二NMOS晶体管都导通，第一电压和传递过来的列选择电压的压差使得有电流流过一次性可编程单元，对于未被击穿的一次性可编程单元，没有电流流过一次性可编程单元；
(2)一次性可编程单元的行选中，列不选中，即行选择电压使第二NMOS晶体管导通，但所施加列选择电压和第三电压之间没有压差，没有电流流过一次性可编程单元；
(3)行不选中，列选中，即行选择电压使第二NMOS晶体管关闭，没有电流流过一次性可编程单元；
(4)行不选中，列不选中行选择电压使第二NMOS晶体管关闭，没有电流流过一次性可编程单元。
在图5所示的示例中，一次性可编程阵列中的一次性可编程单元的读取方法，在标准的0.18um CMOS工艺下，其中所述的第一电压为1.8V，第二电压为1.8V，对于需要读取的一次性可编程单元，行选择电压为1.8V，列选择电压为0V；对于不需要读取的一次性可编程单元，其行列电压为下列三种情况中的一种：(1)行选择电压为1.8V，列选择电压为1.8V；(2)行选择电压为0V，列选择电压为1.8V；(3)行选择电压为0V，列选择电压为0V。
如上举例说明的第一电压、第二电压、行选择电压、列选择电压根据不同的工艺电压在不同的工艺中电压可能不同。
应该理解到的是，上述实施例只是对本发明的说明，而不是对本发明的限制，任何不超出本发明实质精神范围内的发明创造，均落入本发明保护范围之内。
Claims (9)
1.一次性可编程单元其特征在于包括：可栅氧化层击穿的存储元件、第一NMOS晶体管和第二NMOS晶体管，所述存储元件为两端元件，两端之间为可击穿的栅氧介质，存储元件的第一端连接第一电压端P，所述存储元件的第二端连接所述第一NMOS晶体管的漏极，第一NMOS晶体管的栅极连接第二电压端D，第一NMOS晶体管的源极连接所述第二NMOS晶体管漏极，第二NMOS晶体管的栅极连接行选择端R，第二NMOS晶体管的源极连接列选择端C。
2.如权利要求1所述一次性可编程单元，其特征在于所述存储元件是一种NMOS管，所述存储元件的第一端为NMOS管的栅极，第二端为NMOS管的一个源极，或者第二端为NMOS管的一个源极和漏极短接。
3.如权利要求1所述一次性可编程单元，其特征在于所述存储元件是一种MOS电容，所述存储元件的第一端为MOS电容的栅极，第二端为MOS电容的衬底。
4.一次性可编程阵列其特征在于：包括M行行线Ri，i从1到M、N列列线Cj，j从1到N，以及M×N个一次性可编程单元，一次性可编程单元位于各自的行线和列线的交叉点，每个一次性可编程单元的第一电压端P连接可编程阵列的第一电压端P，每个一次性可编程单元的第二电压端D连接可编程阵列的第二电压端D，每个一次性可编程单元的行选择端R连接可编程阵列的某一行线Ri，每个一次性可编程单元的列选择端C连接可编程阵列的某一列线Cj。
5.如权利要求4所述一次性可编程阵列，其特征在于所述一次性可编程单元特征在于包括：可栅氧化层击穿的存储元件、第一NMOS晶体管和第二NMOS晶体管，所述存储元件为两端元件，两端之间为可击穿的栅氧介质，存储元件的第一端连接第一电压端P，所述存储元件的第二端连接所述第一NMOS晶体管的漏极，第一NMOS晶体管的栅极连接第二电压端D，第一NMOS晶体管的源极连接所述第二NMOS晶体管漏极，第二NMOS晶体管的栅极连接行选择端R，第二NMOS晶体管的源极连接列选择端C。
6.如权利要求5所述一次性可编程阵列，其特征在于所述存储元件是一种NMOS管，所述存储元件的第一端为NMOS管的栅极，第二端为NMOS管的一个源极，或者第二端为NMOS管的一个源极和漏极短接。
7.如权利要求5所述一次性可编程阵列，其特征在于所述存储元件是一种MOS电容，所述存储元件的第一端为MOS电容的栅极，第二端为MOS电容的衬底。
8.如权利要求4或5或6获7所述的一次性可编程阵列的编程方法，其特征在于包括：给第一电压端P施加恒定的第一电压；
给第二电压端D施加恒定的第二电压，使第一NMOS晶体管导通；
给各行线Ri，施加行选择电压；
给各列线Cj，施加列选择电压；
根据阵列中行选择电压和列选择电压不同，编程模式下一次性可编程阵列中的一次性可编程单元为以下四类中的一种：
(1)一次性可编程单元的行选中，列选中，即行选择电压使第二NMOS晶体管导通，由于第一NMOS晶体管和第二NMOS晶体管都导通，第一电压和传递过来的列选择电压的压差足以击穿存储元件栅氧化层，存储元件栅氧化层被击穿；
(2)一次性可编程单元的行选中，列不选中，即行选择电压使第二NMOS晶体管导通，由于第一NMOS晶体管和第二NMOS晶体管都导通，但第一电压和传递过来的列选择电压的压差不足以击穿存储元件栅氧化层，存储元件栅氧化层不被击穿；
(3)一次性可编程单元的行不选中，列选中，即行选择电压使第二NMOS晶体管关闭，存储元件两极之间没有电流流过，存储元件栅氧化层不被击穿；
(4)一次性可编程单元的行不选中，列不选中，即行选择电压使第二NMOS晶体管关闭，存储元件两极之间没有有电流流过，存储元件栅氧化层不被击穿。
9.如权利要求8所述的一次性可编程阵列的编程方法，其特征在于根据阵列中行选择电压和列选择电压不同进行读取，读取模式下一次性可编程阵列中的一次性可编程单元为以下四类中的一种，读取时，通过判断是否有电流流过一次性可编程单元，达到读取目的：
(1)一次性可编程单元的行选中，列选中，即行选择电压使第二NMOS晶体管导通，对于已被击穿的一次性可编程单元，由于第一NMOS晶体管和第二NMOS晶体管都导通，第一电压和传递过来的列选择电压的压差使得有电流流过一次性可编程单元，对于未被击穿的一次性可编程单元，没有电流流过一次性可编程单元；
(2)一次性可编程单元的行选中，列不选中，即行选择电压使第二NMOS晶体管导通，但所施加列选择电压和第三电压之间没有压差，没有电流流过一次性可编程单元；
(3)行不选中，列选中，即行选择电压使第二NMOS晶体管关闭，没有电流流过一次性可编程单元；
(4)行不选中，列不选中行选择电压使第二NMOS晶体管关闭，没有电流流过一次性可编程单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100984955A CN101887756A (zh) | 2009-05-12 | 2009-05-12 | 一次性可编程单元和阵列及其编程和读取方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100984955A CN101887756A (zh) | 2009-05-12 | 2009-05-12 | 一次性可编程单元和阵列及其编程和读取方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101887756A true CN101887756A (zh) | 2010-11-17 |
Family
ID=43073622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100984955A Pending CN101887756A (zh) | 2009-05-12 | 2009-05-12 | 一次性可编程单元和阵列及其编程和读取方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101887756A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102646450A (zh) * | 2011-02-17 | 2012-08-22 | 台湾积体电路制造股份有限公司 | 一次性可编程位单元 |
| CN104167222A (zh) * | 2013-05-16 | 2014-11-26 | 力旺电子股份有限公司 | 单次可编程内存单元及编程和读取内存数组的方法 |
| CN105321570A (zh) * | 2014-07-08 | 2016-02-10 | 力旺电子股份有限公司 | 非易失性存储器及其列解码器 |
| US9601499B2 (en) | 2013-05-16 | 2017-03-21 | Ememory Technology Inc. | One-time programmable memory cell capable of reducing leakage current and preventing slow bit response, and method for programming a memory array comprising the same |
-
2009
- 2009-05-12 CN CN2009100984955A patent/CN101887756A/zh active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102646450A (zh) * | 2011-02-17 | 2012-08-22 | 台湾积体电路制造股份有限公司 | 一次性可编程位单元 |
| CN102646450B (zh) * | 2011-02-17 | 2016-03-23 | 台湾积体电路制造股份有限公司 | 一次性可编程位单元 |
| CN104167222A (zh) * | 2013-05-16 | 2014-11-26 | 力旺电子股份有限公司 | 单次可编程内存单元及编程和读取内存数组的方法 |
| US9601499B2 (en) | 2013-05-16 | 2017-03-21 | Ememory Technology Inc. | One-time programmable memory cell capable of reducing leakage current and preventing slow bit response, and method for programming a memory array comprising the same |
| CN104167222B (zh) * | 2013-05-16 | 2017-05-17 | 力旺电子股份有限公司 | 单次可编程内存单元及编程和读取内存数组的方法 |
| CN105321570A (zh) * | 2014-07-08 | 2016-02-10 | 力旺电子股份有限公司 | 非易失性存储器及其列解码器 |
| CN105321570B (zh) * | 2014-07-08 | 2019-06-21 | 力旺电子股份有限公司 | 非易失性存储器及其列解码器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107785053B (zh) | 存储器单元及存储器阵列 | |
| US8259518B2 (en) | Low voltage and low power memory cell based on nano current voltage divider controlled low voltage sense MOSFET | |
| US9013910B2 (en) | Antifuse OTP memory cell with performance improvement prevention and operating method of memory | |
| CN101515473B (zh) | 存储电路 | |
| TWI574353B (zh) | 非揮發性記憶胞結構及其裝置 | |
| CN101000802B (zh) | 存储器的操作方法及存储装置 | |
| CN204991153U (zh) | 存储器单元和非易失性存储器 | |
| CN107210056A (zh) | 使用互补电压电源的分裂栅闪存系统 | |
| CN102646450B (zh) | 一次性可编程位单元 | |
| CN101075480A (zh) | 采用双极可编程电阻存储元件的非易失存储器结构 | |
| EP3109864A1 (en) | Resistor switching circuit, storage circuit, and consumable chip | |
| US20160196875A1 (en) | Device and method for forming resistive random access memory cell | |
| US20150109849A1 (en) | Device and method for setting resistive random access memory cell | |
| CN104078465A (zh) | 非易失性存储器单元与读取的方法 | |
| US20160111156A1 (en) | Memory circuit and method of programming memory circuit | |
| JP5280660B2 (ja) | 低電圧、低キャパシタンスのフラッシュメモリアレイ | |
| CN110036484B (zh) | 电阻式随机存取存储器单元 | |
| US9076522B2 (en) | Memory cells breakdown protection | |
| CN101887756A (zh) | 一次性可编程单元和阵列及其编程和读取方法 | |
| TW202044490A (zh) | 隨機存取記憶體單元及電阻式隨機存取記憶體單元的操作方法 | |
| CN103117085A (zh) | 行译码器的偏置电压产生电路及存储器 | |
| CN101069241A (zh) | 含有包括可编程电阻器的存储单元的集成电路以及用于寻址包括可编程电阻器的存储单元的方法 | |
| US10141035B1 (en) | Memory cell with a read selection transistor and a program selection transistor | |
| CN103093832A (zh) | 嵌入式闪存的失效测试方法 | |
| WO2009136993A3 (en) | System and method for mitigating reverse bias leakage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20101117 |