CN102646450A - 一次性可编程位单元 - Google Patents

Abstract

本发明公开一种一次性可编程(OTP)存储单元包括第一晶体管和第二晶体管。第一晶体管具有：第一漏极、第一源极、第一栅极、以及高于第二晶体管的第二正常工作电压值的第一正常工作电压值。第二晶体管具有第二漏极、第二源极、以及第二栅极。将第一源极连接至第二漏极。将第二源极配置为检测存储在OTP存储单元中的数据。

Description

一次性可编程位单元

技术领域

本发明涉及一次性可编程位单元。

背景技术

当前方法通常使用多晶硅熔丝或者金属熔丝以形成一次性可编程(OTP)存储单元。然而，在多种情况下，多晶硅熔丝和金属熔丝需要较大编程电流以产生较高的编程后电阻。结果，因为存储单元包括较大晶体管或者器件以处理较大编程电流，所以存储单元较大。存储单元通常称为位单元。因为OTP位单元包括熔丝，所以OTP位单元还称为熔丝单元。

发明内容

根据本发明的一个方面，提供一种一次性可编程(OTP)存储单元，包括：第一晶体管，具有第一漏极、第一源极、和第一栅极；以及第二晶体管，具有第二漏极、第二源极、和第二栅极，其中：第一源极连接至第二漏极；将第二源极配置为检测存储在所述OTP存储单元中的数据；以及第一晶体管具有高于第二晶体管的第二正常工作电压值的第一正常工作电压值。

优选地，第一晶体管为存储平台的输入/输出(IO)晶体管并且第二晶体管为存储平台的磁芯晶体管。

优选地，当对OTP存储单元编程时：

第一源极被配置为接收高于第一正常工作电压值的第一电压值；

第一栅极被配置为接收高于第一正常工作电压值的第二电压值；

第二晶体管被配置为截止；以及

第二源极被配置为接收接地基准电压值。

优选地，当对OTP存储单元编程时，

第一晶体管被配置为截止；以及

第二漏极被配置为接收高于所述第二正常工作电压值的电压值。

优选地，当读取OTP存储单元时，

第一晶体管和所述第二晶体管被配置为导通；

第一漏极被配置为接收逻辑低电压值；以及

第二源极被配置为连接至消耗电流电路。

优选地，OTP存储单元被连接至存储阵列的位线，将位线连接至存储阵列的多个OTP存储单元。

优选地，位线进一步连接至读出放大器。

优选地，第一晶体管具有比第二晶体管的第二栅极氧化物更厚的第一栅极氧化物。

根据本发明的另一方面，提供一种一次性可编程(OTP)存储阵列包括：多个OTP存储单元，以多行和多列方式设置，多个OTP存储单元的每个OTP存储单元均具有连接至第二晶体管的第二漏极的第一晶体管的第一源极；第一晶体管具有高于第二晶体管的第二正常工作电压值的第一正常工作电压值；多条第一信号线，多条第一信号线的每条连接至每行中的第一晶体管的栅极；多条第二信号线，多条第二信号线的每条连接至每行中的第二晶体管的栅极；多条编程线，多条编程线的每条连接至每列中的第一晶体管的漏极并且被配置为接收每列中的编程电压；以及多条数据线，多条数据线中的每条连接至每列中的第二晶体管的源极并且用于检测存储在每列中的OTP存储单元中的数据。

优选地，该OTP存储阵列进一步包括：多个读出放大器，多个读出放大器的每个连接至多条数据线的每条数据线。

优选地，OTP存储阵列的每个OTP存储单元的第一晶体管为存储平台的输入/输出(IO)晶体管；以及

OTP存储阵列的每个OTP存储单元的第二晶体管为存储平台的磁芯晶体管。

根据本发明的再一方面，提供一种对一次性可编程(OTP)存储单元编程的方法，一次性可编程存储单元具有连接至第二晶体管的第二漏极的第一晶体管的第一源极，第一晶体管具有高于所述第二晶体管的第二正常工作电压值的第一正常工作电压值，该方法包括：将第一电压值施加给第一晶体管的漏极，第一电压值高于第一正常工作电压值；将第二电压值施加给第一晶体管的第一栅极，第二电压值高于第一正常工作电压值；以及将第三电压值施加给第二晶体管的源极；从而，当第二晶体管导通时，将第二晶体管的第一电阻值改变为高于第一电阻值的第二电阻值。

优选地，第一晶体管为存储平台的输入/输出(IO)晶体管并且第二晶体管为存储平台的磁芯晶体管。

优选地，基于在连接至第二晶体管的第二漏极的第一晶体管的第一源极处的编程电压值来确定第一电压值和/或第二电压值。

优选地，进一步基于第一晶体管的尺寸来确定第一电压值。

优选地，基于第二晶体管的栅极长度来确定编程电压值。

优选地，编程电压值将第一电阻值改变为第二电阻值。

根据本发明的又一方面，提供一种读取一次性可编程(OTP)存储单元的方法，一次性可编程存储单元具有连接至第二晶体管的第二漏极的第一晶体管的第一源极，第一晶体管具有高于第二晶体管的第二正常工作电压值的第一正常工作电压值，没有对OTP存储单元编程时的第二晶体管的第一电阻值小于对OTP存储单元编程时的第二晶体管的第二电阻值，该方法包括：使第一晶体管导通；使第二晶体管导通；以及检测第二晶体管的第二源极的电压电平。

优选地，检测在第二晶体管的第二源极处的电压电平包括：使用在第二源极处的消耗电流电路。

优选地，第一晶体管为存储平台的输入/输出(IO)晶体管并且第二晶体管为存储平台的磁芯晶体管。

附图说明

在附图和以下描述中阐述了本发明的一个或多个实施例的细节。通过描述、附图、以及权利要求，其他特性和优点将显而易见。

图1为根据某些实施例的OTP存储单元的示图。

图2为示出根据某些实施例的电压VD和电流ID之间的关系的曲线图。

图3为根据某些实施例的OTP存储阵列的框图。

图4为示出根据某些实施例在图3中的存储阵列的编程操作的表格。

图5为示出根据某些实施例在图3中的存储阵列的读操作的表格。

在多幅图中的相同参照符号表示相同元件。

具体实施方式

以下使用特定语言披露在图中所示的实施例或实例。然而，将明白，实施例和实例不是限制性的。在所披露的实施例中的任何改变和修改、以及在本文献中披露的原理的任何进一步应用都可以按照相关领域技术人员预期那样正常地发生。贯穿多个实施例，可以重复参考标号，但是即使一个实施例与另一实施例的特征共享相同参考标号，也不要求将一个实施例的特征应用于另一实施例。

多个实施例具有以下特性和/或优点中的一个或组合。两个晶体管或者2T位单元包括选择晶体管和熔丝晶体管。将该熔丝晶体管配置为用作熔丝，并且当该晶体管在编程以后导通时，该熔丝晶体管具有高电阻Rprog。编程电压高但是编程电流较小。例如，电阻Rprog约为1MΩ，编程电压为3.5V同时编程电流为100μA。与另一方法的约8.5μm²相比较，2T位单元的尺寸较小，例如，约1μm²。因为减小了位单元尺寸，所以宏观密度增大。此外，因为较小的编程电流，所以将位线连接至附加位单元，该附加位单元优于具有更高编程电流的金属熔丝和多晶硅熔丝并且因此限制了连接至位线的单元数量。

示例性OTP位线

图1为根据某些实施例的示例性OTP存储单元或者OTP位单元100的示图。因为位单元100包括两个晶体管110和120，所以位单元100称为两个晶体管或者2T位单元。

选择晶体管120与熔丝晶体管110串联连接。晶体管120的漏极连接至输入输出(IO)电压源VDDIO。在某些实施例中，将电压源VDDIO用于IO器件。晶体管120的源极连接至晶体管110的漏极。晶体管110的源极连接至存储阵列的读位线RBL。检测在读位线RBL处的逻辑电平揭示了存储在存储单元100中的数据。

在某些实施例中，晶体管120和110这两者在存储器平台上都可用。关于存储器平台，晶体管120称为IO晶体管或器件，并且用作IO接口。反之，晶体管110用作磁芯晶体管。关于OTP存储单元100，晶体管120称为选择晶体管并且晶体管110称为熔丝晶体管。当选择晶体管120导通时，为读取由熔丝晶体管110的状态所反映的数据或者对该数据编程选择存储单元100。因为IO晶体管120可与磁芯晶体管110一起使用以制作存储单元100，所以不存在制作具有与熔丝晶体管110不同特征的选择晶体管120的附加成本。结果，降低了制作存储单元100的成本。

作为在存储平台中的IO器件，晶体管120用于与其他电路接口连接。晶体管120通过比晶体管110的工作电压VDDCORE(没有标出)更高的工作电压VDDIO运转。在某些实施例中，用于晶体管120的正常工作电压VDDIO约为1.5V，而用于晶体管110的正常工作电压VDDCORE约为0.85V。结果，晶体管120通常称为1.5V晶体管而晶体管110通常称为0.85V晶体管。IO晶体管120的栅极氧化物厚度比磁芯晶体管110的更厚并且其栅极长度比磁芯晶体管的更长。

作为在存储平台中的磁芯器件，晶体管110用于制作存储数据的存储单元。与IO晶体管120相比较，磁芯晶体管110以更低电压运转，并且具有更小的泄漏电流和更小的管芯面积。

关于OTP存储单元100，因为晶体管110用作熔丝，所以晶体管110称为熔丝或熔丝晶体管110。当对存储单元100或晶体管110未编程时，晶体管110通常作为晶体管运转。熔丝范例所阐明的，熔丝100闭合。将OTP存储单元100视为存储低逻辑电平(低)。在对OTP存储单元100或晶体管110编程以后，晶体管110通过高电阻工作并且视为开路。熔丝范例所阐明的，熔丝110熔断或者开路。将OTP存储单元100视为存储高逻辑电平(高)。

在某些实施例中，晶体管110的阈值电压约为0.3V。当对存储单元100编程时，将电压VDDIO设置为约4.0V，将在晶体管120的栅极处的信号SG设置为4.5V，在晶体管110的栅极处的信号FG设置为0V或VSS。结果，信号VD约为3.8V。因为晶体管110的正常工作电压约为0.85V。并且晶体管110的漏极位于约3.8V处，所以当晶体管110导通时晶体管110的电阻改变为更高值。因此，晶体管110用作熔丝。例如，在编程以前并且当晶体管110导通时，晶体管110的电阻Rnormal约为1KΩ。反之，在编程以后，当晶体管110导通时，晶体管110的电阻Rprog约为1MΩ。熔丝范例所阐明的，因为熔丝110具有高电阻，所以熔丝110被熔断。在某些实施例中，对熔丝晶体管110编程花费约小于1秒。另外，因为晶体管120的漏极和栅极也分别经受4.0V和4.5V高电压，所以将损坏选择晶体管120。在某些实施例中，晶体管120截止，并且晶体管110的漏极施加有3.8V以对晶体管110编程。

在某些实施例中，在晶体管110的源极或者读位线RBL处检测存储在存储单元中的数据。例如，将电压VDDIO设置为0V。将信号SG设置为1.5V以使晶体管120导通。将信号FG设置为0.85V以使晶体管110导通。消耗电流电路(current sinking circuit)或者约100μA的电流源连接至晶体管110的源极或者读位线RBL以从晶体管110吸收电流。如果还没有对晶体管110编程，则晶体管110的电阻Rnormal约为1KΩ，并且读位线RBL约为100mV。结果，RBL为低电平(Low)。选择地阐明的，OTP存储单元100存储低电平(Low)。反之，如果已经对晶体管110编程，则晶体管110的电阻Rprog约为1MΩ，并且读位线约为电压VDD或0.85V。结果，RBL为高电平(High)。不同地阐明的，OTP存储单元100存储高电平(High)。

在图1中，用作选择晶体管120的IO晶体管是根据某些实施例的。工作电压高于熔丝晶体管110的工作电压的其他晶体管在多个实施例的范围内。选择具有高工作电压的选择晶体管120以使当对熔丝晶体管110编程时，选择晶体管120可以承受用于编程晶体管110的较高编程电压。在某些实施例中，用于编程晶体管110的高电压根据技术持续几秒的预定时间。因此，然后选择晶体管120。在某些实施例中，当熔丝晶体管110为0.85V晶体管时，示例性的选择晶体管120包括1.5V、1.8V、2.5V、3.3V、以及5.5V等。

编程电压

在连接至熔丝晶体管110的漏极的选择晶体管120的源极处的电压VD称为晶体管110或者OTP存储单元100的编程电压。在某些实施例中，晶体管110的栅极长度越长，用于晶体管110的编程电压VD越高。从晶体管110的漏极至晶体管110的源极流动的电流ID称为OTP存储单元100的晶体管110的编程电流。

图2为根据某些实施例示出电流ID关于电压VD的状态的三条ID-VD曲线的曲线图200。X轴以伏(V)为单位表示电压VD。Y轴以安培(A)为单位表示电流ID。曲线210、220、以及230表示当晶体管110分别具有0.02、0.025、以及0.03μm的栅长度时的ID-VD曲线。晶体管120的栅极处的信号SG和晶体管120的漏极处电压VDDIO浮动而晶体管110的栅极处的信号FG为0V。

关于曲线210，当电压VD在0V和约2.70V之间时，电流ID增大但以缓慢速率从0A增大至约1μA。当电压VD从2.70V增大至约3.50V的时候，电流ID从约1μA明显增大至约9μA。当电压VD到达3.5V时，晶体管110击穿。不同地示出的，熔丝110熔断并且用作开路或者高阻值电路。因此，电流ID从9μA快速降至0。当晶体管110具有0.02μm的栅极长度时，3.5V电压VD因此为晶体管110的编程阈值电压。

曲线220和230这两者都示出了在曲线210的阈值电压3.5V以后出现从各自峰值至0A的电流ID降落。不同地说明的，因为曲线210对应于0.02μm的栅极长度而线220和230对应于0.025μm和0.03μm的栅极长度，所以当晶体管110的栅极长度增大的时候，晶体管110的编程阈值电压VD也增大。

在某些实施例中，基于熔丝晶体管110的栅极长度来确定编程电压VD。然后，检查选择晶体管120以提供确定的编程电压VD。例如，为晶体管120的漏极处的电压VDDIO和晶体管120的栅极处的信号SG选择适当值，从而导致晶体管120的源极处的电压VD。用于电压VDDIO的值为晶体管120的尺寸函数。如果晶体管120具有更大尺寸，则电压VDDIO更小。但是如果晶体管120越小，则电压VDDIO越高。然而，通过晶体管120的结击穿来限制电压VDDIO的值。在某些实施例中，选择晶体管120的尺寸提供期望电压VD以对熔丝晶体管110编程。

示例性OTP存储阵列

图3为根据某些实施例的OTP存储阵列300的框图。为了例证，阵列300示出为以两行R1和R2以及两列C1和C2方式配置的四个OTP存储单元100A、100B、100C、以及100D。为了避免附图不清楚，没有标出行R1、R2以及列C1、C2。也没有标出每个存储单元100A～100D的晶体管110和120但是本领域的普通技术人员应该认识到。将存储阵列300用于说明。用于存储阵列300的不同行数和/或不同列数在多个实施例的范围内。

信号SG1和SG2的每个对应于在图1中的信号SG。信号SG1连接行R1上的单元100A和100C的晶体管120的栅极。信号SG2连接行R2上的单元100B和100D的晶体管120的栅极。

信号FG1和FG2的每个对应于在图1中的信号FG。信号FG1连接行R1上的单元100A和100C的晶体管110的栅极。信号FG2连接行R2上的单元100B和100D的晶体管110的栅极。

位线BL1连接读出放大器SA1和列C1中的存储单元100A和100B的晶体管110的源极。位线BL2连接读出放大器SA2和列C2中的存储单元100C和100D的晶体管110的源极。每条位线和对应读出放大器用于读取在对应列中的存储单元。例如，位线BL1和读出放大器SA1用于读取列C1中的存储单元100A或110B。位线BL2和读出放大器SA2用于读取列C2中的存储单元100C或100D。

编程线PGM1连接列C1中的存储单元100A和100B的晶体管120的漏极。编程线PGM2连接列C2中的存储单元100C和100D的晶体管120的漏极。每条编程线用于对列中的存储单元编程。例如，将线PGM1用于对列C1中的存储单元100A或100B编程。线PGM2用于对列C2中的存储单元100C或100D编程。

在某些实施例中，同时对一个或者多个OTP存储单元编程。此外，同时读取在相同行中的多个存储单元。例如，同时读取行R1上的存储单元100A和100C这两者。类似地，同时读取存储单元100B和100D这两者。

OTP存储阵列的说明性操作

图4为根据某些实施例示出的存储阵列300的编程操作的表格400。在该例证中，对存储单元100A编程，但是以类似的方式进行对其他存储单元的编程并且本领域中的普通技术人员可认识到。

因为没有对列C2中的存储单元100C或者100D编程，所以将编程线PGM2和位线BL2设置为0V。因为没有对行R2中的存储单元100B或100D编程，所以将信号SG2和FG2也设置为0V。因为信号SG2设置为0V，所以行R2的单元100B和100D的晶体管120截止并且用作开路。类似地，因为将信号FG2设置为0V，所以行R2的单元100B和100D的晶体管110也截止并且用作开路。

将编程线PGM1设置为电压VPP1，在某些实施例中该电压VPP 1为4V。将单元100A的晶体管120的栅极处信号SG1设置为电压VPP2，在某些实施例中电压VPP2为4.5V。结果，单元100A的晶体管120的源极和晶体管110的漏极处的电压VD约为3.8V。因此，存储单元100A的晶体管110击穿。选择地阐明的，熔丝晶体管110熔断或开路，并且对存储单元100A编程。

图5为根据某些实施例示出存储器100的读操作的表格500。

因为没有对存储单元100A、100B、100C、或者100D中的任何一个编程，所以将编程线PGM1和PGM2这两者设置为0V。

因为没有读取行R2中的存储单元100B和100D，所以将信号SG2和FG2设置为0V以使行R2中的晶体管110和120截止。

将信号SG1设置为IO工作电压VDDIO以使行R1中的存储单元100A和100C的IO或者选择晶体管120导通。

将信号FG1设置为磁芯工作电压VDDCORE以使行R1中的存储单元100A和100C的磁芯或熔丝晶体管110导通。

将位线BL1和位线BL2连接至用于读出放大器SA1和SA2的各自读出放大器SA1和SA2以分别检测出或读取在列C1中的存储单元100A和列C2中的存储单元100C中的数据。

如通过图3中的存储单元300所示的，读出放大器SA1和SA2的每个检测出并提供反映存储在存储单元100A和100C中的数据的数据。

已经描述了多个实施例。然而，应该理解，在没有背离本发明的精神和范围的情况下，可以进行多种更改。例如，为了说明的目的，示出为特定掺杂类型(例如，N型或者P型金属氧化物半导体(NMOS或PMOS))的多个晶体管。本发明的实施例不仅限于特定类型。在多个实施例的范围内可以选择用于特定晶体管的不同掺杂类型。用在以上描述中的多个信号的低或者高逻辑电平(例如，低(Low)或高(High))也是为了说明的目的。当信号激活和/或无效时，多个实施例不仅限于特定电平。在多个实施例的范围内也可以选择不同电平。

某些实施例涉及一次性可编程(OTP)存储单元，该存储单元包括：第一晶体管，具有第一漏极、第一源极、以及第一栅极；和第二晶体管，具有第二漏极、第二源极、以及第二栅极。所述第一晶体管具有高于第二晶体管的第二正常工作电压值的第一正常工作电压值。第一源极连接至第二漏极。将第二源极配置为检测存储在OTP存储单元中的数据。

某些实施例涉及一次性可编程(OTP)存储阵列，该存储阵列包括：多个OTP存储单元，以行和列的方式设置；多条第一信号线；多条第二信号线；多条程序线、以及多条数据线。多个OTP存储单元的每个具有：连接至第二晶体管的第二漏极的第一晶体管的第一源极。第一晶体管具有高于第二晶体管的第二正常工作电压值的第一正常工作电压值。多条第一信号线的每条连接至在每行中的第一晶体管的栅极。将多条第二信号线的每条连接至在每行中的第二晶体管的栅极。多条程序线的每条连接至在每列中的第一晶体管的漏极并且被配置为接收在每列中的编程电压。多条数据线的每条连接至在每列中的第二晶体管的源极并且用于检测存储在每列中的OTP存储单元中的数据。

某些实施例涉及对OTP存储单元编程的方法，该OTP存储单元具有连接至第二晶体管的第二漏极的第一晶体管的第一源极，该第一晶体管具有高于第二晶体管的第二正常工作电压值的第一正常工作电压值。该方法包括：将第一电压值施加给第一晶体管的漏极，第一电压值高于第一正常工作电压值；将第二电压值施加给第一晶体管的第一栅极，第二电压值高于第一正常工作电压值；以及将第三电压值施加给第二晶体管的源极。当第二晶体管导通时第二晶体管的第一电阻值改变为高于第一电阻值的第二电阻值。

某些实施例涉及读取OTP存储单元的方法，该OTP存储单元具有连接至第二晶体管的第二漏极的第一晶体管的第一源极，第一晶体管具有高于第二晶体管的第二正常工作电压值的第一正常工作电压值，没有对OTP存储单元编程的第二晶体管的第一电阻值小于对OTP存储单元编程的第二晶体管的第二电阻值。该方法包括：使第一晶体管导通；使第二晶体管导通；以及检测在第二晶体管的第二源极处的电压电平。

以上方法示出了示例性步骤，但是没有必要以所示顺序执行这些示例性步骤。可以根据所公开的实施例的精神和范围，适当添加、替换这些步骤、改变这些步骤的顺序、和/或去除这些步骤。

Claims (10)

1.一种一次性可编程(OTP)存储单元，包括：

第一晶体管，具有第一漏极、第一源极、和第一栅极；以及

第二晶体管，具有第二漏极、第二源极、和第二栅极，

其中：

所述第一源极连接至所述第二漏极；

将所述第二源极配置为检测存储在所述OTP存储单元中的数据；

以及

所述第一晶体管具有高于所述第二晶体管的第二正常工作电压值的第一正常工作电压值。

2.根据权利要求1所述的OTP存储单元，其中，当对所述OTP存储单元编程时：

所述第一源极被配置为接收高于所述第一正常工作电压值的第一电压值；

所述第一栅极被配置为接收高于所述第一正常工作电压值的第二电压值；

所述第二晶体管被配置为截止；以及

所述第二源极被配置为接收接地基准电压值。

3.根据权利要求1所述的OTP存储单元，其中，当对所述OTP存储单元编程时，

所述第一晶体管被配置为截止；以及

所述第二漏极被配置为接收高于所述第二正常工作电压值的电压值，其中，当读取所述OTP存储单元时，

所述第一晶体管和所述第二晶体管被配置为导通；

所述第一漏极被配置为接收逻辑低电压值；以及

所述第二源极被配置为连接至消耗电流电路，

其中，所述OTP存储单元被连接至存储阵列的位线，将所述位线连接至所述存储阵列的多个OTP存储单元，其中，所述位线进一步连接至读出放大器，其中，所述第一晶体管具有比所述第二晶体管的第二栅极氧化物更厚的第一栅极氧化物。

4.一种一次性可编程(OTP)存储阵列包括：

多个OTP存储单元，以多行和多列方式设置，所述多个OTP存储单元的每个OTP存储单元均具有连接至第二晶体管的第二漏极的第一晶体管的第一源极；所述第一晶体管具有高于所述第二晶体管的第二正常工作电压值的第一正常工作电压值；

多条第一信号线，所述多条第一信号线的每条连接至每行中的第一晶体管的栅极；

多条第二信号线，所述多条第二信号线的每条连接至每行中的第二晶体管的栅极；

多条编程线，所述多条编程线的每条连接至每列中的第一晶体管的漏极并且被配置为接收每列中的编程电压；以及

多条数据线，所述多条数据线中的每条连接至每列中的第二晶体管的源极并且用于检测存储在每列中的OTP存储单元中的数据。

5.根据权利要求4所述的OTP存储阵列，进一步包括：多个读出放大器，所述多个读出放大器的每个连接至所述多条数据线的每条数据线，其中

所述OTP存储阵列的每个OTP存储单元的所述第一晶体管为存储平台的输入/输出(IO)晶体管；以及

所述OTP存储阵列的每个OTP存储单元的所述第二晶体管为所述存储平台的磁芯晶体管。

6.一种对一次性可编程(OTP)存储单元编程的方法，所述一次性可编程存储单元具有连接至第二晶体管的第二漏极的第一晶体管的第一源极，所述第一晶体管具有高于所述第二晶体管的第二正常工作电压值的第一正常工作电压值，所述方法包括：

将第一电压值施加给所述第一晶体管的漏极，所述第一电压值高于所述第一正常工作电压值；

将第二电压值施加给所述第一晶体管的第一栅极，所述第二电压值高于所述第一正常工作电压值；以及

将第三电压值施加给所述第二晶体管的源极；

从而，当所述第二晶体管导通时，将所述第二晶体管的第一电阻值改变为高于所述第一电阻值的第二电阻值。

7.根据权利要求6所述的方法，其中，所述第一晶体管为存储平台的输入/输出(IO)晶体管并且所述第二晶体管为所述存储平台的磁芯晶体管。

8.根据权利要求6所述的方法，其中，基于在连接至所述第二晶体管的所述第二漏极的所述第一晶体管的所述第一源极处的编程电压值来确定所述第一电压值和/或所述第二电压值，其中，进一步基于所述第一晶体管的尺寸来确定所述第一电压值，其中，基于所述第二晶体管的栅极长度来确定所述编程电压值，其中，所述编程电压值将所述第一电阻值改变为所述第二电阻值。

9.一种读取一次性可编程(OTP)存储单元的方法，所述一次性可编程存储单元具有连接至第二晶体管的第二漏极的第一晶体管的第一源极，所述第一晶体管具有高于所述第二晶体管的所述第二正常工作电压值的第一正常工作电压值，没有对所述OTP存储单元编程时的所述第二晶体管的第一电阻值小于对所述OTP存储单元编程时的所述第二晶体管的第二电阻值，所述方法包括：

使所述第一晶体管导通；

使所述第二晶体管导通；以及

检测所述第二晶体管的第二源极的电压电平。

10.根据权利要求9所述的方法，其中，所述第一晶体管为存储平台的输入/输出(IO)晶体管并且所述第二晶体管为所述存储平台的磁芯晶体管。

Images