CN1723508A - 一次可编程存储器件 - Google Patents

一次可编程存储器件 Download PDF

Info

Publication number
CN1723508A
CN1723508A CNA2003801056555A CN200380105655A CN1723508A CN 1723508 A CN1723508 A CN 1723508A CN A2003801056555 A CNA2003801056555 A CN A2003801056555A CN 200380105655 A CN200380105655 A CN 200380105655A CN 1723508 A CN1723508 A CN 1723508A
Authority
CN
China
Prior art keywords
voltage
transistor
memory transistor
memory
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003801056555A
Other languages
English (en)
Other versions
CN100483553C (zh
Inventor
J·C·赖纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1723508A publication Critical patent/CN1723508A/zh
Application granted granted Critical
Publication of CN100483553C publication Critical patent/CN100483553C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Circuits Of Receivers In General (AREA)
  • Color Television Systems (AREA)

Abstract

本发明涉及一次可编程存储器件。为了使这样的存储器件特别简单和可靠，本发明建议该器件包括串联连接在电压源线路BL与地Gnd之间的MOS选择晶体管T1和MOS存储晶体管T2。该器件还包括编程装置，用于向选择晶体管T1的栅极、存储晶体管T2的栅极和电压源线路BL施加预定电压Vsel、Vctrl、Vprog。选择所施加的电压Vsel、Vctrl、Vprog，以迫使存储晶体管T2进入导致热损坏存储晶体管T2的漏极结的电流的急速返回模式。本发明还涉及用于对一次可编程存储器编程的相应方法。

Description

一次可编程存储器件
技术领域
本发明涉及一次可编程(one-time programmable)(OTP)存储器件，并涉及用于对一次可编程存储器件编程的方法。
背景技术
OTP存储器构成非易失性存储元件，其即使被断电也能保存信息。传统的OTP存储器的结构不同于在传统的CMOS(互补金属氧化物半导体)技术中使用的结构。因而，传统的OTP存储器在与CMOS电路集成时在晶片(wafer)制造中需要修改或者昂贵的额外处理步骤。
在文献US5943264中，披露了用于以标准CMOS技术实现OTP存储器件的解决方案。在此，NMOS(N沟道金属氧化物半导体)晶体管与PN结串联连接，该PN结起着存储器的作用。通过熔化该PN结，对该存储器进行编程。为此，使晶体管进入所谓的急速返回(snap-back)模式，这在漏-源电压达到特定的击穿电压时实现。在急速返回模式中，晶体管的电流增益非常高并且其串联电阻非常低。因此，即使在晶体管相当小的情况下，晶体管也能够提供适于熔化PN结的高电流。然而，该解决方案的缺点是，晶体管本身在急速返回模式中有可能被损坏。因此，建议提供附加的编程电流限制装置，以避免晶体管的破坏。
发明内容
本发明的目的是提供用于对一次可编程存储器编程的特别简单和可靠的可供选择方案。
这个目的根据本发明利用OTP存储器件来实现，该OTP存储器件包括：串联连接在电压源线路与地之间的MOS选择晶体管和MOS存储晶体管。该器件还包括用于向选择晶体管的栅极、存储晶体管的栅极和电压源线路施加预定电压的编程装置，所施加的电压迫使存储晶体管进入急速返回模式，产生热损坏存储晶体管的漏极结(drainjunction)的电流。
本发明的目的同样利用相应的用于对OTP存储器件编程的方法来实现，所述OTP存储器件包括串联连接在电压源线路与地之间的MOS选择晶体管和MOS存储晶体管。
本发明源自以下思想，即，如果MOS晶体管被用作存储器，则可以通过将这个存储晶体管本身带入其中热损坏晶体管的漏极结的急速返回模式而对该存储晶体管进行编程。因而，能够对OTP存储器件编程而不需要施加超过处理技术的急速返回保持电压的电压。
本发明的优点是，能够对所采用的存储元件编程，而不对提供用于编程存储晶体管的电流的选择晶体管施压。
本发明对基于CMOS技术的OTP存储器应用提供一种低成本选择。不需要改变CMOS制造过程。
本发明的优选实施例从从属权利要求中变得显而易见。
有利地，通过斜线降低(ramp down)首先施加到存储晶体管的栅极上的电压，迫使存储晶体管进入急速返回模式。从而，增加了漏极熔化机制的效力，这限制了选择晶体管所要求的尺寸。
所采用的存储晶体管应当是相当小的，以保持所要求的编程电流是低的，同时选择晶体管必须足够大，以便向存储晶体管提供所需要的编程电流。所需要的编程电流可以约为10mA，但是该电流随着所使用技术而变化。由于选择晶体管的所需尺寸，本发明特别适于仅需要存储少量比特的应用。
存储器件最好满足保证存储器件的充分可靠性的各种要求。这样的要求包括：ESD(静电放电)稳健性、锁定稳健性、最小解码器和选择晶体管恶化、未编程单元的数据保持以及已编程单元的数据保持。
通常在对没有电源连接到它的器件进行的处理期间出现的ESD应力(stress)在未提供特殊保护的情况下可能熔化存储晶体管漏极。因此，在本发明的优选实施例中，在存储器件中实施RC单元。该单元的RC时间常数确保：甚至当存储器件被加电时，在超过ESD事件的常规持续时间的时间周期期间，施加到选择晶体管的栅极上的电压和施加到存储晶体管的栅极上的电压是低的。也就是，在对存储器件加电之后，这些晶体管的栅极将利用例如10ms的定时器周期保持为接地，这确保在ESD事件期间出现在编程装置的编程极板(pad)上的高电压将不会到达存储晶体管。因而，所建议的本发明的实施例对ESD应力提供了有效的保护。
相反，锁定可以发生在器件被加电时的正常操作期间。更特别地，存在外部过压脉冲将激活OTP存储器件的编程模式的风险。因此，应提供在正常操作期间有效切断编程电流路径的机制。在本发明的优选实施例中，这样的机制通过用于激活编程模式的足够复杂的建立过程来提供，这利用足够高的概率来确保单个外部过压脉冲将不激活编程模式。
在本发明的同样优选的实施例中，使用高于正常操作电压电平的编程电压电平，以使单元尺寸合理地保持为小的。高电压电平可以导致由于载流子增加的加热而造成的存储器件的恶化。热载流子效应例如出现在晶体管的强夹断条件中，这又随着在晶体管上的高漏极电压和中等到低的栅极电压而出现。因而，必须确保存储电路的过度恶化不会由于建议的高编程电压而出现。然而，导致恶化的热载流子条件利用包括倾斜降低施加给存储晶体管的电压的建议的编程循环被有效地避免。
而且，应设计存储晶体管，以使之能够经受住正常的电源电压(例如，为存储器读出而施加的电压)而不被损坏，以确保未编程存储晶体管的数据保持。
存储晶体管的编程导致晶体管的泄漏，这能够在后续读出中以泄漏电流形式被检测到。在读出中应确保已检测的泄漏实际上是由于硬漏极熔化引起的，而不仅仅是由于可以随时间减少的ESD引发的软漏极结损坏引起的，其中硬漏极熔化导致连接漏极与源极扩散的损坏。由于硬漏极结熔化造成的泄漏电流在mA范围内，而由于软损坏造成的泄漏电流在μA范围内，因此通过设置用于读出的适当电流检测界限可以容易地区别它们。
本发明特别适于在以COMS技术进行设计并需要低比特存储器的任何产品中被采用，例如，用于使用OTP存储器调整某些振荡器频率的表IC中、用于使用OTP存储器调整电压电平的显示驱动器芯片中，等等。
本发明的其它目的和特征从参照附图考虑的以下详细描述中将变得显而易见。
附图说明
图1示意地表示了根据本发明的存储器件的存储单元；和
图2是图示NMOS晶体管的急速返回模式的示意图。
具体实施方式
图1显示了形成根据本发明的CMOS存储器件一部分的OTP存储单元。该存储单元包括选择晶体管T1和存储晶体管T2。这两个晶体管T1和T2都是NMOS晶体管。选择晶体管T1的漏极连接到位线BL，并且选择晶体管T1的栅极连接到提供电压Vsel的电压源(未示出)。选择晶体管T1的源极连接到存储晶体管T2的漏极，而存储晶体管T2的源极连接到地Gnd。存储晶体管T2的栅极连接到提供电压Vctrl的电压源(未示出)。
在存储单元的未编程状态中，存储晶体管T2的漏极结是未受损的，而在存储单元的已编程状态中，存储晶体管T2的漏极结被热损坏。
为了编程存储单元，通过编程装置(未示出)分别将施加给选择晶体管T1的栅极和施加给存储晶体管T2的栅极的电压Vsel和Vctrl设置到预定用于编程的电压电平。晶体管T1和T2因而被接通。此外，通过编程装置将预定的编程电压Vprog施加到位线BL。编程电压Vprog被设置到超过采用的CMOS技术允许的最大工作电压的电平，但低于采用的CMOS技术的急速返回电压。
作为施加电压Vsel、Vctrl和Vprog的结果，电流流过存储单元，即电流从位线BL经过选择晶体管T1和存储晶体管T2流到地Gnd。晶体管T1和T2被形成所需尺寸，以使得施加给位线BL的电压Vprog的大部分被施加到存储晶体管T2。不要求选择晶体管T1强得足以向存储晶体管T2提供在此时刻将足以热损坏存储晶体管T2的漏极结的电流。
为了确保存储晶体管T2的漏极结被热损坏，现在通过编程装置来倾斜降低施加到存储晶体管T2的栅极上的电压Vctrl。这迫使存储晶体管T2进入强夹断并最终进入急速返回模式，即使漏极-源极电压低于急速返回电压。
为了说明，图2显示了NMOS晶体管的漏极-源极电压VD上的漏极电流ID。第一曲线1指示对于晶体管的栅极接地情况的晶体管的行为。从中可以看到，该晶体管在电压Vsb上切换回来或急速返回，并且在较低急速返回保持电压Vsbh进入高电流模式。当晶体管的栅极被接通时，晶体管在急速返回保持电压Vsbh上直接转到高电流模式，而不必首先达到急速返回电压Vsb。这在图2中利用第二曲线2表示。因此，功率耗散甚至进一步集中到晶体管的漏极结中，这提供了有效的漏极结熔化机制。
倾斜降低施加到存储晶体管T2的栅极上的电压Vctrl进一步增加漏极熔化机制的有效性。
存储晶体管T2的后续读出由检测存储单元中的泄漏电流的读出装置(未示出)来执行。
为此，读出装置把工作电压Vop施加到位线BL。而且，施加给选择晶体管T1的电压Vsel被设置为高，而施加到存储晶体管T2的栅极上的电压Vctrl被设置为低。也就是，利用预定用于读出的栅极电压来导通选择晶体管T1，而存储晶体管T2不被接通。
在存储单元未被编程的情况下，基本上将没有电流流过该单元，因为存储晶体管T2未受损并且被断开。相反，如果该单元被编程，即使存储晶体管T2被断开，电流也应流过该单元，因为存储晶体管T2的熔化漏极结允许泄漏电流通过。
由读出装置的检测电路检测的电流量因而能用作用于确定是否必须考虑编程该单元的标准。具有低于预定检测电平的检测电流的单元被认为将不被编程，而具有高于预定检测电平的检测电流的单元被认为将被编程。
诸多实验已表明，利用90％的确定性，漏极熔化的发生不需要附加的栅极氧化物击穿。但是，甚至在已编程存储晶体管的栅极氧化物已被击穿的情况下，该单元仍将允许泄漏电流并被认为是被编程的。因此，建议的存储器对已编程单元中的栅极氧化物击穿不敏感。
对应于参照图1所述的存储单元的多个存储单元可以被组合在存储单元阵列中。存储单元面积受选择晶体管及其保护环(guard ring)的尺寸的控制。需要这样的保护环，以保证存储单元充分的ESD健壮性。选择晶体管的空间要求可以被假定为约20μm×8.2μm＝164μm2，并且存储晶体管的空间要求可以被假定为约8μm×8μm＝64μm2，从而得到约为220μm2的估计的单元大小。32比特存储单元阵列因而将需要7040μm2或者例如70μm×100μm的面积。对于此面积，必须增加控制编程和读出不同单元的多路复用器电路所需的面积。
将注意，给出的实施例仅构成本发明的可以以多种方式变化的选择实施例。特别地，可以提供合适的使存储单元避免不希望编程的保护机制。

Claims (10)

1.一种一次可编程存储器件，包括串联连接在电压源线路与地之间的MOS(金属氧化物半导体)选择晶体管和MOS存储晶体管，并且还包括编程装置，用于给所述选择晶体管的栅极、所述存储晶体管的栅极和所述电压源线路施加电压，所施加的电压迫使所述存储晶体管进入急速返回模式，导致热损坏所述存储晶体管的漏极结的电流。
2.根据权利要求1所述的一次可编程存储器件，其中所述编程装置包括用于首先给所述存储晶体管的所述栅极施加预定电压和用于随后倾斜降低施加到所述存储晶体管的所述栅极上的所述预定电压，直至所述存储晶体管进入所述急速返回模式的装置。
3.根据权利要求1或2所述的一次可编程存储器件，其中所述MOS晶体管是NMOS(N沟道金属氧化物半导体)晶体管。
4.根据上述权利要求之一所述的一次可编程存储器件，还包括至少一个被安排在电压源与所述选择晶体管的所述栅极之间和在电压源与所述存储晶体管的栅极之间的电阻电容器单元，所述电阻电容器单元确保：在对所述一次可编程存储器件加电之后，在最早的预定时间，预定电压被施加给所述选择晶体管的所述栅极和所述存储晶体管的所述栅极。
5.根据上述权利要求之一所述的一次可编程存储器件，其中所述编程装置需要用于启动其操作的建立过程，该建立过程包括比施加一个预定电压电平给所述编程装置更多的步骤。
6.根据上述权利要求之一所述的一次可编程存储器件，其中所述编程装置向所述电压源线路施加编程电压，该编程电压高于除热损坏所述存储晶体管的漏极结之外的其它操作而施加给所述电压线路的电压。
7.根据上述权利要求之一所述的一次可编程存储器件，还包括读出装置，用于向所述选择晶体管的所述栅极施加高电压、用于向所述存储晶体管的所述栅极施加低电压、用于向所述电压源线路施加读出电压、用于检测利用所述施加的电压得到的流过所述晶体管的电流、用于将所述检测的电流与预定电流值进行比较、以及用于在确定所述检测的电流超过所述预定电流值的情况下提供所述存储晶体管被编程的指示。
8.根据上述权利要求之一所述的一次可编程存储器件，包括多个存储单元，每个所述存储单元包括串联连接在所述电压源线路与地之间的相应选择晶体管和相应存储晶体管，其中所述编程装置适于将电压施加给所述存储单元，迫使所述存储晶体管中的任何选择的一个晶体管进入急速返回模式，导致热损坏相应存储晶体管的漏极结的电流。
9.一种CMOS电路，包括权利要求1至8之一所述的一次可编程存储器件。
10.用于编程一次可编程存储器的一种方法，所述存储器包括串联连接在电压源线路与地之间的MOS(金属氧化物半导体)选择晶体管和MOS存储晶体管，所述方法包括向所述选择晶体管的栅极、所述存储晶体管的栅极和所述电压源线路施加电压，所施加的电压迫使所述存储晶体管进入急速返回模式，导致热损坏所述存储晶体管的漏极结的电流。
CNB2003801056555A 2002-12-12 2003-12-03 一次可编程存储器件 Expired - Fee Related CN100483553C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02102734.7 2002-12-12
EP02102734 2002-12-12

Publications (2)

Publication Number Publication Date
CN1723508A true CN1723508A (zh) 2006-01-18
CN100483553C CN100483553C (zh) 2009-04-29

Family

ID=32479806

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801056555A Expired - Fee Related CN100483553C (zh) 2002-12-12 2003-12-03 一次可编程存储器件

Country Status (8)

Country Link
US (1) US7333356B2 (zh)
EP (1) EP1573747B1 (zh)
JP (1) JP4787500B2 (zh)
CN (1) CN100483553C (zh)
AT (1) ATE446578T1 (zh)
AU (1) AU2003283684A1 (zh)
DE (1) DE60329781D1 (zh)
WO (1) WO2004053886A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646450A (zh) * 2011-02-17 2012-08-22 台湾积体电路制造股份有限公司 一次性可编程位单元
CN104422873A (zh) * 2013-08-20 2015-03-18 上海华虹宏力半导体制造有限公司 高压器件hci测试电路
CN105322931A (zh) * 2014-08-05 2016-02-10 密克罗奇普技术公司 电子装置及其电子熔丝

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2836751A1 (fr) * 2002-02-11 2003-09-05 St Microelectronics Sa Cellule memoire a programmation unique non destructrice
FR2836752A1 (fr) * 2002-02-11 2003-09-05 St Microelectronics Sa Cellule memoire a programmation unique
ATE393452T1 (de) * 2002-07-08 2008-05-15 Koninkl Philips Electronics Nv Datenschutz von integrierter schaltung auf einem aufzeichnungsträger
JP5073292B2 (ja) * 2004-01-23 2012-11-14 アギア システムズ インコーポレーテッド ホット・キャリアでプログラムされるワン・タイム・プログラマブル（ｏｔｐ）メモリのための方法および装置
US8010927B2 (en) * 2007-10-02 2011-08-30 International Business Machines Corporation Structure for a stacked power clamp having a BigFET gate pull-up circuit
JP2012174864A (ja) 2011-02-21 2012-09-10 Sony Corp 半導体装置およびその動作方法
JP2012174863A (ja) * 2011-02-21 2012-09-10 Sony Corp 半導体装置およびその動作方法
JP2013232494A (ja) * 2012-04-27 2013-11-14 Sony Corp 記憶素子、半導体装置およびその動作方法、ならびに電子機器
WO2013190882A1 (ja) * 2012-06-19 2013-12-27 シャープ株式会社 金属酸化物トランジスタ
WO2014061633A1 (ja) * 2012-10-19 2014-04-24 シャープ株式会社 不揮発性記憶装置
JP2015076556A (ja) 2013-10-10 2015-04-20 ソニー株式会社 メモリ装置、書込方法、読出方法
JP6072297B2 (ja) * 2013-11-25 2017-02-01 シャープ株式会社 半導体装置およびその書き込み方法
JP2016134515A (ja) 2015-01-20 2016-07-25 ソニー株式会社 メモリセルおよびメモリ装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60231355A (ja) * 1984-04-27 1985-11-16 Mitsubishi Electric Corp 相補型半導体集積回路
US5257222A (en) * 1992-01-14 1993-10-26 Micron Technology, Inc. Antifuse programming by transistor snap-back
US5257225A (en) * 1992-03-12 1993-10-26 Micron Technology, Inc. Method for programming programmable devices by utilizing single or multiple pulses varying in pulse width and amplitude
GB9417264D0 (en) * 1994-08-26 1994-10-19 Inmos Ltd Memory device
US5834813A (en) * 1996-05-23 1998-11-10 Micron Technology, Inc. Field-effect transistor for one-time programmable nonvolatile memory element
JP3114620B2 (ja) * 1996-05-30 2000-12-04 日本電気株式会社 半導体記憶装置
US5835402A (en) * 1997-03-27 1998-11-10 Xilinx, Inc. Non-volatile storage for standard CMOS integrated circuits
FR2762708B1 (fr) * 1997-04-29 1999-06-04 Sgs Thomson Microelectronics Procede de commande d'une cellule memoire et memoire non volatile programmable une seule fois en technologie cmos
US6298459B1 (en) * 1997-07-18 2001-10-02 Fujitsu Limited Analog to digital converter with encoder circuit and testing method therefor
JP2000106402A (ja) * 1998-01-22 2000-04-11 Citizen Watch Co Ltd 半導体不揮発性記憶装置およびその書き込み方法
US6034890A (en) * 1998-01-22 2000-03-07 Citizen Watch Co., Ltd. Semiconductor nonvolatile memory device and method of writing thereto
KR100290917B1 (ko) * 1999-03-18 2001-05-15 김영환 이에스디(ｅｓｄ) 보호회로
US6307423B1 (en) * 2000-05-01 2001-10-23 Xerox Corporation Programmable circuit with preview function
JP2002164513A (ja) * 2000-11-28 2002-06-07 Nippon Precision Circuits Inc 半導体不揮発性メモリ装置及びその書込み方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646450A (zh) * 2011-02-17 2012-08-22 台湾积体电路制造股份有限公司 一次性可编程位单元
CN102646450B (zh) * 2011-02-17 2016-03-23 台湾积体电路制造股份有限公司 一次性可编程位单元
CN104422873A (zh) * 2013-08-20 2015-03-18 上海华虹宏力半导体制造有限公司 高压器件hci测试电路
CN105322931A (zh) * 2014-08-05 2016-02-10 密克罗奇普技术公司 电子装置及其电子熔丝

Also Published As

Publication number Publication date
US7333356B2 (en) 2008-02-19
JP4787500B2 (ja) 2011-10-05
AU2003283684A1 (en) 2004-06-30
JP2006510203A (ja) 2006-03-23
CN100483553C (zh) 2009-04-29
US20060056222A1 (en) 2006-03-16
ATE446578T1 (de) 2009-11-15
EP1573747A1 (en) 2005-09-14
EP1573747B1 (en) 2009-10-21
WO2004053886A1 (en) 2004-06-24
DE60329781D1 (de) 2009-12-03

Similar Documents

Publication Publication Date Title
CN100483553C (zh) 一次可编程存储器件
JP6503395B2 (ja) 静電放電回路
JP4651044B2 (ja) 集積半導体回路を保護するための回路装置および方法
US6627555B2 (en) Method and circuit for minimizing the charging effect during manufacture of semiconductor devices
US5465190A (en) Circuit and method for protecting power components against forward overvoltages
US7206247B2 (en) Antifuse circuit with dynamic current limiter
US6284616B1 (en) Circuit and method for reducing parasitic bipolar effects during electrostatic discharges
US7253496B2 (en) Antifuse circuit with current regulator for controlling programming current
EP1306852B1 (en) A memory device
US7277347B2 (en) Antifuse capacitor for configuring integrated circuits
CN101510541A (zh) 用于esd保护的方法和设备
JP5590842B2 (ja) 半導体記憶装置および半導体記憶装置の制御方法
US20150302932A1 (en) Memory device, semiconductor unit and method of operating the same, and electronic apparatus
JP2005109480A (ja) ワンタイム・プログラマブル・メモリ素子をプログラムするための装置および方法
JP5404343B2 (ja) 静電気放電保護回路
US8363448B2 (en) Semiconductor memory device
US8208312B1 (en) Non-volatile memory element integratable with standard CMOS circuitry
Verhaege et al. Grounded-gate nMOS transistor behavior under CDM ESD stress conditions
TWI311810B (en) Electrical fuse cell, one-time programming memory device and integrated circuit
US10411693B2 (en) Methods and circuits for improved reliability of power devices operating under repetitive thermal stress
US20050024525A1 (en) Solid-state imaging device, camera, power supply device and method thereof
US7778001B2 (en) Integrated circuit protected against short circuits and operating errors following the passage on an ionizing radiation
US9805800B1 (en) Electrically programmable read only memory devices having uniform program characteristic and methods of programming the same
JP2006040476A (ja) 半導体集積回路およびトリミング方法
JP5668519B2 (ja) 書き込み制御回路及び半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20070810

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070810

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: KONINKL PHILIPS ELECTRONICS NV

Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV

Effective date: 20111028

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111028

Address after: Delaware

Patentee after: NXP BV

Address before: Holland Ian Deho Finn

Patentee before: Koninkl Philips Electronics NV

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090429

Termination date: 20131203