JP5073292B2 - ホット・キャリアでプログラムされるワン・タイム・プログラマブル(otp)メモリのための方法および装置 - Google Patents
ホット・キャリアでプログラムされるワン・タイム・プログラマブル(otp)メモリのための方法および装置 Download PDFInfo
- Publication number
- JP5073292B2 JP5073292B2 JP2006551018A JP2006551018A JP5073292B2 JP 5073292 B2 JP5073292 B2 JP 5073292B2 JP 2006551018 A JP2006551018 A JP 2006551018A JP 2006551018 A JP2006551018 A JP 2006551018A JP 5073292 B2 JP5073292 B2 JP 5073292B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- threshold voltage
- change
- hot carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
Landscapes
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
したがって、サイズが小さく、低電圧および小電流でプログラムすることができる改善されたOTPメモリが必要になっている。
本発明、ならびに本発明のさらなる特徴および利点のより完全な理解については、以降の詳細な説明および図面を参照することによって得られよう。
ホット・キャリア・エージングとは、このデバイスのドレイン端におけるこのゲート酸化膜へのキャリアの注入によって引き起こされる長い時間にわたってのトランジスタ特性の劣化のことである。この酸化膜へのキャリア注入は、このドレイン近くにおける酸化膜損傷、およびトラップの生成またはトラップへの注入を引き起こす。その結果、このチャネル移動度は悪化し、デバイス飽和電流の減少がもたらされる。さらに、このチャネル領域のドレイン端においてこのデバイスしきい値の局所的な増大が引き起こされる。ホット・キャリア・トランジスタ劣化が加速され、その結果、このトランジスタ劣化が、デバイスの最適化により、あるいはそれほど高くはないドレイン電圧およびゲート電圧の(またはこれら両方の)印加により比較的短時間に引き起こされる可能性がある。
Claims (7)
- ワン・タイム・プログラマブル・メモリをプログラムするための方法であって、
トランジスタのアレイを取得するステップと、
ホット・キャリア・トランジスタ・エージング技法を使用して少なくとも1つの前記トランジスタの特性を変更して、前記少なくとも1つのトランジスタをプログラムするステップとを含み、前記ホット・キャリア・エージング技法はゲート酸化膜へのキャリアの注入を含み、前記キャリアの注入は、トラップの生成及びトラップへの注入のうちの少なくとも1つを引き起こし、変更された前記特性は前記少なくとも1つのトランジスタのしきい値電圧における変化であり、前記方法はさらに、
前記少なくとも1つのトランジスタの前記しきい値電圧における前記変化を感知することにより、プログラムされた前記少なくとも1つのトランジスタを検出するステップを含み、
前記検出するステップにおけるトランジスタ電流は、前記プログラムするステップにおけるトランジスタ電流と逆方向であり、
前記検出するステップは、(i)前記トランジスタのアレイのそれぞれについてのソース端子を正の電位にまで引き上げるステップと、(ii)選択された行に沿ったすべてのトランジスタについてのゲート端子を正の電位にまで引き上げるステップと、(iii)ドレイン電圧が、プリチャージ電圧レベルから前記正のゲート端子電位よりもセル・トランジスタのしきい値電圧だけ低い電圧まで変化しているかどうかを検出するステップとを含む、方法。 - 前記プログラムするステップが、前記少なくとも1つのトランジスタにストレスの多い電圧を印加して、前記ホット・キャリア・トランジスタ・エージングを引き起こすステップをさらに含む、請求項1に記載の方法。
- 前記プログラムするステップが、前記少なくとも1つのトランジスタのドレインおよびゲートにストレスの多い電圧を印加して、前記少なくとも1つのトランジスタの前記しきい値電圧における前記変化を引き起こすステップをさらに含む、請求項1に記載の方法。
- 前記プログラムするステップが、前記少なくとも1つのトランジスタの飽和電流における変化を引き起こす、請求項1に記載の方法。
- ワン・タイム・プログラマブル・メモリであって、
トランジスタのアレイを含み、ホット・キャリア・トランジスタ・エージングを使用して少なくとも1つの前記トランジスタの特性を変更して、前記少なくとも1つのトランジスタがプログラムされ、前記ホット・キャリア・エージングはゲート酸化膜へのキャリアの注入を含み、前記キャリアの注入は、トラップの生成及びトラップへの注入のうちの少なくとも1つを引き起こすものであり、変更された前記特性は前記少なくとも1つのトランジスタのしきい値電圧における変化であり、さらに、
前記少なくとも1つのトランジスタの前記変更された特性を感知する回路を含み、
前記感知する回路におけるトランジスタ電流は、前記プログラムされるときのトランジスタ電流と逆方向であり、
前記回路は前記少なくとも1つのトランジスタの前記しきい値電圧における前記変化を感知し、前記回路は、(i)前記トランジスタのアレイのそれぞれについてのソース端子を正の電位にまで引き上げ、(ii)選択された行に沿ったすべてのトランジスタについてのゲート端子を正の電位にまで引き上げ、(iii)ドレイン電圧が、プリチャージ電圧レベルから前記正のゲート端子電位よりもセル・トランジスタのしきい値電圧だけ低い電圧まで変化しているかどうかを検出する、ワン・タイム・プログラマブル・メモリ。 - ワン・タイム・プログラマブル・メモリ素子であって、
ホット・キャリア・トランジスタ・エージングを使用してトランジスタ特性を変更してプログラムされる少なくとも1つのトランジスタを含み、前記ホット・キャリア・エージングはゲート酸化膜へのキャリアの注入を含み、前記キャリアの注入は、トラップの生成及びトラップへの注入のうちの少なくとも1つを引き起こすものであり、変更された前記トランジスタ特性は前記少なくとも1つのトランジスタのしきい値電圧における変化であり、さらに、
前記少なくとも1つのトランジスタの前記変更された特性を感知する回路を含み、
前記感知する回路におけるトランジスタ電流は、前記プログラムされるときのトランジスタ電流と逆方向であり、
前記回路は前記しきい値電圧における前記変化を感知し、前記回路は、(i)前記少なくとも1つのトランジスタについてのソース端子を正の電位にまで引き上げ、(ii)前記少なくとも1つのトランジスタについてのゲート端子を正の電位にまで引き上げ、(iii)ドレイン電圧が、プリチャージ電圧レベルから前記正のゲート端子電位よりもセル・トランジスタのしきい値電圧だけ低い電圧まで変化しているかどうかを検出する、ワン・タイム・プログラマブル・メモリ素子。 - 集積回路であって、
ワン・タイム・プログラマブル・メモリを備え、前記ワン・タイム・プログラム・メモリは、
トランジスタのアレイを含み、ホット・キャリア・トランジスタ・エージングを使用して少なくとも1つの前記トランジスタの特性を変更して、前記少なくとも1つのトランジスタがプログラムされており、前記ホット・キャリア・エージングはゲート酸化膜へのキャリアの注入を含み、前記キャリアの注入は、トラップの生成及びトラップへの注入のうちの少なくとも1つを引き起こすものであり、変更された前記特性は前記少なくとも1つのトランジスタのしきい値電圧における変化であり、さらに、
前記少なくとも1つのトランジスタの前記変更された特性を感知する回路を含み、
前記感知する回路におけるトランジスタ電流は、前記プログラムされるときのトランジスタ電流と逆方向であり、
前記回路は前記少なくとも1つのトランジスタの前記しきい値電圧における前記変化を感知し、前記回路は、(i)前記トランジスタのアレイのそれぞれについてのソース端子を正の電位にまで引き上げ、(ii)選択された行に沿ったすべてのトランジスタについてのゲート端子を正の電位にまで引き上げ、(iii)ドレイン電圧が、プリチャージ電圧レベルから前記正のゲート端子電位よりもセル・トランジスタのしきい値電圧だけ低い電圧まで変化しているかどうかを検出する、集積回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2004/001772 WO2005081258A1 (en) | 2004-01-23 | 2004-01-23 | Method and apparatus for hot carrier programmed one time programmable (otp) memory |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007522655A JP2007522655A (ja) | 2007-08-09 |
JP2007522655A5 JP2007522655A5 (ja) | 2012-08-02 |
JP5073292B2 true JP5073292B2 (ja) | 2012-11-14 |
Family
ID=34887932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006551018A Expired - Fee Related JP5073292B2 (ja) | 2004-01-23 | 2004-01-23 | ホット・キャリアでプログラムされるワン・タイム・プログラマブル(otp)メモリのための方法および装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7764541B2 (ja) |
EP (1) | EP1709646B1 (ja) |
JP (1) | JP5073292B2 (ja) |
KR (1) | KR101084467B1 (ja) |
DE (1) | DE602004014412D1 (ja) |
WO (1) | WO2005081258A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2075798A1 (en) | 2007-12-25 | 2009-07-01 | TPO Displays Corp. | Storage data unit using hot carrier stressing |
US20100308415A1 (en) * | 2009-06-05 | 2010-12-09 | Cambridge Silicon Radio Ltd. | Analogue thin-oxide mosfet |
US20110156157A1 (en) * | 2009-06-05 | 2011-06-30 | Cambridge Silicon Radio Ltd. | One-time programmable charge-trapping non-volatile memory device |
JP2012059996A (ja) * | 2010-09-10 | 2012-03-22 | Elpida Memory Inc | 半導体装置の製造方法 |
US8530283B2 (en) | 2011-09-14 | 2013-09-10 | Semiconductor Components Industries, Llc | Process for forming an electronic device including a nonvolatile memory structure having an antifuse component |
US8724364B2 (en) | 2011-09-14 | 2014-05-13 | Semiconductor Components Industries, Llc | Electronic device including a nonvolatile memory structure having an antifuse component and a process of using the same |
US8741697B2 (en) | 2011-09-14 | 2014-06-03 | Semiconductor Components Industries, Llc | Electronic device including a nonvolatile memory structure having an antifuse component and a process of forming the same |
JP2015142175A (ja) | 2014-01-27 | 2015-08-03 | 株式会社東芝 | プログラマブル論理回路および不揮発性fpga |
JP2015230919A (ja) | 2014-06-03 | 2015-12-21 | 株式会社東芝 | 不揮発性メモリ、この不揮発性メモリを用いた不揮発性プログラマブルロジックスイッチおよび不揮発性プログラマブルロジック回路 |
TW201606779A (zh) * | 2014-08-05 | 2016-02-16 | 創傑科技股份有限公司 | 電子裝置及其電子熔絲 |
US10290352B2 (en) * | 2015-02-27 | 2019-05-14 | Qualcomm Incorporated | System, apparatus, and method of programming a one-time programmable memory circuit having dual programming regions |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62229600A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 不揮発性半導体記憶装置 |
US5257225A (en) * | 1992-03-12 | 1993-10-26 | Micron Technology, Inc. | Method for programming programmable devices by utilizing single or multiple pulses varying in pulse width and amplitude |
US5694356A (en) * | 1994-11-02 | 1997-12-02 | Invoice Technology, Inc. | High resolution analog storage EPROM and flash EPROM |
US6127700A (en) * | 1995-09-12 | 2000-10-03 | National Semiconductor Corporation | Field-effect transistor having local threshold-adjust doping |
FR2770019B1 (fr) * | 1997-10-20 | 2000-01-28 | Sgs Thomson Microelectronics | Point memoire mos |
JP4316028B2 (ja) * | 1998-07-29 | 2009-08-19 | Okiセミコンダクタ宮城株式会社 | 半導体記憶装置、その製造方法及びそのデータ書き込み方法 |
US6521958B1 (en) * | 1999-08-26 | 2003-02-18 | Micron Technology, Inc. | MOSFET technology for programmable address decode and correction |
JP4697993B2 (ja) | 1999-11-25 | 2011-06-08 | スパンション エルエルシー | 不揮発性半導体メモリ装置の制御方法 |
US6384448B1 (en) * | 2000-02-28 | 2002-05-07 | Micron Technology, Inc. | P-channel dynamic flash memory cells with ultrathin tunnel oxides |
US6512700B1 (en) * | 2001-09-20 | 2003-01-28 | Agere Systems Inc. | Non-volatile memory cell having channel initiated secondary electron injection programming mechanism |
DE10224956A1 (de) * | 2002-06-05 | 2004-01-08 | Infineon Technologies Ag | Verfahren zur Einstellung der Einsatzspannung eines Feldeffekttansistors, Feldeffekttransistor sowie integrierte Schaltung |
EP1573747B1 (en) * | 2002-12-12 | 2009-10-21 | Nxp B.V. | One-time programmable memory device |
US6920067B2 (en) * | 2002-12-25 | 2005-07-19 | Ememory Technology Inc. | Integrated circuit embedded with single-poly non-volatile memory |
US7046549B2 (en) * | 2003-12-31 | 2006-05-16 | Solid State System Co., Ltd. | Nonvolatile memory structure |
-
2004
- 2004-01-23 EP EP04704827A patent/EP1709646B1/en not_active Expired - Fee Related
- 2004-01-23 KR KR1020067016948A patent/KR101084467B1/ko active IP Right Grant
- 2004-01-23 JP JP2006551018A patent/JP5073292B2/ja not_active Expired - Fee Related
- 2004-01-23 US US10/586,176 patent/US7764541B2/en not_active Expired - Fee Related
- 2004-01-23 DE DE602004014412T patent/DE602004014412D1/de not_active Expired - Lifetime
- 2004-01-23 WO PCT/US2004/001772 patent/WO2005081258A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
DE602004014412D1 (de) | 2008-07-24 |
EP1709646B1 (en) | 2008-06-11 |
WO2005081258A1 (en) | 2005-09-01 |
US20070274126A1 (en) | 2007-11-29 |
US7764541B2 (en) | 2010-07-27 |
KR101084467B1 (ko) | 2011-11-21 |
KR20070003870A (ko) | 2007-01-05 |
EP1709646A1 (en) | 2006-10-11 |
JP2007522655A (ja) | 2007-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8305790B2 (en) | Electrical anti-fuse and related applications | |
KR101236582B1 (ko) | Otp 메모리 및 동작 방법 | |
JP4981661B2 (ja) | 分割チャネルアンチヒューズアレイ構造 | |
JP4599059B2 (ja) | 超薄膜誘電体のブレークダウン現象を利用した半導体メモリセルセル及びメモリアレイ | |
US6992925B2 (en) | High density semiconductor memory cell and memory array using a single transistor and having counter-doped poly and buried diffusion wordline | |
US6700151B2 (en) | Reprogrammable non-volatile memory using a breakdown phenomena in an ultra-thin dielectric | |
EP2195811B1 (en) | Anti-fuse element | |
US20020075744A1 (en) | Antifuse memory cell and antifuse memory cell array | |
US6791891B1 (en) | Method of testing the thin oxide of a semiconductor memory cell that uses breakdown voltage | |
JP2010103563A (ja) | 超薄膜誘電体のブレークダウン現象を利用した半導体メモリセルセル及びメモリアレイ | |
US9899100B2 (en) | One time programmable (OTP) cell and an OTP memory array using the same | |
US8339831B2 (en) | Single polysilicon non-volatile memory | |
US6617637B1 (en) | Electrically erasable programmable logic device | |
JP5073292B2 (ja) | ホット・キャリアでプログラムされるワン・タイム・プログラマブル(otp)メモリのための方法および装置 | |
US7564707B2 (en) | One-time programmable non-volatile memory | |
US6775197B2 (en) | Non-volatile memory element integratable with standard CMOS circuitry and related programming methods and embedded memories | |
US8208312B1 (en) | Non-volatile memory element integratable with standard CMOS circuitry | |
KR101958518B1 (ko) | 프로그래밍의 신뢰성이 개선된 otp 셀 | |
US6775171B2 (en) | Method of utilizing voltage gradients to guide dielectric breakdowns for non-volatile memory elements and related embedded memories | |
US6816427B2 (en) | Method of utilizing a plurality of voltage pulses to program non-volatile memory elements and related embedded memories | |
US8134859B1 (en) | Method of sensing a programmable non-volatile memory element | |
US6141246A (en) | Memory device with sense amplifier that sets the voltage drop across the cells of the device | |
CN112542196A (zh) | 非易失性存储器装置和读取该非易失性存储器装置的方法 | |
EP1437771A1 (en) | Electrically erasable programmable logic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090914 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100709 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101101 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110201 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110428 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110805 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120124 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120130 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20120620 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120822 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5073292 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |