CN103119657B - 低电压和低功耗存储器及其编程方法 - Google Patents

低电压和低功耗存储器及其编程方法 Download PDF

Info

Publication number
CN103119657B
CN103119657B CN201080067067.7A CN201080067067A CN103119657B CN 103119657 B CN103119657 B CN 103119657B CN 201080067067 A CN201080067067 A CN 201080067067A CN 103119657 B CN103119657 B CN 103119657B
Authority
CN
China
Prior art keywords
wordline
selecting arrangement
field effect
effect transistor
gate capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080067067.7A
Other languages
English (en)
Other versions
CN103119657A (zh
Inventor
彭泽忠
方中岳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan Kailuwei Technology Co Ltd
Original Assignee
SICHUAN KILOWAY ELECTRON Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SICHUAN KILOWAY ELECTRON Inc filed Critical SICHUAN KILOWAY ELECTRON Inc
Publication of CN103119657A publication Critical patent/CN103119657A/zh
Application granted granted Critical
Publication of CN103119657B publication Critical patent/CN103119657B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Read Only Memory (AREA)

Abstract

一次性可编程非易失性存储器（10）包括至少两条字线（18，20）和至少两条位线（22，24）。存储器（10）还有一个第一选择装置（14）连接到至少一条字线（20）和一条位线（22），一个栅电容元件（12）连接到至少一条字线（18）和第一选择装置（14）。存储器（10）还有一个检测装置（16）串联连接栅电容元件（12）和第一选择装置（14），检测装置（16）连接到至少两条位线(22,24)。

Description

低电压和低功耗存储器及其编程方法
技术领域
本发明涉及一种低电压和低功耗CMOS栅氧化层存储器单元，特别涉及一种基于门电路的一次性可编程不挥发存储器，进一步的说，关于一种低电压低功耗存储单元。
背景技术
不挥发性存储器在掉电后亦可保存数据，常用于数码相机存储器、射频电路等。
常见的类型是应用字线和位线交叉点原理的可编程只读存储器(PROM)，可以包括熔丝，反熔丝，以及捕获电荷以存储逻辑信息的装置，例如，浮栅雪崩注入型金属氧化物半导体(FAMOS)。此处的“交叉点”是指位线和字线的交叉连接点。
这样的PROM的例子是，美国专利6,215,140 Reisinger等，公开了一种利用栅二氧化硅层电容击穿的存储数字信息的技术，在此引用其内容。基础PROM由Reisinger等公开。采用一系列氧化物电容和二极管连接点的组合作为交叉点单元，一个完好的电容单元代表逻辑值0，一个被击穿的电容单元代表逻辑值1。通过调整二氧化硅层的厚度可以获得满足具体要求的参数。
在不同类型的不挥发性存储器制造工艺上的改进往往落后于CMOS等使用广泛的逻辑器件工艺，例如美国专利申请No.2010/0091545zeng等，本文予以引用。
一部分先有技术的栅氧化层存储器单元需要满足某些条件因而在一些应用中受限。例如，需要一个处于硬击穿状态的已编程的栅氧化层(栅电容)，以便具有低的电阻从而提供足够的单元读检测电流(1～10uA)。以及，由于在击穿的栅氧上的电阻比较大，随之压降也比较大，故现有技术的栅氧化层存储器单元需要一个比较高的(大于2.5～3.3V)读取电压，例如，这样的参数包括1～10uA x 500KΩ＝0.5～5V。在电阻为1M的时候，会产生1～10V的压降，一些具有高电阻的单元可能不会被正确读取。这些例子表明了现有技术的几个缺点。
因此需要现有栅氧化层存储单元实现改进的性能，解决现有技术中的不足之处。
发明内容
本发明涉及到的第一个方面是，提供一种存储电路，包括至少两条字线和至少两条位线，还包括一个第一选择装置，第一选择装置与至少一条字线和至少一条位线，一个栅电容元件连接到至少一条字线和第一选择装置。存储器还包括一个串联在栅电容元件和第一选择装置的检测装置，检测装置连接到至少两条位线。
本发明的第二个方面，存储器电路包括至少两条字线和至少两条位线，存储器还有一个连接到至少一条字线和一条位线的第一选择装置，以及一个连接到至少一条字线和第一选择装置的栅电容元件，存储器还有一个第二检测装置串联在栅电容元件和第一选择装置。第二检测装置连接到至少两条位线。栅电容元件可以是下述之任一：ROM，EPROM，EEPROM，FLASH，PCRAM,FCRAM,MRAM,反熔丝器件。
第三个方面，存储器电路包括至少两条字线，至少两条位线和第一选择装置连接到至少两条字线和一条位线。
还有一个栅电容元件连接到至少一条字线和第一选择装置，存储器还有一个第二检测装置串联在栅电容元件和第一选择装置之间。第二检测装置连接到至少两条位线。栅电容元件是一个P型场效应晶体管，选择装置和检测装置都是P型场效应晶体管。
更进一步的，存储器电路包括至少两条字线和至少两条位线，存储器还有一个连接到至少一条字线和一条位线的第一选择装置，以及一个连接到至少一条字线、第一选择装置和一个检测装置的栅电容元件。检测装置与栅电容元件和第一选择装置相连接。检测装置连接到至少两条位线。存储器电路还有一个解码器连接到检测装置和放大器。
更进一步的，存储器有第一字线、第二字线、第一位线、第二位线，存储器电路有第一选择装置连接到第二字线和第一位线，第一位线和栅电容元件连接到第一字线和第一选择装置，存储器电路有一个检测装置串联在栅电容元件和选择装置之间，检测装置连接到第一位线和第二位线，存储器电路还有一个解码器串联连接到检测装置和第一选择装置，一个限流电路连接到解码器，栅电容元件是一个场效应管，第一选择装置和检测装置都是场效应管。
更进一步的是，一种数据存储方法，包括一个第一晶体管连接到第一字线，第二晶体管连接到第二字线，第三晶体管连接到第一和第二晶体管，并连接到第一和第二位线。编程的方法是将第一字线提高到一个预定的电平，并在预定时间内将第二字线开启，将第一位线接地。
附图说明
本发明的特征和优点将体现于优选实施例和附图中更具体的描述。附图中，各图中相同的标记表示同样的器件。附图并非对本发明在实施中的限制，而是说明本发明的具体实施方式，对于本领域技术人员是显而易见的。
图1A～B表示本发明的栅氧化层存储器单元的示意图。
图1C是现有技术存储器单元示意图。
图2A-B是不同的实施例的存储器单元示意图。
图3A-B表示包括了P型和N型实施方式以及仅有P型的实施方式的存储器单元示意图。
图4表示由多个存储器单元构成的存储器单元阵列示意图。
图5～6为图4的操作电压参数表。
图7为连接有列解码器和检测放大器的存储器单元示意图。
图8为连接有列解码器和限流器的存储器单元示意图。
图9为图3B的存储单元的操作电压参数表。
具体实施方式
具体实施方式描述了不挥发性一次性可编程熔丝存储器单元，其不需要为读出内容而解码或寻址。该存储器占用很小的面积并优化适用于低位应用，每个熔丝存储器单元的存储内容锁定在其输出端，并一直可用。适用于代码存储，串行配置存储器，作为独立的熔丝位，用于片上系统(SOC)客户化所需的ID(identification)码，修整和其它后加工。该存储单元还包括本文描述的其他实施例。
通常而言，对这样的存储器单元进行编程需要用高电压击穿存储器单元内的特定晶体管。进行读取时，检测通过晶体管的电流，通过熔丝的电流是数据内容的指标，1或者0，依从惯例或者预定。
基本的熔丝存储器单元模块与加利福尼亚州圣克拉拉市的Kilopass公司的栅氧化层存储器单元相似，如图1C，在美国专利2010/0091545，曾等，予以引用。图1C的熔丝存储器包括一个“选择”晶体管M1和一个编程晶体管M0。二者可以采用标准CMOS工艺制作，无需额外的掩模。在此存储单元中，晶体管M1作为一个开关，M0作为一个限流器，其特征在于，通过晶体管M0的电流是编程逻辑电平的指标(数据内容)。晶体管M0的栅极相当于电容的一个极板，施加在栅极的电压，在栅极下形成一个反型层，作为电容的另一个极板，连同源/漏区组成电容的第二个端子。由于选择晶体管M1的栅氧化层不应被击穿，在一些实施方式中，选择晶体管M1制有比编程晶体管M0更厚的栅氧化层，参见美国专利No.2010/0091545。
见图1C，为了对存储器单元编程，WP升至预定的高电平VPP，WS开启，BL接地，在规定的时间内(例如50us)，击穿编程晶体管M0的栅氧化层，这种方式设置了存储器单元的漏电流范围，也就是它的逻辑电平。
为了读取存储器单元，在晶体管M0的栅极和接至位线BL的晶体管M1上施加适当的电压。之后，为了界定存储器单元的逻辑电平，由晶体管M0限流的通过M1和BL的电流由一个检测放大器(图中未示出)检测。
参见图1A、B。图为在存储器阵列中实际运行的栅氧化层存储器单元10。栅氧化层存储器单元10包括一个栅电容元件12和编号为14、16的装置。栅氧化层存储器单元10从字线WS18、字线WP20、位线BL22和位线BR24接收信号，BL、BR表示位线，WS和WP表示字线，存储元件在字线和位线之间构成。
进一步的是，栅氧化层存储器单元10包括一个场效应管或者连接到节点26的栅电容元件12。图1B中，节点26连接到第二个节点28，节点28连接到第一装置14。第一装置14是一个连接到节点28的选择装置，第一装置14最好是一个场效应管，第一装置14还通过节点30连接到字线20和位线22，如图1B。
第二装置16是一个检测装置，在节点32连接到位线BL22，在节点34连接到位线BR24。第二装置16也是一个场效应管，连到栅电容元件12和选择装置14。栅电容元件12连接到字线18，连接到节点26、装置14和装置16。装置14和16也可以是DEPFET、DGMOSFET、FREDFET、HEMT、MOSFET等。
在图1A和图1B的电路10中，检测电流不会通过击穿的栅电容元件12。相反的，电路10只需要一个(约1nA的)电流，大于相关联的选择装置14的关断电流(1pA)即可。
因此，电路10不需要编程后的栅氧层处于硬击穿状态，编程电流可大幅度降低(从几百微安降到几微安)，在本发明的范围内，各种电流参数都是可能实现的，对图1A和图1B提出的示例性参数不应理解为限制性的。图1A和图1B的电路10中，大约1nA的电流通过被编程的栅氧化层12，就可以开启被控的检测装置16的栅极。就非常高的电阻(1M)而言，压降仅有1nA*1M＝1mV。因此，施加在字线WP18上的电压Vwp只需要大约0.5V即可打开检测装置16。检测装置16是一个标准的低电压装置，在电压Vds＝0.5V时，提供1～10uA的电流。所以，存储器电路10的读取电平Vwp可以低至0.5～1V。因此，本发明的方式可以在比图1C的电路更低的电压下工作，即，可以应用于低功耗环境，例如RFID的存储器，具有优势。
图2A和2B是另一种存储器单元10的实施方式。如图2B，存储器10有一个元件36，36可以是任一种存储装置，例如：ROM,EPROM,EEPROM,Flash存储器,PCRAM,FCRAM,MRAM，反熔丝，或者其他存储器。元件36连接节点28和字线WP18，节点28连接到选择装置14，14最好是一个场效应管。选择装置14通过节点30连接到位线BL22。节点28也连接到装置16，装置16连接到节点32和34。装置16最好是一个作为检测装置的场效应管。节点32连接位线BL22，节点34连接到位线BR24。元件36可以采取一个额外的控制电压，当然这是一种可选的方式，额外的控制电压并非必需。在本文披露范围内，有各种可能的配置。
图3A和3B是存储器单元10的另一种替代实施方式。3A表示了具有P型和N型结构的存储器单元10。3B是仅有P型结构的存储器，其中的N阱接地。图3A中，字线WP18通过节点18a连接到栅电容元件12P，栅电容元件12P最好是一个场效应管。
栅电容元件12P是一个P型器件，和图1A和1B相反。栅电容元件12P连接到节点28，节点28连接到第一选择装置14N，第一选择装置14N是一个N型场效应管。第一选择装置14N连接到字线WS20，并在节点30连接到位线BL22.
第二装置16N是个检测装置，连接到节点28和节点32，节点32连接到位线BL22，第二检测装置16N还连接到节点34，节点34连接到位线BR24。第二检测装置也是一个场效应管，在图3A所示的类型中，栅电容元件12P是P型器件，14N和16N是N型器件。
见图3B。该实施方式的电路10中，P型器件12P、14P、16P的N阱接地。和图3A相比，栅电容元件12P是反向的，连接到字线WP18。栅电容元件12P还连接到节点26。节点26连接到节点28。节点28连接到作为P型器件的第一选择装置14P。第一选择装置14P是场效应管，连接到字线WS20，还连接到节点30，节点30连接到位线BL22。
第二装置16P是检测装置，P型器件。第二装置16P连接到节点28、栅电容元件12P和第一装置14P，第二装置16P还通过节点34连接到位线BR24,并且提供节点32连接到位线22。第二装置16P也是场效应管，编程电压和读取电压如图9所示。读取电压范围为-1.0V时，编程电压-5.5V到-2.5V。图3B比图3A更可取。
图4是根据本发明，在0.13微米的COMS工艺下的存储器单元的设计图。图4中，包括第一单元100，第二单元105，第三单元110，第四单元115。第一单元100连接到第一字线120(5.5伏/1伏)和第二字线WS125(2.5伏/0伏)，第一单元100还连接到两条位线，即第一位线BL130(0伏/0伏)和第二位线BR135(0伏/0伏)，单元的结构还包括第三和第四位线130’和135’，以及第三和第四字线120’和125’。
100-115的各单元都包括了同类的结构：节点140连接到栅电容元件145(场效应管)。节点140连接到字线WP120，栅电容元件145连接到节点150，节点150连接到第一装置155(场效应管)，第一装置155连接到字线WS125。第一装置155是个选择装置，连接到节点160。节点160连接到位线BL130。
电路100还包括第二装置165(场效应管)，第二装置165是检测装置，通过节点175连接到位线BL130，并且通过节点170连接到第二位线BL135。假定对第一个存储器单元100实施编程和读取操作。在字线120上施加了大约5.5V或者1V的电压，在字线WP120上施加5.5V为编程模式，施加1V为读取模式。第二装置165是检测装置，连接到节点150和第一装置155，以及栅电容元件145。
进一步的，每一个存储单元，100，105，110和115，都用存储器单元100所讨论的相似方法连接到两条字线120，125，120’,125’,以及两条位线130，135，130’，135’。图4所示的存储器单元100的各项操作的电压列表如图5(0.13微米工艺)。“A SW/SB”的标记定义了电路A处在选定的字线和选定的位线上的位置。图6假设位线BR135是一条检测线(假设而非限定)，BL130也可以是检测线。
在本文的披露范围内，各种操作电压都是可能的，取决于存储单元。图6表示了图4的存储器单元100上的电压的另一种状况。晶体管类型可能是P型，N型，或者混合型，操作电压的电平必须适应特定的工艺，并且或正或负。图5、6所示的电压数值仅仅是一个实施方式，在本文的披露范围内，其他的实施方式中可能会有不同的操作电压数值。
图7中，电路200是基于本发明的一种新颖的检测电路的示意图。电路200包括了本发明的存储器单元10，与其相连接的列解码器290和检测放大器295。
电路200包括了第一字线205和第二字线210，第一字线205连接到节点215，第二字线210连接到第一选择器件220，第一选择器件220是场效应管，最好是N型。FET220可用各种半导体材料制造，最好是用硅材料并采用常规的半导体批量加工工艺，单晶硅晶圆用于形成有源区或沟道。PET200具有栅极、漏极和源极，大致相当于基极、集电极和发射极。
栅电容元件225连接节点215和第一字线205，栅电容元件225还连接节点250。栅电容元件225是一个场效应管，被编程以后，可以成为不同的器件，相当于一个栅电容元件。第一器件220，或者说，选择器件220连接到节点250和栅电容元件225。第一器件220还连接到节点255。节点255连接到第一位线BL260。
第二装置270是一个检测装置，最好是一个N型场效应管，通过节点280连到第二位线265。检测装置270还通过节点275连接到第一位线260。节点275连接到节点255。第二检测装置270连接到列解码器290。列解码器290通过节点300连接到检测放大器295。
列解码器290包括一个N型场效应管290b，接受Vdd电压，也可增加一个P型晶体管290a。列解码器290中的场效应管290b连接到节点300，节点300连接到一个检测加载器件305和一个反相器310。各种检测放大器295和解码器290的结构不限于本文公开的具体实施例。
由于字线电压WS210为0，并且，如果被定义为节点275和280之间的节点B的漏电流比较小，那么字线WP205和晶体管270之间的压降也比较小。用参考数值B标示的晶体管270上的电压V(B)约0.3V。为了开启晶体管270，电压值V(B)应该大于0.4～0.5V以便于检测。参见图7的单元架构，可以工作于Vdd＝0.8V。由于存储器单元10的读取操作对单元的编程硬度不敏感，编程电流和编程时间都可以降低。这使得VPP的设计工作更容易。
另外，标示为节点300的节点C上的电压，非常接近Vdd的全摆幅，检测电路可以被视为反相器，如图7。基于上面的讨论，电路200非常适合于低电压和低功耗的应用。
参见图8。电路312包括一个存储器电路313，313连接到列解码器314，列解码器314连接到限流器315。电路300包括第一字线WP320和第二字线WS325。第一字线WP320的工作电压为Vpp，第二字线WS325的工作电压大约1/2Vpp。本发明可以采用的电平值很多，且不存在限制。第一字线320连接到栅电容元件330，栅电容元件330连接到节点335。节点335连接到第一选择装置340，栅电容元件330可以是场效应管或者其他器件。第一选择装置340连接到第二字线WS325，第一选择装置340可以是N型场效应管。电路312包括第一位线BL345和第二位线BR350，第一选择装置340通过节点335连接到第一位线BL345。
电路300还包括第二检测装置360，第二检测装置360在节点365连接到第二位线BR350。第二检测装置360在节点370连接到第一位线BL345。第二检测装置360最好是场效应管，第二检测装置360还连接到节点335，以及选择装置340和栅电容元件330。
列解码器314包括一个输入节点380，用于从上级解码电路(图中未标出)接收输入信号，还包括一个连接到第一位线BL345的节点385。列解码器314还包括一个N型FET管395，FET管395连接到节点385和第一位线345，列解码器314还包括一个连接到节点385的P型晶体管390。P型晶体管390接收1/2Vpp的电压。PET管395还在节点400连接到限流器315。
限流器315包括一个N型FET晶体管405和P型FET晶体管410。405连接到节点400，并通过节点420接地。P型FET晶体管410是一个场效应管，连接到节点415。FET晶体管410接收的电压大约1/2Vpp。来自上级解码器的信号排他性地打开或者关闭晶体管390和395。如果该单元处于未选择的列，来自上级解码器的信号“0”会关闭器件395并打开晶体管390.。然后节点385的电平将上升到约1/2Vpp，栅电容元件330得到安全保护。
见图8。在din＝0的单位编程或者所有的din＝0的多位编程作用于节点415时，编程可能被终止。但是，如果在一个单独的编程步骤中，需要对一个或者多个单元编程，来自上级解码器的信号会排他性地打开或者关闭晶体管410和405。当din＝0，晶体管410使节点400电平上升到大约1/2Vpp，节点385的电平上升到(1/2Vpp-Vtn)，栅电容元件330得到安全保护。进一步的，电路312可以工作为两个位线BL345和BR350，列解码器。本发明的电路312可以应用到列解码方案和其他类型的设备。
图9显示了图3B中的操作电压值。图3的所有晶体管都是P型，N阱接地。这些电压数值只是用来说明本发明范例，并不限制本发明使用其它的电压数值。
除非上下文清楚的限定，本文中的“包含”“包括”应理解为“包括但不限于”。“连接”包括了直接的或者间接的连接。
另外，词语“这里”，“以上”，“以下”和类似含义的词语，当用于本申请中时，应参考本申请作为一个整体，而不是本申请任何特定的部分。参照两个或更多个项目的列表的词语“或”，解释如下：任何该列出的项目，列出的所有项目，列出的项目的任意组合。
本发明的说明书已经详细说明了本发明的原理及必要技术细节，任何基于本发明原理的各种实施例皆属本发明的权利范围。

Claims (26)

1.一种存储电路，包括：
至少两条字线；
至少两条位线，
一个第一选择装置，连接到至少一条字线和至少一条位线，
一个栅电容元件，连接到至少一条字线和第一选择装置，
一个检测装置，串联连接到栅电容元件和第一选择装置，检测装置连接到至少两条位线；
所述存储电路为不挥发性存储电路。
2.如权利要求1所述的存储电路，其特征在于，所述存储电路为集成到RFID电路内的存储器电路。
3.如权利要求1所述的存储电路，其特征在于，所述栅电容元件包括一个场效应管，场效应管连接到至少一条字线和第一选择装置。
4.如权利要求1所述的存储电路，其特征在于，第一选择装置包括一个场效应管，场效应管连接到栅电容元件和至少一条位线。
5.如权利要求1所述的存储电路，其特征在于，检测装置包括一个场效应管，场效应管串联连接栅电容元件和第一选择装置。
6.如权利要求5所述的存储电路，其特征在于，检测装置包括连接到至少两条位线的场效应管。
7.如权利要求1所述的存储电路，其特征在于，还包括一个连接到检测装置的放大器。
8.如权利要求7所述的存储电路，其特征在于，还包括一个连接到放大器的解码器。
9.如权利要求1所述的存储电路，其特征在于，所述栅电容元件限制流向检测装置的电流，该电流来自至少一条字线。
10.如权利要求1所述的存储电路，其特征在于，所述选择装置至少在两种状态间转换。
11.如权利要求1所述的存储电路，其特征在于，检测装置基于1nA的电流，在至少两种状态间转换，这个电流大于选择装置流经栅电容元件的电流。
12.如权利要求1所述的存储电路，其特征在于，栅电容元件为ROM，EPROM，EEPROM，Flash memory element，PCRAM，FCRAM，MRAM，反熔丝存储器中的一种。
13.如权利要求1所述的存储电路，其特征在于，栅电容元件是P型场效应管。
14.如权利要求1所述的存储电路，其特征在于，栅电容元件是N型场效应管。
15.如权利要求1所述的存储电路，其特征在于，第一选择装置是P型或N型场效应管。
16.如权利要求1所述的存储电路，其特征在于，检测装置是P型或N型场效应管。
17.如权利要求1所述的存储电路，其特征在于，存储电路是为集成到CMOS工艺结构的电路。
18.如权利要求1所述的存储电路，其特征在于，第一选择装置包括单一位的核心存储器单元。
19.如权利要求1所述的存储电路，其特征在于，栅电容元件是一个场效应管，用来击穿场效应管的绝缘层或栅氧化层的电流是低电流，该电流为1nA且大于第一选择装置的关断电流。
20.一种存储电路，包括：
至少两条字线，
至少两条位线，
连接到至少一条字线和一条位线的第一选择装置，
连接到至少一条字线和第一选择装置的栅电容元件，
第二检测装置串联连接到栅电容元件和第一选择装置，第二检测装置连接到至少两条位线；
栅电容元件是ROM，EPROM，EEPROM，Flash存储器，PCRAM，FCRAM，MRAM，或者反熔丝存储器。
21.一种存储电路，包括：
至少两条字线，
至少两条位线，
一个第一选择装置，连接到至少一条字线和一条位线；
一个栅电容元件，连接到至少一条字线和第一选择装置；
第二检测装置，串联连接到栅电容元件和第一选择装置，第二检测装置连接到至少两条位线，栅电容元件是P型场效应管，第一选择装置是P型场效应管，检测装置是P型场效应管。
22.一种存储电路，包括：
至少两条字线；
至少两条位线；
一个第一选择装置，连接到至少一条字线和一条位线；
一个栅电容元件，连接到至少一条字线和第一选择装置；
一个检测装置，串联连接到栅电容元件和第一选择装置，检测装置还连接到至少两条位线；
一个解码器，连接到检测装置；
一个放大器，连接到解码器；
所述存储电路为不挥发性存储电路。
23.如权利要求22所述的存储电路，所述栅电容元件包括一个N型场效应管，第一选择装置包括一个N型场效应管，检测装置包括一个N型场效应管，解码器包括一个连接到一个N型场效应管的P型场效应管。
24.一种存储电路，包括：
第一字线、第二字线、第一位线、第二位线，
第一选择装置，连接到第二字线和第一位线；
一个栅电容元件，连接到第一字线和第一选择装置，
一个检测装置，串联连接到栅电容单元和第一选择装置，检测装置连接到第一位线和第二位线；
一个解码器，连接到检测装置和第一选择装置；
一个限流电路，连接到解码器；
所述栅电容元件是一个场效应晶体管，第一选择装置是一个场效应晶体管，检测装置是一个场效应晶体管。
25.一种对不挥发存储器进行编程的方法，包括：
第一晶体管连接到第一字线，
第二晶体管连接到第二字线，
第三晶体管连接到第一和第二晶体管，并且连到第一和第二位线；
通过提高第一字线的电平至一预定值对不挥发存储器进行编程；
选中第二字线；
第一位线接地，持续预定时间。
26.如权利要求25所述的对不挥发存储器进行编程的方法，进一步包括：施加一个电压到第一和第二晶体管，检测通过第三晶体管和第一位线的电流。
CN201080067067.7A 2010-06-08 2010-10-08 低电压和低功耗存储器及其编程方法 Active CN103119657B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/796,031 2010-06-08
US12/796,031 US8259518B2 (en) 2010-06-08 2010-06-08 Low voltage and low power memory cell based on nano current voltage divider controlled low voltage sense MOSFET
PCT/CN2010/001551 WO2011153669A1 (en) 2010-06-08 2010-10-08 Low voltage and low power memory cell

Publications (2)

Publication Number Publication Date
CN103119657A CN103119657A (zh) 2013-05-22
CN103119657B true CN103119657B (zh) 2015-09-09

Family

ID=45064364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080067067.7A Active CN103119657B (zh) 2010-06-08 2010-10-08 低电压和低功耗存储器及其编程方法

Country Status (3)

Country Link
US (1) US8259518B2 (zh)
CN (1) CN103119657B (zh)
WO (1) WO2011153669A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8264342B2 (en) 2008-10-28 2012-09-11 RF Surgical Systems, Inc Method and apparatus to detect transponder tagged objects, for example during medical procedures
US8726911B2 (en) 2008-10-28 2014-05-20 Rf Surgical Systems, Inc. Wirelessly detectable objects for use in medical procedures and methods of making same
US9226686B2 (en) 2009-11-23 2016-01-05 Rf Surgical Systems, Inc. Method and apparatus to account for transponder tagged objects used during medical procedures
US8797820B2 (en) * 2010-06-08 2014-08-05 Chengdu Kiloway Electronics Inc. Soft breakdown mode, low voltage, low power antifuse-based non-volatile memory cell
JP5727892B2 (ja) * 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
US9443844B2 (en) * 2011-05-10 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Gain cell semiconductor memory device and driving method thereof
US8724364B2 (en) * 2011-09-14 2014-05-13 Semiconductor Components Industries, Llc Electronic device including a nonvolatile memory structure having an antifuse component and a process of using the same
CN103208021A (zh) * 2012-12-31 2013-07-17 成都凯路威电子有限公司 内置双存储器的rfid电子标签芯片
CN103219045B (zh) * 2013-04-08 2017-07-21 成都凯路威电子有限公司 Otp存储器中杂散寄生电荷的清除方法和otp存储器
CN103219046B (zh) * 2013-04-08 2017-02-08 成都凯路威电子有限公司 Otp存储器
US9514341B2 (en) 2014-03-31 2016-12-06 Covidien Lp Method, apparatus and article for detection of transponder tagged objects, for example during surgery
US9508396B2 (en) * 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
US9362001B2 (en) * 2014-10-14 2016-06-07 Ememory Technology Inc. Memory cell capable of operating under low voltage conditions
KR102274259B1 (ko) * 2014-11-26 2021-07-07 삼성전자주식회사 멀티 비트 프로그램을 위한 오티피 메모리 셀 및 오티피 메모리 장치
WO2016118749A1 (en) 2015-01-21 2016-07-28 Covidien Lp Detectable sponges for use in medical procedures and methods of making, packaging, and accounting for same
US10660726B2 (en) 2015-01-21 2020-05-26 Covidien Lp Sterilizable wirelessly detectable objects for use in medical procedures and methods of making same
AU2016200113B2 (en) 2015-01-21 2019-10-31 Covidien Lp Wirelessly detectable objects for use in medical procedures and methods of making same
US9786383B2 (en) 2015-02-25 2017-10-10 Ememory Technology Inc. One time programmable non-volatile memory and read sensing method thereof
US9627088B2 (en) 2015-02-25 2017-04-18 Ememory Technology Inc. One time programmable non-volatile memory and read sensing method thereof
EP3413315A4 (en) * 2016-02-05 2018-12-12 Sichuan Kiloway Electronics Inc. High-reliability one-time programmable memory adopting series high voltage partition
US10510427B2 (en) * 2016-02-05 2019-12-17 Sichuan Kiloway Electronics Inc. High reliable OTP memory with low reading voltage
CN111933193B (zh) 2019-05-13 2022-08-02 力旺电子股份有限公司 非易失性存储器及其相关存储器区块
CN110827909A (zh) * 2019-09-18 2020-02-21 四川凯路威科技有限公司 超低压低功耗永久性otp存储器
CN113540045A (zh) * 2020-04-15 2021-10-22 合肥晶合集成电路股份有限公司 一种反熔丝电路
CN115581068A (zh) * 2021-07-06 2023-01-06 成都锐成芯微科技股份有限公司 反熔丝型一次编程的非易失性存储单元及其存储器
CN115331723B (zh) * 2022-10-14 2023-01-13 成都凯路威电子有限公司 快速读写otp嵌入式存储器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5257222A (en) * 1992-01-14 1993-10-26 Micron Technology, Inc. Antifuse programming by transistor snap-back
US5808929A (en) * 1995-12-06 1998-09-15 Sheikholeslami; Ali Nonvolatile content addressable memory
CA2266062C (en) * 1999-03-31 2004-03-30 Peter Gillingham Dynamic content addressable memory cell
JP2001338990A (ja) * 2000-05-26 2001-12-07 Fujitsu Ltd 半導体装置
US6466474B1 (en) * 2001-08-30 2002-10-15 United Microelectronics Corp. Memory module having a two-transistor memory cell
JP2003272386A (ja) * 2002-03-20 2003-09-26 Mitsubishi Electric Corp Ｔｃａｍセル、ｔｃａｍセルアレイ、アドレス検索メモリおよびネットワークアドレス検索装置
US7102910B2 (en) * 2002-12-05 2006-09-05 Koninklijke Philips Electronics, N.V. Programmable non-volatile semiconductor memory device
JP4149296B2 (ja) * 2003-03-26 2008-09-10 株式会社ルネサステクノロジ 半導体記憶装置
US6954369B2 (en) * 2003-07-25 2005-10-11 Micron Technology, Inc. Noise reduction in a CAM memory cell

Also Published As

Publication number Publication date
US8259518B2 (en) 2012-09-04
CN103119657A (zh) 2013-05-22
WO2011153669A1 (en) 2011-12-15
US20110299344A1 (en) 2011-12-08

Similar Documents

Publication Publication Date Title
CN103119657B (zh) 低电压和低功耗存储器及其编程方法
CN100552821C (zh) 非易失存储器阵列和集成电路
US8432751B2 (en) Memory cell using BTI effects in high-k metal gate MOS
JP4331692B2 (ja) メモリ及びメモリを動作させる方法
JP5043357B2 (ja) プログラム可能メモリセル
KR101847541B1 (ko) 반도체 메모리 장치의 메모리 셀 구조 및 그의 구동 방법
US9087588B2 (en) Programmable non-volatile memory
US8797820B2 (en) Soft breakdown mode, low voltage, low power antifuse-based non-volatile memory cell
JP2016081554A (ja) 低電圧状態下で動作可能なメモリセル
EP2439746B1 (en) Single polysilicon non-volatile memory
US20120212993A1 (en) One time programming bit cell
US9543016B1 (en) Low power high speed program method for multi-time programmable memory device
CN107924703A (zh) 多次可编程的非易失性存储器单元
CN101123120A (zh) 一种采用电阻存储介质的一次编程存储器及其操作方法
JP5280660B2 (ja) 低電圧、低キャパシタンスのフラッシュメモリアレイ
US9064591B2 (en) Semiconductor device with OTP memory cell
CN104160451A (zh) 具有集成rom存储单元的闪存
CN206497731U (zh) 非易失性电可擦除和可编程存储器类型的存储器装置
JP2016062627A (ja) 半導体集積回路
KR100926676B1 (ko) 2-트랜지스터 ｏｔｐ 메모리 셀을 포함하는 ｏｔｐ 메모리장치
KR100940198B1 (ko) 멀티비트 ｏｔｐ 셀
CN101359505B (zh) 一种读隔离可编程存储器单元及其编程和读取方法
CN101359509B (zh) 一次性可编程存储器电路及其编程和读取方法
US9058891B2 (en) EEPROM cell and EEPROM device
US9887006B1 (en) Nonvolatile memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20191113

Address after: 621000 a412, No.133, mianxing East Road, high tech Zone, Mianyang City, Sichuan Province

Patentee after: Sichuan kailuwei Technology Co., Ltd

Address before: 621000, No. 96 Mian Xing Dong Road, hi tech Zone, Sichuan, Mianyang

Patentee before: Sichuan Kiloway Electron Inc.

TR01 Transfer of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Low voltage and low power memory and its programming method

Effective date of registration: 20220527

Granted publication date: 20150909

Pledgee: Mianyang Rural Commercial Bank Co.,Ltd. Linyuan sub branch

Pledgor: Sichuan kailuwei Technology Co.,Ltd.

Registration number: Y2022510000142

PE01 Entry into force of the registration of the contract for pledge of patent right