CN102324252B - 对高压集成电路中的反熔丝元件进行编程的方法和装置 - Google Patents

对高压集成电路中的反熔丝元件进行编程的方法和装置 Download PDF

Info

Publication number
CN102324252B
CN102324252B CN201110117560.1A CN201110117560A CN102324252B CN 102324252 B CN102324252 B CN 102324252B CN 201110117560 A CN201110117560 A CN 201110117560A CN 102324252 B CN102324252 B CN 102324252B
Authority
CN
China
Prior art keywords
voltage
antifuse
capacitive plates
tap
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110117560.1A
Other languages
English (en)
Other versions
CN102324252A (zh
Inventor
S·班纳吉
G·M·范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Power Integrations Inc
Original Assignee
Power Integrations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Power Integrations Inc filed Critical Power Integrations Inc
Publication of CN102324252A publication Critical patent/CN102324252A/zh
Application granted granted Critical
Publication of CN102324252B publication Critical patent/CN102324252B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

一种用于对功率IC器件的可编程块进行编程的方法，包括选择待编程的可编程块的反熔丝元件。所述反熔丝元件包括由介电层分隔开的第一电容性板和第二电容性板。然后电压脉冲被施加至所述功率IC器件的管脚。所述管脚被连接至高压场效应晶体管(HVFET)的漏极，所述HVFET在所述功率IC器件的正常运转模式期间经由所述管脚驱动外部负载。所述电压脉冲—其与所述反熔丝元件的第一电容性板连接—具有足够高的电位，以使得流过所述反熔丝元件的电流破坏所述介电层的至少一部分，从而将所述第一电容性板和所述第二电容性板电气短路。

Description

对高压集成电路中的反熔丝元件进行编程的方法和装置
技术领域
本公开文本总体涉及一种用于对高压集成电路中的反熔丝元件(anti-fuseelement)进行编程的电路。
背景技术
一种常见的集成电路(IC)器件是金属氧化物半导体场效应晶体管(MOSFET)，其包括源极区、漏极区和沟道区。在高压应用中，可以使用称作HVFET(高压场效应晶体管)的一种高压MOSFET。许多HVFET采用一种包括扩展的漏极区的器件结构，当该器件处于“关断(off)”或基本上不导通的状态时，所述扩展的漏极区支持(support)或“截止(block)”所施加的高压(例如，150V或更大)。传统的HVFET通常成型为横向或竖向器件结构。在横向HVFET中，当HVFET处于“开通(on)”状态时，电流是水平的或者基本上平行于所述半导体衬底的表面。在竖向HVFET中，电流竖向流过所述半导体材料，例如，从源极区所在的衬底顶表面向下流至漏极区所在的衬底底部。
传统的高压IC常常在这样的配置中采用大的竖向或横向HVFET：输出晶体管的漏极被直接连接至可以处于高压的外部管脚。所述高压IC器件通常包括在低压(0V-12V)运行的控制器电路，所述控制器电路独立于所述HVFET，但是它们仍可以被包括在同一高压IC中。为了向所述高压IC的控制器电路的提供启动电流，可以将高的外部电压施加至所述外部管脚。通过结型场效应晶体管(JFET)的“抽头(tap)”结构，所述器件的内部电路系统(circuitry)通常受到极限保护(limit-protected)，以免受来自所述高的外部施加的电压。例如，当高压输出晶体管的漏极为比如550V时，所述抽头晶体管将连接至内部节点的最大电压限制到约50V，并且还为所述控制器的启动提供小(2-3mA)的电流。作为进一步的背景技术，美国专利No.7,002,398公开了一种以此方式运行的三端JFET晶体管。
高压IC的运行特性通常通过一种称作调配(trimming)的方法来设置。更具体地，高压IC的调配通常发生在将高压IC实施在有用的电路中以调整某些参数之前。更具体地，调配过程可以涉及选择性地闭合(close)(或者断开(open))一个或多个电气元件，这指示控制器调整所述高压IC的某些运行特性。在一个实施例中，用于调配的电气元件可以是齐纳(zener)二极管。在调配过程中，一个或多个齐纳二极管可以是关断的(非导通的电气元件)。为了改变齐纳元件的导通状态，通常施加一电压(＞10V)以击穿该齐纳元件。在击穿该齐纳元件以后，电流(150-200mA)在阳极终端和阴极终端之间穿过，使得该齐纳元件永久(permanently)短路。流过所述一个或多个齐纳元件的累积电流可以被用来对一个或多个模拟参数进行编程。例如，齐纳二极管可以被用来对在开关式电源中使用的高压IC的模拟参数——例如开关频率——进行调配或编程。例如，通过使一个或多个齐纳二极管短路，可以在功率IC的控制器段(controllersection)中将模拟参数——例如开关频率——设置在特定容差内。
附图说明
通过随后的详细描述以及附图将更完整地理解本公开文本，然而，随后的详细描述以及附图并非将本发明限制于所示出的具体实施方案，而是仅用于解释和理解。
图1示出了一个示例性高压IC器件框图。
图2示出了图1的调配块的一个示例性电路示意图。
图3是用于对高压IC进行调配的一序列步骤的一个示例性流程图。
具体实施方式
公开了一种用于对功率IC的反熔丝元件进行编程的方法和装置。在下面的描述中，陈述了具体细节(电压、结构特征、制作步骤等)，以提供对本公开文本的透彻理解。然而，相关领域的普通技术人员应理解，未必需要这些具体细节来实践所描述的实施方案。贯穿本说明书提及的“一个实施方案”“一实施方案”“一个实施例”或“一实施例”意为，联系该实施方案或实施例而描述的特定特征、结构或特性被包括在至少一个实施方案中。贯穿本说明书多处的短语“在一个实施方案中”“在一实施方案中”“一个实施例”或“一实施例”未必全部涉及同一实施方案或实施例。另外，特定特征、结构或特性可以以任何合适的结合和/或子结合被组合在一个或多个实施方案或实施例中。
应理解，图中的元件是代表性的，并且为了清楚起见而未必按比例绘制。还应理解，尽管公开了一种主要利用N沟道晶体管器件(高压和低压)的IC，但是通过对所有适当的掺杂区利用相反的传导类型(conductivitytype)也可以制造P沟道晶体管。
在本发明的语境下，高压或功率晶体管是在“关断”状态或状况下能够支持150V或更大电压的任何半导体晶体管结构。在一个实施方案中，功率开关是高压场效应晶体管(HVFET)，其被示为在源极区和漏极区之间支持着高压的N沟道金属氧化物半导体场效应晶体管(MOSFET)。在其他实施方案中，功率开关可以包括双极结型晶体管(BJT)、绝缘栅型场效应晶体管(IGFET)，或提供晶体管功能的其他器件结构。
出于本公开文本的目的，“地”或“地电位”指的是这样的参考电压或电位，电路或IC的所有其他电压或电位都是相对于该参考电压或电位来定义或测量的。“管脚”向IC器件或封装提供外部电气连接点，从而允许外部部件、电路、信号、功率、负载等被连接至高压IC器件的内部部件和电路系统。
进一步应理解，在本公开文本的语境下，“高”压被定义为基本上(substantially)为150V或更大的电压，“中”压被定义为在150V和50V之间，并且“低”压被定义为小于12V。
如所示出的，图1是一个示出了示例性高压IC100的框图，示例性高压IC100包括：高压(HV)开关102(其可以代表高压场效应晶体管(HVFET))、高压(HV)漏极终端104、源极终端106、抽头元件108、低压(LV)控制器112、隔离块(isolationblock)114、调配电路块116、供电终端(supplyterminal)118以及反馈终端120。如所示出的，高压开关102被连接在HV漏极终端104和源极终端106之间。在一个实施例中，高压开关102可以被用在电源中，以控制流过能量传递元件(例如耦合电感器)的初级绕组的电流。在操作中，HV漏极终端104通常被连接以接收来自外部电路(未示出)的输入。如进一步示出的，源极终端106被连接至HV开关102的另一端。抽头元件108被连接至HV漏极终端104。在操作中，抽头元件108在高压IC100的电路系统和HV漏极终端104之间提供缓冲。在一个实施例中，抽头元件108包括这样的三端(即电极)晶体管器件结构，其中当所施加的电压小于该晶体管器件的夹断电压时，第一或抽头终端处的电压基本上成比例于跨越(across)第二终端和第三终端所施加的电压。当跨越第二终端和第三终端所施加的电压超出夹断电压时，抽头终端处提供的电压在所施加的电压增大时基本上是恒定的或不变的。在一个实施方案中，抽头元件108包括结型场效应晶体管(JFET)。在操作中，抽头元件108在HV终端104和高压IC中的内部电路系统(其额定于(ratefor)低得多的电压)之间提供缓冲。例如，在正常操作中，HV终端104可以暴露到(exposeto)超出550V的电压，而夹断电压(暴露到高压IC100的内部电路系统的最大电压)不大于50V。以这种方式，抽头元件108提供缓冲从而防止高压IC中的其他内部元件经受(rateat)显著高的电压，其转变为较小的高压IC100。
如所示出的，调配电路块116通过隔离块114连接至HV漏极终端104。在操作中，调配电路块116允许对高压IC100进行调配过程。更具体地，调配可以包括选择性地闭合(或断开)一个或多个电气元件，这指示控制器调整所述高压IC的某些运行特性。在一个实施例中，调配过程可以在高压IC100上进行以确保性能满足规范。根据本发明，调配是这样的过程，其响应于对高压IC100的某些运行特性的设置来对反熔丝进行写或编程。如所示出的，调配块116包括可编程反熔丝块122和反熔丝编程块124。在一个实施例中，可编程反熔丝块12包括一系列或一阵列反熔丝结构元件。更加具体地，根据本公开文本，反熔丝是这样的电路元件，其在器件结构中提供通常断开的(normallyopen)电气连接，比如电容器，其具有由介电层(例如，氧化物、氮化物等)分隔开的两层或更多层金属、多晶硅或掺杂半导体材料。通过跨越两个导体施加大的电压(其用于击穿(breakdown)或破坏所述介电层)，可以永久闭合这两层之间的电气连接，从而使这两个金属层电气短路。在操作中，可以通过HV漏极终端104对可编程反熔丝块122进行编程。
如所示出的，反熔丝编程块124被连接至LV控制器112和可编程反熔丝块122。在一个实施例中，反熔丝编程块124包括一系列选择器开关，所述选择器开关与包括在可编程反熔丝块122中的各自对应的(individuallycorresponding)反熔丝电气串联连接。选择器开关可以是允许电流流过对应的反熔丝的任何类型的晶体管或开关。在调配操作中，反熔丝编程块124的某些选择器开关可以被激活(一次一个)，以允许跨越反熔丝施加中压(约V)，所述反熔丝的电介质击穿并且允许电流通过。以这种方式，当连接至对应的反熔丝的选择器开关被激活(接通)时，其允许该反熔丝短路。换言之，当所述反熔丝击穿并且允许电流通过时，该反熔丝被编程或写。在调配过程中，换言之在写反熔丝的过程中，低压(LV)控制器112可以输出地址信号UADD，该UADD激活反熔丝编程块124中的选择器开关，使得对应的反熔丝可以被编程。如所示出的，读块(readblock)126被连接至可编程反熔丝块，以确定可编程反熔丝块122中的哪些反熔丝已被编程或短路。以这种方式，LV控制器112可以调整高压IC100的运行特性。
在编程操作期间，隔离块114被“接通”，以将外部施加的中压连接至反熔丝块122。同时，反熔丝编程块124的选择器开关中的一个连接至待短路的目标反熔丝的选择器开关被接通。这允许一次仅跨越一个反熔丝施加外部施加的中压，以使得一次有一个电容器被短路。反熔丝编程块124中的所有其他选择器开关都被“断开”。应理解，在高压IC100的正常操作期间，隔离块使得调配电路块116不能使用抽头元件108的节点129处的中压(50V)。
如所示出的，图2进一步示出了示例性高压IC200。如所示出的，高压IC200包括HV开关202、HV终端204、源极终端206、抽头元件208、LV控制器212、计数器/解码器266、隔离块214、调配块216、供电终端218、反馈终端220、可编程反熔丝块222、开关块224和读块226。在一个实施例中，HV开关202、抽头元件208、LV控制器212、隔离块214、调配块216、开关块224和读块226可以分别是HV开关102、抽头元件108、LV控制器112、隔离块114、调配块116、反熔丝编程块124和读块126的实例。
如所示出的，在示例性HVIC200中，抽头元件208可以包括抽头晶体管结构，其保护高压IC中的电路系统免受大于约80V的电压。例如，当高压(HV)终端204处的电压为比如550V时，抽头晶体管将节点236处的最大电压限制到约80V，并且还提供小(2-3mA)的电流。在正常操作状况下，隔离块214使调配电路决216与节点236处的电压隔离。调配电路块216的节点238被示为通过隔离块214连接至节点236。如进一步示出的，节点236还包括抽头元件208的第一或“抽头”终端。抽头元件208的第二终端被连接至HV漏极终端204，其还被连接至高压开关202的漏极。第三终端——其连接至JFET抽头晶体管结构的栅极——通常被接地至地电位232。
半导体领域的技术人员应理解，抽头元件208和高压开关202可以被集成在单个器件结构中。进一步应理解，节点236可以从高压IC200中的外部或内部电压源接收足以对可编程反熔丝块222中的反熔丝进行调配的电压，或者节点236可以直接从外部电压源接收电压。还应理解，调配块216和LV控制器212通常被制作在同一片硅材料上。
如所示出的，隔离块214包括PMOS晶体管230和NMOS电平移位(levelshift)晶体管232，以及电平移位电阻器234。如进一步示出的，节点236被连接至晶体管230的源极，并且被连接至隔离块214的电阻器234的一端。在一个实施例中，PMOS晶体管230可以额定高达(rateupto)50V。电阻器234的另一端被示为连接至晶体管230的栅极，并且被连接至电平移位晶体管232的漏极。晶体管232的源极被连接至地。从业者应理解，在正常操作状况下，隔离块214的晶体管230用于使调配块216与由抽头元件208在节点236处产生的中压隔离。
在操作中，电平移位晶体管232和电阻器234将控制信号UCON电平移位至晶体管230的栅极控制信号。更具体地，连接信号(connectionsignal)UCON在电平移位晶体管232的栅极处被接收，以“接通”晶体管232，转而“接通”晶体管230，从而将节点236连接至节点238。在操作中，连接信号UCON可以在调配操作中将节点236连接至节点238，并且可以在正常操作中使节点236从节点238脱离。在一种实施方式中，流过电平移位晶体管232和电阻器234的电流可以被设计，以使得当晶体管232被接通时，晶体管230的栅-源电压被限制到约10V。在某些实施方案中，可以对电平移位晶体管232的栅极进行箝位(clamp)。
如所示出的，调配电路块216进一步包括可编程反熔丝块222和开关块224。如所示出的，可编程反熔丝块222包括多个可编程反熔丝元件AF1、AF2...AFn，其中n是整数。每一反熔丝编程元件AF被连接在节点238和包括在开关块224中的对应的选择器开关(SW)之间。在编程(即调配)之前，反熔丝AF不传递任何电流；即，它对正常的直流操作电压(例如，VDD＝5-6V)表现为开路。
通过接通块224中对应的选择器开关(例如，SW1)然后在节点238处施加电压脉冲(例如，30-35V、0.5-1.0mA，持续2-5ms)，块216中的选定的反熔丝(例如，AF1)可以被编程。烧穿(blow)该反熔丝所需要的电压取决于栅极氧化物的厚度(例如，对于25nm的氧化物为约30V)。这样的高压脉冲的施加可以导致反熔丝结构的栅极氧化物破裂(rupture)，从而在反熔丝AF1的顶部板和底部板之间(其具有通常在几千欧姆数量级的电阻)造成永久短路。稍后，可以通过读块226检测反熔丝AF1的电阻来读取反熔丝AF1的状态。如贯穿本公开文本描述的，可以通过HV漏极终端204从外部提供用于调配反熔丝编程元件的调配脉冲。
本领域从业者应理解，与现有的齐纳二极管相比(其通常需要＞150mA)，调配反熔丝结构AF所需要的电流显著较小。另外，本领域普通技术人员应理解，在此公开的可编程反熔丝块可以将高压IC200的调配电路块216的总体尺寸减小到现有技术设计的约五分之一或更小。在一个实施方案中，可编程反熔丝块222的每一反熔丝AF包括微小面积(约10μm2)的栅极氧化物。
在操作中，编程或调配HV脉冲可以被施加至高压IC200的HV漏极终端204，并且通过抽头元件208和隔离块214传递至调配块216。如所示出的，调配电路块216还包括开关块224，其包括多个选择器开关SW1、SW2...SWn，每一选择器开关分别连接至对应的反熔丝AF1、AF2...AFn。在一个实施方案中，选择器开关SW是可以承受高达50V的MOSFET。为了对选定的反熔丝AF进行编程，通过将栅极升高至高电位而同时将源极通过低阻抗开关连接至地来“接通”对应的选择器开关SW的栅极。所有其他选择器开关SW(与未选定的反熔丝相关联)为关断(例如，它们的源极经由高阻抗连接至地，从而栅极接地)。更具体地，地址信号UADD被传递至开关块224中对应的选择器开关，所述选择器开关对应于已被选定以待短路或待调配的反熔丝AF。以这种方式，LV控制器212和解码器266可以输出地址信号UADD以对被挑选来调配的反熔丝进行隔离和调配。
根据一个实施方案，一次可以调配一个反熔丝AF。通过按序执行每一反熔丝的调配，可以调配(短路)多个反熔丝AF。在调配操作中，隔离块214中的晶体管230被接通，这将可编程反熔丝块连接至节点236。然后脉冲电压被施加至HV漏极终端204，这使得在节点236处产生较低的内部电压。注意，施加至HV终端204的脉冲电压可以是几百伏(例如，600-700V)，但是抽头元件208将出现在节点236处的电压限制到低得多的电位(例如，约50V)。
普通技术人员应理解，高压开关202(其在一个实施方案中可以是MOSFET)被设计和制作以在正常操作中承受高达约700V的高脉冲电压。在另一实施例中，选择器开关的栅极可以被施加脉冲，而同时在漏极终端204处保持恒定的高压。当跨越选定的反熔丝AF施加约30V或更大的电压脉冲时，将这两个终端或电容性板分隔开的栅极氧化物破裂，从而将该反熔丝结构编程(短路)。对于未选定的反熔丝AF(即，不打算烧穿或短路的反熔丝)，对应的选择器开关SW的栅极被接地，以使得选择器开关SW关断。因此，出现在底部电容性板(其连接至选择器开关SW的漏极)处的电压电位升高，基本上跟随顶部板(其连接至节点238)的电压。因此，未选定的反熔丝AF的栅极氧化物未破裂，从而该器件结构保持开路。
在操作中，供电管脚(supplypin)218向高压IC200中的内部电路提供电能。在一个实施例中，供电管脚218可以被连接至供电电容器(supplycapacitor)，该供电电容器经由抽头元件208被HV漏极终端204充电。在操作中，反馈终端220向LV控制器112提供信息，以使得它可以驱动高压开关202。在一个实施例中，高压IC200被用在开关式电源中，并且高压开关202通过限制流过耦合电感或变压器初级绕组的电流来调节能量的传递。
图3是用于对图2的实施方案中示出的反熔丝进行编程的一序列步骤的一个示例性流程图。该序列在框310处开始，将5V施加至HV漏极终端202。这是一种确保电流不流出HV漏极终端202的安全方法。在框320中，计数器/解码器266可以被利用(例如计时)，以选择并接通合适的选择器开关SW。即，电压被施加至对应于被选定以编程的反熔丝AF的选择器开关SW的栅极，该栅极电压足够高以接通该选择器开关SW。与未选定的反熔丝相关联的其他选择器开关SW将它们的栅极连接至地，以确保它们保持关断。
接下来，如框330中所示，电平移位晶体管232被“接通”，这导致晶体管230(P1)接通。事实上，这允许节点238连接至节点236，从而处于同一电位。然后，HV终端204被以高压施加脉冲；即，节点236升高至约50V然后降低回到5V。在一个实施方案中，可以施加持续2ms且具有约100μs的上升时间/下降时间的脉冲。在决定框350中，如果所有反熔丝都已完成调配，则该过程结束。如果有必要进行进一步的调配，则该流程图返回至框320，在此计数器/解码器被计时以选择并接通对应于待调配的目标反熔丝的下一选择器开关。
尽管已结合一些具体实施方案描述了本发明，但是本领域普通技术人员应理解，多种改型和变体也在本发明的范围内。因此，本说明书和附图应被认为是例示而非限制。

Claims (9)

1.一种用于对功率集成电路器件的反熔丝存储器块进行编程的方法，包括：
将第一电压施加至所述功率集成电路器件的第一管脚，所述第一管脚被连接至高压输出场效应晶体管的漏极，并且还被连接至抽头晶体管器件的第一终端，当施加至所述第一管脚的所述第一电压超出所述抽头晶体管器件的夹断电压时，在所述抽头晶体管器件的第二终端处提供恒定的抽头电压，所述第一电压小于所述夹断电压；
接通与所述反熔丝存储器块的选定的反熔丝相关联的调配MOSFET，所述选定的反熔丝包括由介电层分隔开的第一电容性板和第二电容性板，所述第一电容性板被连接至所述反熔丝存储器块的共用节点，所述第二电容性板被连接至所述调配MOSFET的漏极；
施加写信号，所述写信号使得所述调配MOSFET的源极通过低阻抗被短路至地；
将所述抽头晶体管器件的第二终端连接至所述共用节点；
将高于所述第一电压的第二电压施加至所述第一管脚，以使得编程电压被施加至所述选定的反熔丝的第一电容性板，所述编程电压足够高，以使得流过所述选定的反熔丝的电流足以破坏所述介电层的至少一部分，从而将所述第一电容性板和所述第二电容性板电气短路。
2.根据权利要求1所述的方法，其中所述第二电压大于所述夹断电压。
3.根据权利要求1所述的方法，其中所述调配MOSFET具有超出所述抽头电压的击穿电压。
4.根据权利要求1所述的方法，进一步包括：断开所述反熔丝存储器块中除了所述选定的反熔丝以外的所有其他反熔丝。
5.根据权利要求1所述的方法，进一步包括：对跨越所述选定的反熔丝的编程电压进行箝位。
6.一种用于对功率集成电路器件的反熔丝存储器块进行编程的方法，包括：
将外部电压施加至所述功率集成电路器件的第一管脚，所述第一管脚被连接至高压输出场效应晶体管的漏极，并且还被连接至抽头晶体管器件的第一终端，当施加至所述第一管脚的所述外部电压超出所述抽头晶体管器件的夹断电压时，在所述抽头晶体管器件的第二终端处提供恒定的抽头电压；
接通隔离晶体管元件，以将所述外部电压连接至所述反熔丝存储器块的选定的反熔丝，所述选定的反熔丝包括由介电层分隔开的第一电容性板和第二电容性板，所述第一电容性板被连接至所述反熔丝存储器块的共用节点；
接通与所述选定的反熔丝连接的读/写元件，从而将所述选定的反熔丝的所述第二电容性板连接至地；
将所述抽头晶体管器件的第二终端连接至所述共用节点；
将脉冲电压施加至所述第一管脚，以使得编程电压被施加至所述选定的反熔丝的第一电容性板，所述编程电压足够高，以使得流过所述选定的反熔丝的电流足以破坏所述介电层的至少一部分，从而将所述第一电容性板和所述第二电容性板电气短路。
7.根据权利要求6所述的方法，其中所述脉冲电压大于所述夹断电压。
8.根据权利要求6所述的方法，进一步包括：断开与所述反熔丝存储器块中除了所述选定的反熔丝以外的所有其他反熔丝相关联的读/写元件。
9.根据权利要求6所述的方法，进一步包括：对跨越所述选定的反熔丝的编程电压进行箝位。
CN201110117560.1A 2010-05-07 2011-05-06 对高压集成电路中的反熔丝元件进行编程的方法和装置 Expired - Fee Related CN102324252B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/800,095 US8305826B2 (en) 2010-05-07 2010-05-07 Method and apparatus for programming an anti-fuse element in a high-voltage integrated circuit
US12/800,095 2010-05-07

Publications (2)

Publication Number Publication Date
CN102324252A CN102324252A (zh) 2012-01-18
CN102324252B true CN102324252B (zh) 2016-02-24

Family

ID=44901841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110117560.1A Expired - Fee Related CN102324252B (zh) 2010-05-07 2011-05-06 对高压集成电路中的反熔丝元件进行编程的方法和装置

Country Status (4)

Country Link
US (2) US8305826B2 (zh)
KR (1) KR101281835B1 (zh)
CN (1) CN102324252B (zh)
TW (1) TWI524350B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101240256B1 (ko) * 2011-03-28 2013-03-11 에스케이하이닉스 주식회사 반도체 집적회로
US10135357B1 (en) 2017-09-07 2018-11-20 Power Integrations, Inc. Threshold detection with tap
CN112582013A (zh) * 2019-09-29 2021-03-30 长鑫存储技术有限公司 反熔丝存储单元电路、阵列电路及其读写方法
US11979090B2 (en) 2021-08-12 2024-05-07 Power Integrations, Inc. Power converter controller with branch switch

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6128241A (en) * 1999-01-09 2000-10-03 Hyundai Electronics Industries Co., Ltd. Repair circuit of semiconductor memory device using anti-fuse
US6630724B1 (en) * 2000-08-31 2003-10-07 Micron Technology, Inc. Gate dielectric antifuse circuits and methods for operating same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US597776A (en) * 1898-01-25 Keyboard for type-writing machines
US5285369A (en) 1992-09-01 1994-02-08 Power Integrations, Inc. Switched mode power supply integrated circuit with start-up self-biasing
US5282107A (en) 1992-09-01 1994-01-25 Power Integrations, Inc. Power MOSFET safe operating area current limiting device
US5977763A (en) 1996-02-27 1999-11-02 Micron Technology, Inc. Circuit and method for measuring and forcing an internal voltage of an integrated circuit
US6266291B1 (en) 1999-02-23 2001-07-24 Micron Technology, Inc. Voltage independent fuse circuit and method
US6388853B1 (en) 1999-09-28 2002-05-14 Power Integrations, Inc. Method and apparatus providing final test and trimming for a power supply controller
US6640435B2 (en) 2001-02-20 2003-11-04 Power Integrations, Inc. Methods for trimming electrical parameters in an electrical circuit
US6555873B2 (en) 2001-09-07 2003-04-29 Power Integrations, Inc. High-voltage lateral transistor with a multi-layered extended drain structure
US6635544B2 (en) 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US7221011B2 (en) 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
FR2838233A1 (fr) * 2002-04-04 2003-10-10 St Microelectronics Sa Procede de programmation de cellules memoire par claquage d'elements antifusible
US6693481B1 (en) 2002-08-20 2004-02-17 Intel Corporation Fuse circuit utilizing high voltage transistors
US7002398B2 (en) 2004-07-08 2006-02-21 Power Integrations, Inc. Method and apparatus for controlling a circuit with a high voltage sense device
US7102951B2 (en) 2004-11-01 2006-09-05 Intel Corporation OTP antifuse cell and cell array
US7268577B2 (en) 2004-12-17 2007-09-11 International Business Machines Corporation Changing chip function based on fuse states
KR20100079705A (ko) 2008-12-31 2010-07-08 주식회사 동부하이텍 수평형 디모스 소자
US8207580B2 (en) 2009-05-29 2012-06-26 Power Integrations, Inc. Power integrated circuit device with incorporated sense FET
US7932738B1 (en) * 2010-05-07 2011-04-26 Power Integrations, Inc. Method and apparatus for reading a programmable anti-fuse element in a high-voltage integrated circuit
US8164125B2 (en) 2010-05-07 2012-04-24 Power Integrations, Inc. Integrated transistor and anti-fuse as programming element for a high-voltage integrated circuit
US8854065B2 (en) * 2012-01-13 2014-10-07 Infineon Technologies Austria Ag Current measurement in a power transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6128241A (en) * 1999-01-09 2000-10-03 Hyundai Electronics Industries Co., Ltd. Repair circuit of semiconductor memory device using anti-fuse
US6630724B1 (en) * 2000-08-31 2003-10-07 Micron Technology, Inc. Gate dielectric antifuse circuits and methods for operating same

Also Published As

Publication number Publication date
US20110273950A1 (en) 2011-11-10
TW201214448A (en) 2012-04-01
CN102324252A (zh) 2012-01-18
US20130058182A1 (en) 2013-03-07
US8755241B2 (en) 2014-06-17
US8305826B2 (en) 2012-11-06
KR20110123700A (ko) 2011-11-15
KR101281835B1 (ko) 2013-07-03
TWI524350B (zh) 2016-03-01

Similar Documents

Publication Publication Date Title
CN102237141B (zh) 读取高压集成电路中的可编程反熔丝元件的方法和装置
CN102237395B (zh) 作为用于高压集成电路的编程元件的集成晶体管和反熔丝
CN105530564B (zh) 电压生成器及其偏置
CN102324252B (zh) 对高压集成电路中的反熔丝元件进行编程的方法和装置
US20190165572A1 (en) Electrostatic discharge protection circuit with a high turn-on speed
US10418809B2 (en) Power management integrated circuit for driving inductive loads
CN113466671A (zh) 一种半导体测试方法及测试装置
CN1937224A (zh) 半导体装置
KR20130119878A (ko) 고전압 프로그래밍 패드를 위한 조율가능한 홀딩 전압을 구비한 esd 보호 장치
US20120068761A1 (en) Method and apparatus for protection of an anti-fuse element in a high-voltage integrated circuit
CN206640496U (zh) 减小电压波动的电路
CN101887756A (zh) 一次性可编程单元和阵列及其编程和读取方法
CN113328623A (zh) 一种电荷泵输出节点放电电路及实现方法
KR101159114B1 (ko) Ｅｓｄ 보호 소자
US20170179826A1 (en) Switchless Capacitive High Voltage Sensing
JP2014176045A (ja) 半導体リレーの駆動装置及びそれを用いた半導体リレー
JP2006093468A (ja) 半導体集積回路装置
CN114374195A (zh) 一种静电放电保护电路及设备
AU2010226940C1 (en) Auto switch MOS-FET

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160224