JP2014176045A - 半導体リレーの駆動装置及びそれを用いた半導体リレー - Google Patents

Abstract

【課題】静電気が印加された場合でも誤動作しにくい小型の半導体リレーを提供する。
【解決手段】半導体リレー１は、駆動装置２と、駆動装置２によってオン／オフされる半導体スイッチ５とを備える。駆動装置２は、ドライブ回路３と、双方向ＥＳＤ回路４を備える。ドライブ回路３は、入力端子Ｔ１，Ｔ２と出力端子Ｔ３，Ｔ４との間を絶縁する絶縁部３１と、エネルギー伝送回路３２と、エネルギー受動回路３３とを有し、制御信号に応じて半導体スイッチ５をオン／オフさせる。双方向ＥＳＤ回路４は、絶縁部３１に対して入力端子側の回路と、絶縁部３１に対して出力端子側の回路との間を接続し、両端間の電位差が所定の閾値を超えると導通することを特徴とする。
【選択図】図１

Description

本発明は、半導体リレーの駆動装置及びそれを用いた半導体リレーに関するものである。

従来、絶縁キャパシタを用いて入力端子と出力端子とを絶縁する容量絶縁方式の半導体リレーが考えられていた（例えば特許文献１参照）。

半導体リレーは、入力端子と出力端子とを絶縁することにより、絶縁機能を持つスイッチとして知られている。半導体リレーは、入力端子に入力された制御信号に応じて半導体スイッチをオン／オフすることで、出力端子に接続された回路をオン／オフする。

特開２０１２−１２４８０６号公報

半導体リレーに要求される絶縁保証耐圧は半導体リレーの使用用途に応じて異なり、例えば産業機械や自動車に使用する場合では１５００Ｖ〜５０００Ｖ程度であるが、計測機器や携帯端末等では、数十Ｖ〜数百Ｖ程度でも使用可能な場合がある。

計測機器や携帯端末等に使用される半導体リレーは、産業機械等に使用される半導体リレーよりも要求される絶縁保証耐圧が低いので、絶縁部分の省スペース化を行うことにより産業機械等に使用される半導体リレーよりも小型化できる。

ところで、上記の絶縁保証耐圧は比較的安定した使用環境下で要求される絶縁保証耐圧であり、実際の使用時には突発的に発生する静電気等のノイズが半導体リレーに印加される可能性がある。人体から静電気が放電されるときの電位差は１０００Ｖ以上であり、計測機器や携帯端末等に使用される半導体リレーの絶縁保証耐圧を超えているため、絶縁部の絶縁状態が保たれなくなり、半導体リレーが誤動作する問題があった。

本発明は上記課題に鑑みて為されたものであり、その目的とするところは、静電気が印加された場合でも誤動作しにくい小型の半導体リレーを提供することにある。

第１の発明は、入力端子に入力される制御信号に応じて、出力端子間に接続された半導体スイッチがオン／オフする半導体リレーに用いられ、制御信号に応じて半導体スイッチをオン／オフさせる半導体リレーの駆動装置である。駆動装置は、ドライブ回路と、双方向極性の静電気保護回路とを備える。ドライブ回路は、入力端子と出力端子との間を絶縁する絶縁部を有し、制御信号に応じて半導体スイッチをオン／オフさせる。双方向極性の静電気保護回路は、絶縁部に対して入力端子側の回路と、絶縁部に対して出力端子側の回路との間を接続し、両端間の電位差が所定の閾値を超えると導通することを特徴とする。

第２の発明は、入力端子に入力される制御信号に応じて、出力端子間に接続された半導体スイッチがオン／オフする半導体リレーに用いられ、制御信号に応じて半導体スイッチをオン／オフさせる半導体リレーの駆動装置である。駆動装置は、ドライブ回路と、双方向極性の静電気保護回路とを備える。ドライブ回路は、入力端子と出力端子との間を絶縁する絶縁部、絶縁部に対して入力端子側の第１回路、及び絶縁部に対して出力端子側の第２回路を有する。双方向極性の静電気保護回路は、第１回路と第２回路との間を接続し、両端間の電位差が所定の閾値を超えると導通することを特徴とする。

上記の駆動装置において、閾値が、絶縁部の絶縁保証耐圧を超える所定の電圧であることも好ましい。

上記の駆動装置において、静電気保護回路は、複数の保護回路を直列接続させて構成されることも好ましい。

上記の駆動装置において、静電気保護回路は、同一定格の保護回路を複数個直列接続させて構成されることも好ましい。

上記の駆動装置において、絶縁部は、容量結合型の回路であることも好ましい。

第３の発明は、半導体リレーの発明であり、上記の駆動装置と、上記の駆動装置によってオン／オフされる半導体スイッチとを備えることを特徴とする。

第１の発明によれば、半導体リレーの入出力端子間に所定の閾値を超える電位差が発生した場合でも、双方向極性の静電気保護回路が半導体リレーの入出力端子間を導通させるので、半導体スイッチが誤動作しにくくなる。

第２の発明によれば、半導体リレーの入出力端子間に所定の閾値を超える電位差が発生した場合でも、双方向極性の静電気保護回路がドライブ回路の第１回路と第２回路との間を導通させるので、半導体スイッチが誤動作しにくくなる。また、双方向極性の静電気保護回路がドライブ回路の第１回路と第２回路との間を接続しているので、ドライブ回路と静電気保護回路とを１チップに納めることができる。そのため、ドライブ回路と静電気保護回路とを別々にチップ化する場合に比べて、より小型の半導体リレーを作ることができる。

第３の発明によれば、静電気が印加された場合でも誤動作しにくい半導体リレーを実現することができる。

実施形態１の半導体リレーのブロック図である。 同上の静電気保護回路を複数個備えた場合の回路図である。 同上の静電気保護回路をダイオードで構成した場合の回路図である。 双方向ＥＳＤ回路４Ａ，４Ｂが動作する電位差の閾値の特徴を説明する概念図である。 実施形態２の半導体リレーのブロック図である。 同上の具体的な回路図である。 同上の静電気保護回路をダイオードで構成した場合の回路図である。 （ａ）、（ｂ）は半導体リレー１の内部構造を模式的に示した図である。

（実施形態１）
本発明の技術思想を容量結合型半導体リレーに適用した実施形態について図１〜図４を参照して説明する。尚、半導体リレーの種類は容量結合型半導体リレーに限定されず、光結合型半導体リレーや磁気結合型半導体リレー等であってもよい。

図１を参照して半導体リレー１の構成を説明する。

半導体リレー１は、入力端子Ｔ１，Ｔ２と、出力端子Ｔ３，Ｔ４と、駆動装置２と、半導体スイッチ５とを備える。

入力端子Ｔ１，Ｔ２には外部の制御回路（図示せず）が接続されている。入力端子Ｔ２は、制御回路のグランドレベルに電気的に接続されている。出力端子Ｔ３，Ｔ４には、制御対象となる外部の主回路（図示せず）が接続されている。

制御回路は、半導体スイッチ５をオン／オフするための制御信号を駆動装置２に出力する。半導体スイッチ５は、出力端子Ｔ３，Ｔ４間に直列に接続され、主回路をオン／オフする。

駆動装置２は、ドライブ回路３と双方向ＥＳＤ回路４とを備える。

ドライブ回路３は、絶縁部３１と、エネルギー伝送回路３２と、エネルギー受動回路３３とを備える。絶縁部３１は、半導体リレー１の入出力端子間、具体的にはエネルギー伝送回路３２とエネルギー受動回路３３との間を絶縁する。エネルギー伝送回路３２は、絶縁部３１に対して入力端子側に設けられ、入力端子Ｔ１，Ｔ２に接続する。エネルギー受動回路３３は、絶縁部３１に対して出力端子側に設けられ、半導体スイッチ５に接続する。

双方向ＥＳＤ（Electro Static Discharge）回路４は、両端間の電位差が所定の閾値を超えると導通する静電気保護回路であり、双方向ＥＳＤ回路４は入力端子Ｔ２と出力端子Ｔ４との間を接続する。

制御回路が、エネルギー伝送回路３２に制御信号を出力すると、エネルギー伝送回路３２は、絶縁部３１を介してエネルギー受動回路３３に電気エネルギーを供給する。エネルギー受動回路３３は、絶縁部３１を介してエネルギー伝送回路３２から供給された電気エネルギーにより動作し、半導体スイッチ５に電圧もしくは電流を印加して、半導体スイッチ５をオンさせ、半導体リレー１がオン状態となる。半導体リレー１がオン状態になることで出力端子Ｔ３，Ｔ４間が導通するので、出力端子Ｔ３，Ｔ４に接続されている主回路がオン状態となる。

制御回路が、エネルギー伝送回路３２に制御信号の出力を停止すると、エネルギー伝送回路３２は、エネルギー受動回路３３に電気エネルギーの供給を停止する。エネルギー受動回路３３は、エネルギー伝送回路３２から電気エネルギーが供給されなくなるので、半導体スイッチ５に電圧もしくは電流の印加を停止する。半導体スイッチ５は、エネルギー受動回路３３から電圧もしくは電流が印加されなくなると、半導体リレー１をオフ状態にする。半導体リレー１がオフ状態になることで出力端子Ｔ３，Ｔ４間が遮断されるので、出力端子Ｔ３，Ｔ４に接続されている主回路がオフ状態となる。

尚、上記の動作は常開型であるが、半導体リレー１は常開型に限定されず、常閉型であってもよい。常閉型の半導体リレーの場合、エネルギー受動回路３３はエネルギー伝送回路３２から電気エネルギーが供給されると、半導体スイッチ５をオフさせ、半導体リレー１がオフ状態となる。また、エネルギー受動回路３３は、エネルギー伝送回路３２から電気エネルギーの供給が停止されると、半導体スイッチ５をオンさせ、半導体リレー１がオン状態となる。

双方向ＥＳＤ回路４は、例えば静電気等によって半導体リレー１の入出力端子間に、所定の閾値を超える電位差が発生したとき、半導体リレー１の入力端子Ｔ２と出力端子Ｔ４との間を瞬間的に導通させて電荷を逃す。

図２は、半導体リレー１の具体回路を示す回路図であり、図２を参照して各部の構成をより詳細に説明する。

半導体スイッチ５は、２つのＭＯＳＦＥＴ５ａ，５ｂからなる。ＭＯＳＦＥＴ５ａ，５ｂのゲート電極は、後述する充放電回路３３ａの一方の出力端に共通接続され、ＭＯＳＦＥＴ５ａ，５ｂのソース電極は充放電回路３３ａの他方の出力端に共通接続されている。ＭＯＳＦＥＴ５ａのドレイン電極は出力端子Ｔ３に接続され、ＭＯＳＦＥＴ５ｂのドレイン電極は出力端子Ｔ４に接続されている。ＭＯＳＦＥＴ５ａ，５ｂは寄生ダイオードを有しており、ＭＯＳＦＥＴ５ａ，５ｂのソース電極同士が電気的に接続されているので、半導体スイッチ５は双方向の電流をオン／オフすることができる。尚、半導体スイッチ５は２つのＭＯＳＦＥＴで構成されることに限定されず、１つのＭＯＳＥＦＥＴで構成されていてもよい。また、半導体スイッチ５はＭＯＳＦＥＴで構成されることに限定されず、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）やバイポーラトランジスタなど、スイッチ機能を有する適宜の半導体素子で構成されていてもよい。

エネルギー伝送回路３２は、発振回路３２ａで構成される。発振回路３２ａは、例えば所定周波数のパルス電圧を発生するＲＣ発振回路（図示せず）とインバータ（図示せず）とで構成される。発振回路３２ａは、ＲＣ発振回路のパルス電圧（正位相）を一方の出力端から出力し、ＲＣ発振回路のパルス電圧をインバータで反転させたパルス電圧（逆位相）を他方の出力端から出力する。

絶縁部３１は、発振回路３２ａの一方の出力端に一端が接続された絶縁キャパシタ３１ａと、発振回路３２ａの他方の出力端に一端が接続された絶縁キャパシタ３１ｂとで構成される。絶縁キャパシタ３１ａは、発振回路３２ａの一方の出力端から出力された正位相のパルス電圧の交流成分のみをエネルギー受動回路３３側へ伝え、直流成分を遮断する。絶縁キャパシタ３１ｂは、発振回路３２ａの他方の出力端から出力された逆位相のパルス電圧の交流成分のみをエネルギー受動回路３３側へ伝え、直流成分を遮断する。

エネルギー受動回路３３は、絶縁キャパシタ３１ａ，３１ｂ間に接続されたダイオードＤ１、平滑キャパシタＣ１、ダイオードＤ２の直列回路と、絶縁キャパシタ３１ａ，３１ｂ間に接続されたダイオードＤ３と、充放電回路３３ａとを備える。ダイオードＤ１，Ｄ２は、絶縁キャパシタ３１ａから絶縁キャパシタ３１ｂに電流を流す向きに接続され、ダイオードＤ３は絶縁キャパシタ３１ｂから絶縁キャパシタ３１ａに電流を流す向きに接続されている。ここで、絶縁キャパシタ３１ａ，３１ｂと、ダイオードＤ１〜Ｄ３と、平滑キャパシタＣ１とで倍電圧回路（ディクソン型チャージポンプ回路）が構成される。この倍電圧回路は、発振回路３２ａから位相の異なる２つのパルス電圧が入力されることで、入力電圧を昇圧した電圧を発生する。

充放電回路３３ａの入力端は平滑キャパシタＣ１の両端間に接続している。充放電回路３３ａの一方の出力端は、ＭＯＳＦＥＴ５ａ，５ｂのゲート電極に共通接続する。充放電回路３３ａの他方の出力端は、ＭＯＳＦＥＴ５ａ，５ｂのソース電極に共通接続する。充放電回路３３ａは、入力端間の電圧（すなわち、平滑キャパシタＣ１の両端電圧）が所定の閾値レベルを超えると、ＭＯＳＦＥＴ５ａ，５ｂのゲート・ソース間に所定の電圧を印加する。充放電回路３３ａは、入力端間の電圧が閾値レベル以下になると、ＭＯＳＦＥＴ５ａ，５ｂのゲート・ソース間を短絡する。

この半導体リレー１のオン／オフ動作を説明する。

発振回路３２ａは、入力端子Ｔ１，Ｔ２から制御信号が入力されると、絶縁キャパシタ３１ａ，３１ｂに逆位相のパルス電圧を印加し、倍電圧回路が昇圧動作を行う。充放電回路３３ａは、入力電圧が所定の閾値レベルを超えると、ＭＯＳＦＥＴ５ａ，５ｂのゲート・ソース間に所定の電圧を印加する。ＭＯＳＦＥＴ５ａ，５ｂのゲート・ソース間に所定の電圧が印加されると、ＭＯＳＦＥＴ５ａ，５ｂのドレイン・ソース間がオン状態になり、半導体スイッチ５は出力端子Ｔ３，Ｔ４間を導通させるので、半導体リレー１はオン状態となる。

一方、制御回路が発振回路３２ａに制御信号の入力を停止すると、発振回路３２ａはパルス電圧の発振を停止し、倍電圧回路は昇圧動作を停止する。充放電回路３３ａの入力端間の電圧が所定の閾値レベル以下になると、充放電回路３３ａはＭＯＳＦＥＴ５ａ，５ｂのゲート・ソース間を短絡する。ＭＯＳＦＥＴ５ａ，５ｂのゲート・ソース間が短絡すると、ＭＯＳＦＥＴ５ａ，５ｂのドレイン・ソース間がオフ状態になり、半導体スイッチ５は出力端子Ｔ３，Ｔ４間を遮断するので、半導体リレー１はオフ状態となる。

次に、双方向ＥＳＤ回路４Ａ，４Ｂの具体構成について説明する。図２の具体回路では、出力端子Ｔ３と入力端子Ｔ２との間に双方向ＥＳＤ回路４Ａが接続され、出力端子Ｔ４と入力端子Ｔ２との間に双方向ＥＳＤ回路４Ｂが接続されている。双方向ＥＳＤ回路４Ａと双方向ＥＳＤ回路４Ｂは同様の構成を有しているので、双方向ＥＳＤ回路４Ｂについて説明し、双方向ＥＳＤ回路４Ａの説明は省略する。

双方向ＥＳＤ回路４Ｂは、直列接続された２つのＥＳＤ回路４０ａ，４０ｂで構成される。

ＥＳＤ回路４０ａは、ｇｇＮＭＯＳ（grounded gate N channel MOSFET）４１，４２で構成される。ｇｇＮＭＯＳは、ゲート電極をソース電極に接続したＮチャネル型ＭＯＳＦＥＴであり、ドレイン電極に一定以上の電圧が印加されると、ドレイン側からソース側に電荷を逃すよう動作する。ＥＳＤ回路４０ａは、ｇｇＮＭＯＳ４１のドレイン電極とｇｇＮＭＯＳ４２のソース電極とを接続（つまり２つのｇｇＮＭＯＳ４１，４２を直列接続）して構成される。同様に、双方向ＥＳＤ回路４０ｂは直列接続した２つのｇｇＮＭＯＳ４３，４４で構成される。

双方向ＥＳＤ回路４Ｂは、ＥＳＤ回路４０ａ，４０ｂのドレイン電極を共通接続して形成される。そのため、双方向ＥＳＤ回路４Ｂは、両端のいずれが高電位であっても両端間を導通させる双方向極性を有する。尚、双方向ＥＳＤ回路４Ｂは、ＥＳＤ回路４０ａ，４０ｂのドレイン端子を共通接続させて構成されることに限定されず、ＥＳＤ回路４０ａ，４０ｂのソース端子を共通接続させて構成されていてもよい。

双方向ＥＳＤ回路４Ｂは入力端子Ｔ２と出力端子Ｔ４との間を接続し、双方向ＥＳＤ回路４Ａは入力端子Ｔ２と出力端子Ｔ３との間を接続する。このため、入力端子Ｔ２と出力端子Ｔ３との間に所定の閾値Ｖ２を超える電位差が発生しても、双方向ＥＳＤ回路４Ａが半導体リレー１の入出力端子間を瞬間的に導通させて電荷を逃すことにより、半導体スイッチ５が誤動作しにくくなる。同様に、入力端子Ｔ２と出力端子Ｔ４との間に所定の閾値Ｖ２を超える電位差が発生しても、双方向ＥＳＤ回路４Ｂが半導体リレー１の入出力端子間を瞬間的に導通させて電荷を逃すことにより、半導体スイッチ５が誤動作しにくくなる。

ここで、図４を用いて双方向ＥＳＤ回路４Ｂが動作する電位差の閾値Ｖ２について説明する。絶縁部３１が半導体リレー１の入出力端子間の絶縁性を保証している電圧の最大値を絶縁保証耐圧Ｖ１、絶縁部３１の絶縁機能が保たれなくなる電圧を絶縁領域実力耐圧Ｖ３とする。上記の閾値Ｖ２は、絶縁保証耐圧Ｖ１より高く、且つ絶縁領域実力耐圧Ｖ３より低い電圧に設定される。このため、双方向ＥＳＤ回路４Ｂが半導体リレー１の入出力端子間に接続されていても、半導体リレー１の入出力端子間の電圧が絶縁保証耐圧Ｖ１以下では、双方向ＥＳＤ回路４Ｂが導通することはない。すなわち、半導体リレー１は絶縁保証耐圧Ｖ１を確保しながら静電気保護が可能となる。

双方向ＥＳＤ回路４Ｂが導通する電位差の閾値Ｖ２は、双方向ＥＳＤ回路４Ｂを構成するｇｇＮＭＯＳ４１〜４４の動作電圧によって定まる。双方向ＥＳＤ回路４Ｂは、ｇｇＮＭＯＳ４１，４２を直列接続したＥＳＤ回路４０ａと、ｇｇＮＭＯＳ４３，４４を直列接続したＥＳＤ回路４０ｂとで構成されていて、本実施形態では、ｇｇＮＭＯＳ４１〜４４として同一定格のｇｇＮＭＯＳを使用している。そのため、例えば動作電圧が３０ＶのｇｇＮＭＯＳ４１〜４４を使用して双方向ＥＳＤ回路４Ｂを構成することにより、動作電圧が６０Ｖの双方向ＥＳＤ回路４Ｂを構成することが可能である。尚、ＥＳＤ回路４０ａ及びＥＳＤ回路４０ｂは各々、２つのｇｇＮＭＯＳで構成されることに限定されず、任意の個数のｇｇＮＭＯＳで構成されていてもよい。

図２の回路では、静電気保護回路としてｇｇＮＭＯＳを例に説明したが、静電気保護回路はｇｇＮＭＯＳに限定されず、ｇｇＰＭＯＳ、ツェナーダイオード、サイリスタ等でもよい。例えば図３は、ダイオードを用いて双方向ＥＳＤ回路４Ａ，４Ｂを構成した場合の回路図である。双方向ＥＳＤ回路４Ｂは、４つのダイオードで構成される。４つのダイオードのうち２つは、半導体リレー１の出力側から入力側に電流が流れる向きに接続され、他の２つは、半導体リレー１の入力側から出力側に電流が流れる向きに接続される。そのため、双方向ＥＳＤ回路４Ｂは、両端のいずれが高電位であっても両端間を導通させる双方向極性を有する。尚、図３では、２つのダイオードのカソード電極が共通接続されているが、２つのダイオードのアノード電極が共通接続されていてもよい。

また、図２の回路では、双方向ＥＳＤ回路４Ａ，４Ｂの他にも静電気対策として、入力端子Ｔ１，Ｔ２間にＥＳＤ回路６を備え、出力端子Ｔ３，Ｔ４間に双方向ＥＳＤ回路７を備えている。ＥＳＤ回路６は、入力端子Ｔ１にドレイン電極を接続し、入力端子Ｔ２にソース電極を接続したｇｇＮＭＯＳからなる。双方向ＥＳＤ回路７は、ドレイン電極が共通接続された２つのｇｇＮＭＯＳからなり、一方のｇｇＮＭＯＳのソース電極は出力端子Ｔ３に接続し、他方のｇｇＮＭＯＳのソース電極は出力端子Ｔ４に接続している。出力端子Ｔ３，Ｔ４間に接続される静電気保護回路は、半導体スイッチ５が双方向スイッチである場合には、双方向極性の静電気保護回路でなくてはならない。尚、半導体スイッチ５が双方向スイッチでない場合には、静電気保護回路は双方向極性を備えていなくてもよい。また、静電気保護回路はｇｇＮＭＯＳに限定されず、ｇｇＰＭＯＳ、ツェナーダイオード、サイリスタ等でもよい。図３は、ダイオードを用いてＥＳＤ回路６、双方向ＥＳＤ回路７を構成した場合の回路図を示している。ＥＳＤ回路６は、入力端子Ｔ１にカソード電極を接続し、入力端子Ｔ２にアノード電極を接続したダイオードからなる。双方向ＥＳＤ回路７は、カソード電極が共通接続された２つのダイオードからなり、一方のダイオードのアノード電極は出力端子Ｔ３に接続し、他方のダイオードのアノード電極は出力端子Ｔ４に接続している。尚、双方向ＥＳＤ回路７は、２つのダイオードのカソード電極を共通接続して構成されているが、２つのダイオードのアノード電極を共通接続して構成されていてもよい。ＥＳＤ回路６と双方向ＥＳＤ回路７の動作電圧は、半導体リレー１の回路構成に応じて適宜設定することができる。入力端子Ｔ１，Ｔ２間に定格電圧を超える過大な電位差が発生した場合にはＥＳＤ回路６が動作し、出力端子Ｔ３，Ｔ４間に定格電圧を超える過大な電位差が発生した場合には双方向ＥＳＤ回路７が動作するので、半導体スイッチ５が誤動作しにくくなる。

以上説明したように、本発明の駆動装置２は、入力端子に入力される制御信号に応じて、半導体スイッチ５が出力端子間をオン／オフする半導体リレー１に用いられる。駆動装置２は、ドライブ回路３と、双方向ＥＳＤ回路４Ａ，４Ｂとを備える。ドライブ回路３は、入力端子と出力端子との間を絶縁する絶縁部３１を有し、制御信号に応じて半導体スイッチ５をオン／オフさせる。双方向ＥＳＤ回路４Ａ，４Ｂは、絶縁部３１に対して入力端子側の回路と、絶縁部３１に対して出力端子側の回路との間を接続し、両端間の電位差が所定の閾値を超えると導通することを特徴とする。

双方向ＥＳＤ回路４Ａ，４Ｂが導通する電位差の閾値Ｖ２は、絶縁部３１の絶縁保証耐圧Ｖ１を超える電圧であることも好ましい。

このため半導体リレー１は、双方向ＥＳＤ回路４Ａ，４Ｂが入出力端子間に接続されていても、絶縁保証耐圧Ｖ１以下では双方向ＥＳＤ回路４Ａ，４Ｂが導通しないため、絶縁保証耐圧Ｖ１を保つことができる。

双方向ＥＳＤ回路４Ａ，４Ｂは、複数個の静電気保護回路（例えばｇｇＮＭＯＳ）を直列接続させて構成されることも好ましい。

双方向ＥＳＤ回路４Ａ，４Ｂの動作電圧は、直列接続させる静電気保護回路の定格及び個数に応じて設定することができるので、所望の電圧で動作する双方向ＥＳＤ回路を新たに設計するよりも、双方向ＥＳＤ回路４Ａ，４Ｂの設計を簡易に行うことができる。

双方向ＥＳＤ回路４Ａ，４Ｂは、同一定格の静電気保護回路を複数個直列接続させて構成されることも好ましい。

同一定格の静電気保護回路を使用することにより、双方向ＥＳＤ回路４Ａ，４Ｂの動作電圧は、直列接続させる静電気保護回路の個数に応じて設定することができるので、双方向ＥＳＤ回路４Ａ，４Ｂの動作電圧の設計がより簡易になる。また、複数個の静電気保護回路の定格を同じにすることで、複数個の静電気保護回路の形状や大きさを同じにできるから、駆動装置２のレイアウト設計がより簡易となる。

また、本実施形態では、絶縁部３１が容量結合型の回路で構成されている。

容量結合型半導体リレーを一般的な半導体プロセスのみで製造した場合は、その絶縁保証耐圧は数十Ｖ〜数百Ｖ程度となり、サイズも小型で、静電気の影響を受けやすい。半導体リレー１の入出力端子間を双方向ＥＳＤ回路４Ａ，４Ｂで接続することで、容量結合型半導体リレーであっても、半導体リレー１は静電気の影響を受けにくくなる。

本実施形態の半導体リレー１は、上記の駆動装置２と、駆動装置２によってオン／オフされる半導体スイッチ５とを備えている。したがって、半導体リレー１の入出力端子間に所定の閾値を越える電位差が発生しても、誤動作しにくい半導体リレーを提供することができる。

尚、ＥＳＤ回路４０ａ及びＥＳＤ回路４０ｂは各々、１種類の静電気保護回路を複数個直列接続して構成されることに限定されず、例えばダイオードとｇｇＮＭＯＳとの直列接続のように、２種類以上の静電気保護回路を複数個直列接続して構成されていてもよい。

本実施形態において半導体リレー１は、双方向ＥＳＤ回路４Ａ，４Ｂ，７とＥＳＤ回路６とを備えているが、図１のように、入出力端子間を接続する双方向ＥＳＤ回路を少なくとも１つ備えている半導体リレーであってもよい。

尚、本発明の駆動装置２は、半導体リレー１の半導体スイッチ５を駆動させるために用いられることに限定されず、例えばカプラなどの通信用デバイスの絶縁デバイスとして用いることも可能である。

（実施形態２）
本発明の技術思想を容量結合型半導体リレーに適用した実施形態について図５〜図８を参照して説明する。尚、半導体リレーの種類は容量結合型半導体リレーに限定されず、光結合型半導体リレーや磁気結合型半導体リレー等であってもよい。

図５を参照して半導体リレー１の構成を説明する。尚、実施形態１と同一の構成には、同一符号を付して説明は省略する。

半導体リレー１は、入力端子Ｔ１，Ｔ２と、出力端子Ｔ３，Ｔ４と、駆動装置２と、半導体スイッチ５とを備える。半導体スイッチ５は、出力端子Ｔ３，Ｔ４間に直列に接続され、主回路をオン／オフする。

駆動装置２は、ドライブ回路３と、双方向ＥＳＤ回路４Ａ，４Ｂと、ＥＳＤ回路６，８とを備える。

ドライブ回路３は、絶縁部３１と、エネルギー伝送回路３２と、エネルギー受動回路３３とを備える。絶縁部３１は、半導体リレー１の入出力端子間、具体的にはエネルギー伝送回路３２とエネルギー受動回路３３との間を絶縁する。エネルギー伝送回路３２は、絶縁部３１に対して入力端子側に設けられ、入力端子Ｔ１，Ｔ２に接続する。エネルギー受動回路３３は、絶縁部３１に対して出力端子側に設けられる。エネルギー受動回路３３の入力端は絶縁部３１に接続し、エネルギー受動回路３３の出力端は半導体スイッチ５に接続する。

双方向ＥＳＤ回路４Ａ，４Ｂは、両端間の電位差が所定の閾値を超えると導通する静電気保護回路である。双方向ＥＳＤ回路４Ａは、エネルギー受動回路３３の一方の出力端と入力端子Ｔ２との間を接続し、双方向ＥＳＤ回路４Ｂは、エネルギー受動回路３３の他方の出力端と入力端子Ｔ２との間を接続する。

双方向ＥＳＤ回路４Ａ，４Ｂは、例えば静電気等によってエネルギー受動回路３３の出力端と入力端子Ｔ２との間に所定の閾値を超える電位差が発生したとき、エネルギー受動回路３３の出力端と入力端子Ｔ２との間を短絡して電荷を逃す。

半導体リレー１は、双方向ＥＳＤ回路４Ａ，４Ｂの他にも静電気対策として、入力端子Ｔ１，Ｔ２間にＥＳＤ回路６を備え、エネルギー受動回路３３の出力端間にＥＳＤ回路８を備えている。尚、本実施形態における半導体リレー１は、双方向ＥＳＤ回路４Ａ，４Ｂと、ＥＳＤ回路６，８とを備えているが、ＥＳＤ回路６，８は省略することも可能である。

図６は、半導体リレー１の具体回路を示す回路図であり、図６を参照して各部の構成をより詳細に説明する。尚、実施形態１と同一の構成には、同一符号を付して説明は省略する。また、半導体リレー１のリレー動作は、実施形態１のリレー動作と同一であるため、リレー動作の説明を省略する。

半導体スイッチ５は、２つのＭＯＳＦＥＴ５ａ，５ｂからなる。尚、半導体スイッチ５は２つのＭＯＳＦＥＴで構成されることに限定されず、１つのＭＯＳＥＦＥＴで構成されていてもよい。また、半導体スイッチ５はＭＯＳＦＥＴで構成されることに限定されず、例えばＩＧＢＴやバイポーラトランジスタなど、スイッチ機能を有する適宜の半導体素子で構成されていてもよい。

エネルギー伝送回路３２は、発振回路３２ａで構成される。

絶縁部３１は、発振回路３２ａの一方の出力端に一端が接続された絶縁キャパシタ３１ａと、発振回路３２ａの他方の出力端に一端が接続された絶縁キャパシタ３１ｂとで構成される。

エネルギー受動回路３３は、絶縁キャパシタ３１ａ，３１ｂ間に接続されたダイオードＤ１、平滑キャパシタＣ１、ダイオードＤ２の直列回路と、絶縁キャパシタ３１ａ，３１ｂ間に接続されたダイオードＤ３と、充放電回路３３ａとを備える。

充放電回路３３ａの入力端は平滑キャパシタＣ１の両端間に接続している。充放電回路３３ａの一方の出力端は、ＭＯＳＦＥＴ５ａ，５ｂのゲート電極に共通接続する。充放電回路３３ａの他方の出力端は、ＭＯＳＦＥＴ５ａ，５ｂのソース電極に共通接続する。

双方向ＥＳＤ回路４Ａは、充放電回路３３ａの一方の出力端と、入力端子Ｔ２との間を接続している。双方向ＥＳＤ回路４Ｂは、充放電回路３３ａの他方の出力端と、入力端子Ｔ２との間を接続している。そのため、半導体リレー１の出力端子に印加された静電気の電荷が、半導体スイッチ５を通って充放電回路３３ａに至っても、双方向ＥＳＤ回路４Ａ，４Ｂが静電気の電荷を入力端子Ｔ２に逃すことができるので、半導体スイッチ５が誤動作しにくくなる。

双方向ＥＳＤ回路４Ａ，４Ｂは、実施形態１で説明したものと同様の構成を有しているので、構成の詳細な説明は省略する。双方向ＥＳＤ回路４Ａ，４Ｂが動作する電位差の閾値Ｖ２は、実施形態１と同様に、絶縁保証耐圧Ｖ１より高く且つ絶縁領域実力耐圧Ｖ３より低い電圧に設定される。このため、双方向ＥＳＤ回路４Ａ，４Ｂが発振回路３２ａと充放電回路３３ａとの間に接続されていても、半導体リレー１の入出力端子間の電圧が絶縁保証耐圧Ｖ１以下では、双方向ＥＳＤ回路４Ａ，４Ｂが導通することはない。すなわち、半導体リレー１は絶縁保証耐圧Ｖ１を確保しながら静電気保護が可能となる。

双方向ＥＳＤ回路４Ａ，４Ｂは各々、複数のｇｇＮＭＯＳ４１〜４４を直列接続して構成されているので、閾値Ｖ２を自由に設定できる。また、ｇｇＮＭＯＳ４１〜４４に同一定格のｇｇＮＭＯＳを使用すれば、レイアウト設計が容易である。尚、ＥＳＤ回路４０ａ及びＥＳＤ回路４０ｂは各々、２つのｇｇＮＭＯＳで構成されることに限定されず、任意の個数のｇｇＮＭＯＳで構成されていてもよい。また、ＥＳＤ回路４０ａ及びＥＳＤ回路４０ｂは各々、ｇｇＮＭＯＳによる構成に限定されず、例えばｇｇＰＭＯＳ、ツェナーダイオード、サイリスタ等で構成されていてもよく、更には、２種類以上の静電気保護回路を複数個直列接続して構成されていてもよい。図７は、ダイオードを用いて双方向ＥＳＤ回路４Ａ，４Ｂを構成した半導体リレー１の回路図を示している。

半導体リレー１は、双方向ＥＳＤ回路４Ａ，４Ｂの他にも静電気対策として、入力端子Ｔ１，Ｔ２間にＥＳＤ回路６を備え、充放電回路３３ａの出力端間にＥＳＤ回路８を備えている。ＥＳＤ回路６は、入力端子Ｔ１にドレイン電極を接続し、入力端子Ｔ２にソース電極を接続したｇｇＮＭＯＳからなる。ＥＳＤ回路８は、ドレイン電極を充放電回路３３ａの一方の出力端に接続し、ソース電極を充放電回路３３ａの他方の出力端に接続したｇｇＮＭＯＳからなる。ＥＳＤ回路６，８の動作電圧は、半導体リレー１の回路構成に応じて適宜設定することができる。入力端子Ｔ１，Ｔ２間に定格電圧を超える過大な電位差が発生した場合にはＥＳＤ回路６が動作し、充放電回路３３ａの出力端間に定格電圧を超える過大な電位差が発生した場合にはＥＳＤ回路８が動作するため、半導体スイッチ５が誤動作しにくくなる。尚、ＥＳＤ回路６，８は、ｇｇＮＭＯＳによる構成に限定されず、例えばｇｇＰＭＯＳ、ツェナーダイオード、サイリスタ等で構成されていてもよい。図７は、ダイオードを用いてＥＳＤ回路６，８を構成した半導体リレー１の回路図を示している。

以上のように、双方向ＥＳＤ回路４Ａ，４Ｂは、発振回路３２ａと充放電回路３３ａとの間を接続している。半導体リレー１の入出力端子間に所定の閾値Ｖ２を超える電位差が発生した場合でも、双方向ＥＳＤ回路４Ａ，４Ｂによって半導体リレー１の入出力端子間が短絡するので、半導体スイッチ５が誤動作しにくくなる。双方向ＥＳＤ回路４Ａ，４Ｂはドライブ回路３の入出力端間を接続しているので、ドライブ回路３と双方向ＥＳＤ回路４Ａ，４Ｂとを１チップで作ることができる。また、ＥＳＤ回路６は半導体リレー１の入力端子間すなわちドライブ回路３の入力端間を接続し、ＥＳＤ回路８は充放電回路３３ａの出力端間すなわちドライブ回路３の出力端間を接続している。そのため、ＥＳＤ回路６，８も、上述と同様にドライブ回路３と同一のチップで作ることができる。ゆえに、ドライブ回路３とＥＳＤ回路（双方向ＥＳＤ回路４Ａ，４ＢとＥＳＤ回路６，８）とを１チップで作ることが可能である。

図８（ａ）は、実施形態１のように、入出力端子間を双方向ＥＳＤ回路４が接続している半導体リレー１の模式図である。双方向ＥＳＤ回路４は、入出力端子間に接続されるため、ドライブ回路３と双方向ＥＳＤ回路４とが別々のチップで構成されている。ドライブ回路３は、例えばボンディングワイヤ１０を用いて入力端子Ｔ１，Ｔ２，ＭＯＳＦＥＴ５ａ，５ｂに接続している。双方向ＥＳＤ回路４は、ボンディングワイヤ１０を用いて入力端子Ｔ２と出力端子Ｔ４との間を接続している。

それに対して本実施形態では、双方向ＥＳＤ回路４Ａ，４Ｂが、図３におけるエネルギー伝送回路３２とエネルギー受動回路３３との間に接続されているので、図８（ｂ）に示すように、ドライブ回路３とＥＳＤ回路とを１チップで構成することができる。したがって、ドライブ回路３とＥＳＤ回路との間をボンディングワイヤで接続する必要がなくなり、図８（ａ）に比べて小型化が図れる。

以上説明したように、本発明の駆動装置２は、入力端子に入力される制御信号に応じて、半導体スイッチ５が出力端子間をオン／オフする半導体リレー１に用いられる。駆動装置は、ドライブ回路３と、双方向ＥＳＤ回路４Ａ，４Ｂとを備える。ドライブ回路３は、入力端子と出力端子との間を絶縁する絶縁部３１、絶縁部３１に対して入力端子側のエネルギー伝送回路３２、及び絶縁部３１に対して出力端子側のエネルギー受動回路３３を有し、制御信号に応じて半導体スイッチ５をオン／オフさせる。双方向ＥＳＤ回路４Ａ，４Ｂは、エネルギー伝送回路３２とエネルギー受動回路３３との間を接続し、両端間の電位差が所定の閾値Ｖ２を超えると導通することを特徴とする。

これにより、半導体リレー１の入出力端子間に所定の閾値Ｖ２を超える電位差が発生した場合でも、双方向ＥＳＤ回路４Ａ，４Ｂによってエネルギー伝送回路３２とエネルギー受動回路３３との間が短絡するので、半導体スイッチが誤動作しにくくなる。また、双方向ＥＳＤ回路４Ａ，４Ｂがエネルギー伝送回路３２とエネルギー受動回路３３との間を接続しているので、ドライブ回路３と双方向ＥＳＤ回路４Ａ，４Ｂとを１チップに納めることができる。そのため、ドライブ回路３と双方向ＥＳＤ回路４Ａ，４Ｂとを別々にチップ化する場合に比べて、より小型の半導体リレーを作ることができる。

本実施形態において半導体リレー１は、双方向ＥＳＤ回路４Ａ，４ＢとＥＳＤ回路６，８とを備えているが、エネルギー伝送回路３２とエネルギー受動回路３３との間を接続する双方向ＥＳＤ回路を少なくとも１つ備えている半導体リレーであってもよい。

尚、本発明の駆動装置２は、半導体リレー１の半導体スイッチ５を駆動させるために用いられることに限定されず、例えばカプラなどの通信用デバイスの絶縁デバイスとして用いることも可能である。

１ 半導体リレー
２ 駆動装置
３ ドライブ回路
３１ 絶縁部
３２ エネルギー伝送回路（ドライブ回路）
３３ エネルギー受動回路（ドライブ回路）
４ 双方向ＥＳＤ回路（双方向極性の静電気保護回路）
５ 半導体スイッチ
Ｔ１，Ｔ２ 入力端子
Ｔ３，Ｔ４ 出力端子
Ｖ２ 閾値

Claims (7)

1. 入力端子に入力される制御信号に応じて、出力端子間に接続された半導体スイッチがオン／オフする半導体リレーに用いられ、前記制御信号に応じて前記半導体スイッチをオン／オフさせる前記半導体リレーの駆動装置であって、
   前記入力端子と前記出力端子との間を絶縁する絶縁部を有し、前記制御信号に応じて前記半導体スイッチをオン／オフさせるドライブ回路と、
   前記絶縁部に対して前記入力端子側の回路と、前記絶縁部に対して前記出力端子側の回路との間を接続し、両端間の電位差が所定の閾値を超えると導通する双方向極性の静電気保護回路と
   を備えることを特徴とする半導体リレーの駆動装置。
2. 入力端子に入力される制御信号に応じて、出力端子間に接続された半導体スイッチがオン／オフする半導体リレーに用いられ、前記制御信号に応じて前記半導体スイッチをオン／オフさせる前記半導体リレーの駆動装置であって、
   前記入力端子と前記出力端子との間を絶縁する絶縁部、前記絶縁部に対して前記入力端子側の第１回路、及び前記絶縁部に対して前記出力端子側の第２回路を有するドライブ回路と、
   前記第１回路と前記第２回路との間を接続し、両端間の電位差が所定の閾値を超えると導通する双方向極性の静電気保護回路と
   を備えることを特徴とする半導体リレーの駆動装置。
3. 前記閾値が、前記絶縁部の絶縁保証耐圧を超える所定の電圧であることを特徴とする請求項１又は２に記載の半導体リレーの駆動装置。
4. 前記静電気保護回路は、複数個の保護回路を直列接続させて構成されることを特徴とする請求項３に記載の半導体リレーの駆動装置。
5. 前記静電気保護回路は、同一定格の保護回路を複数個直列接続させて構成されることを特徴とする請求項３に記載の半導体リレーの駆動装置。
6. 前記絶縁部は、容量結合型の回路で構成されることを特徴とする請求項１乃至５の何れか１項に記載の半導体リレーの駆動装置。
7. 請求項１乃至６の何れか１項に記載の駆動装置と、前記駆動装置によってオン／オフされる半導体スイッチとを備えることを特徴とする半導体リレー。

Images