CN101317180A - 提供ic设计的方法以及ic设计工具 - Google Patents

提供ic设计的方法以及ic设计工具 Download PDF

Info

Publication number
CN101317180A
CN101317180A CNA2006800448420A CN200680044842A CN101317180A CN 101317180 A CN101317180 A CN 101317180A CN A2006800448420 A CNA2006800448420 A CN A2006800448420A CN 200680044842 A CN200680044842 A CN 200680044842A CN 101317180 A CN101317180 A CN 101317180A
Authority
CN
China
Prior art keywords
net table
design
net
ring
boundary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800448420A
Other languages
English (en)
Inventor
让-弗朗索瓦·勒佩尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101317180A publication Critical patent/CN101317180A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

公开了提供集成电路设计的方法，集成电路具有核功能、围绕核功能的IO(输入/输出)环、和边界扫描结构，边界扫描结构用于在集成电路的预定模式期间提供对核功能或IO环的访问，还公开了实现该方法的设计工具。该方法包括：提供核功能和IO环的第一网表的步骤(110)；随后是规定针对第一网表的内容的边界扫描设计的步骤(120，130)。接下来，由第一网表和边界扫描设计规范综合出(150)第二网表；将边界扫描设计实例从第二网表中分离出来(420)。在分开的步骤(410)中，提供没有IO环的核功能的第三网表；在随后的步骤(460)中将第三网表和分离出来的边界扫描元件组合成第四网表。在随后的步骤(470)中，将对IO环的描述加入第四网表。将边界扫描元件加入核网表有助于在无需重新生成边界扫描设计的情况下替换IC设计中的IO环。

Description

提供IC设计的方法以及IC设计工具
技术领域
本发明涉及一种用于提供具有核功能、围绕核功能的IO(输入/输出)环、和边界扫描结构的集成电路的设计的方法，该边界扫描结构用于在集成电路的预定模式下提供对核功能的访问。
本发明还涉及一种用于提供具有核功能、围绕核功能的IO(输入/输出)环、和边界扫描结构的集成电路的设计的设计工具，该边界扫描结构用于在集成电路的预定模式下提供对核功能的访问。
背景技术
如今，许多数字集成电路(IC)包括某些形式的边界扫描功能(边界扫描功能在IEEE 1149.1或JTAG标准中有所定义)以便在IC的预定模式下提供对IC的一部分的访问。边界扫描功能在IC测试模式中要么用于测试IC的IO连接要么用于将测试位模式(即测试向量)移入或移出IC内部组件以便对诸如核模块之类的IC内部组件进行测试。因此，边界扫描功能通常被物理放置在IC内部组件及其IO环之间。美国专利US6774672中可以发现这种用法的示例，其中公开了一种现场可编程门阵列(FPGA)，该现场可编程门阵列包括围绕着FPGA逻辑单元片(tile)的边界扫描链以便提供对这些逻辑单元片的高级测试访问。
可替换地，边界扫描功能可在IC的编程模式中用于在TAP控制器的控制下将编程数据经由边界扫描测试访问端口(TAP)移至IC的内部组件。
诸如Synopsys公司的BSD CompilerTM和Mentor Graphics公司的BSD ArchitectTM之类的现有IC设计工具可例行地将边界扫描功能添加至IC设计。图1中给出了由此类工具实现的边界扫描插入方法的一个典型示例。在步骤110中，工具读取诸如寄存器传输级(RTL)网表之类的网表。此类网表通常由使用工具的用户提供。在接下来步骤120中，用户定义边界扫描规范，之后，工具在步骤130中生成包含边界扫描设计的IC设计。在步骤140中，用户设置用于IC设计的设计约束，例如时序约束、面积约束等，随后工具在步骤150中综合出IC设计的门级网表。该门级网表可在步骤160中写成文件。
随后，在步骤170中，工具检查门级IC设计，或者更确切地说IC设计的边界扫描设计部分是否符合IEEE 1149.1标准规范。如果设计不符合规范，那么用户返回步骤120或者步骤140以便矫正设计中的错误。如果发现门级设计符合IEEE 1149.1，则在步骤180中，产生测试向量(如果不存在测试向量)并将其插入设计中，随后在步骤190中，利用测试向量对设计的性能进行仿真。
图2给出了该方法对IC设计的影响的示意概括图。在步骤110中提供给设计工具的网表通常是RTL网表200，其包括对核202和IO环(IO环包括IO元件204，例如IO焊盘以及电压电平转换器)的描述。步骤110、120和130的执行产生了网表210，该网表中未对核202进行修改并且在修改过的IO环214中插入了诸如边界扫描链206和边界扫描TAP 208之类的边界扫描元件。因此，得到的网表210包括多个边界扫描元件，这些元件被集成至IC核的外部的IC设计中。
现有工具的缺点是它们并不利于对网表210的部分进行轻易的重新使用。例如，这种重新使用对于必须制造多种版本的IC的情况是很有利的，例如不同用户存在不同的电压接口要求的情况，在这种情况下可能必须使用不同的IO环。利用现有工具，必须重新执行图1的整个流程以便产生不同版本的IC，这将是个费时的工作。
发明内容
本发明旨在提供一种根据开始部分所述的方法，其能够更方便地进行IC重新设计。
本发明旨在提供一种根据开始部分所述的IC设计工具，其能够更方便地进行IC重新设计。
根据本发明的第一方面，提供了一种提供集成电路设计的方法，该集成电路具有核功能、围绕该核功能的IO(输入/输出)环、和边界扫描结构，该边界扫描结构用于在集成电路的预定模式期间提供对核功能或IO环的访问，所述方法包括：提供核功能和IO环的第一网表；规定针对所述第一网表的内容的边界扫描设计；由第一网表和边界扫描设计规范综合出第二网表；将边界扫描设计元件从第二网表中分离出来；提供没有所述IO环的核功能的第三网表；将第三网表和分离出来的边界扫描元件组合成第四网表；以及通过将对IO环的描述加入第四网表来生成第五网表。
其具有这样的优点，即在所获得的网表中，边界扫描元件包含在核功能中或者至少被添加至核功能中。因此，在必须设计具有修改过的IO性能的IC版本的情况下能够重新使用该网表。为了促进对核功能的重新使用，本发明还包括将第四网表写成第一文件的步骤。该第一文件可被用作针对IC的重新设计的输入文件。
通常，第一网表和第三网表为寄存器传输级网表而第二网表和第四网表为门级网表，但是本发明还可以使用IC设计中的各种阶段的替换描述，例如不同抽象级的描述。
优选地，该方法进一步包括：检查第二网表是否符合边界扫描标准；由第二网表生成测试模式；以及利用所述测试模式来测试第五网表，从而生成针对第五网表的测试结果。这样就对第五网表确实不包含诸如互连失效之类的在生成第四网表或将IO环加入第四网表的步骤中可能引入任何错误进行了验证。
有利地，该方法进一步包括：利用测试模式来测试第二网表，从而生成针对第二网表的测试结果；以及对比第五网表的测试结果和第二网表的测试结果。第五网表的仿真后的性能与第二网表的仿真后的性能之间的对比简化了第五网表的验证。
根据本发明的另一方面，提供了一种用于提供集成电路设计的设计工具，该集成电路具有核功能、围绕该核功能的IO(输入/输出)环、和边界扫描结构，该边界扫描结构用于在集成电路的预定模式期间提供对核功能或IO环的访问，所述设计工具包括：用于提供核功能和IO环的第一网表的装置；用于规定针对第一网表的内容的边界扫描设计的装置；用于由第一网表和边界扫描设计规范综合出第二网表的装置；用于将边界扫描设计元件从第二网表中分离出来的装置；用于提供没有IO环的核功能的第三网表的装置；用于将第三网表和分离出来的边界扫描元件组合成第四网表的装置；以及用于通过将对IO环的描述加入第四网表来生成第五网表的装置。
本发明的设计工具例如通过对技术人员而言很明显的适当算法来实现了本发明的方法，因此受益于与本发明的方法相同的有利方面。
有利地，该设计工具还包括用于将第四网表写成第一文件以便能够对第四网表进行重新利用的装置。这有助于在IC的重新设计中对第四网表的重新利用。该第一文件可以独立或者也可作为IC设计库(该设计库可含有IC构件模块的实例)的一部分被存储在计算机可读介质上以便第一文件的发布，例如存储器装置、硬盘、CD-ROM、DVD等。设计工具本身也可存储在此类计算机可读介质上以便于该工具的发布。
附图说明
参见附图，通过非限制性示例的方式对本发明进行更加详细的描述，其中：
图1示出了用于将边界扫描功能插入IC设计的已知方法的示例；
图2示意性地示出了利用已知方法获得的IC设计的示意布图；
图3示出了本发明的方法的实施例的流程图；以及
图4示意性地示出了本发明的方法的核心思想。
具体实施方式
应该理解的是，附图仅为示意性的而非按比例绘出。还应该理
解的是，相同的标号被用在所有附图以及对这些附图的详细描述中来
指示相同或相似的部分。
图3示意性地示出了由本发明的方法所实现的设计思想。在第一步骤中，对具有核202和IO环204的网表200进行操作以便将边界扫描设计加入网表200。这可以利用图1所示的方法的步骤120、130、140和150来执行，这在前面已经进行了描述。得到的结果就是网表210，该网表包括未修改的核202、边界扫描链(BSC)206、测试访问端口(TAP)208、以及修改后的IO环214。认为IO环被修改了，这是因为现在它包括边界扫描元件206和208。因此，利用现有技术方法进行IO环214的替换包括对边界扫描元件206和208的替换(即重新设计)，这就意味着重新设计努力是种耗时的操作。
按照下述方式根据本发明的方法可以减少所要求的重新设计努力。在网表210中识别出边界扫描元件的实例(例如BSC 206和TAP208)并且例如通过对它们进行复制来将它们从网表210分离出来。这可通过已知的搜索算法实现；例如，边界扫描设计的元件的实例可能具有实例名或者对边界扫描元件而言唯一的并被用作标记的另一实例特性，通过标记来识别网表210中的这些实例。识别这种实例的其它方法对本领域技术人员而言是明显的。
边界扫描元件的分离出来的实例(例如BSC 206和TAP 208)被添加至独立地描述了IC核202的网表。得到的是网表320，该网表包括修改过的核232，在某种意义上BSC 206和TAP 208形成了核232的一部分。可通过简单地将IO环204添加至网表320来将网表320用作用于产生所希望的IC设计的起点，由此产生了网表330。可以理解的是，例如可通过简单地将IO环204的不同版本添加至网表320，来将网表320用作用于产生所希望的IC设计的不同版本的起点，而不需要为IC设计的这些不同版本中的每一种版本重新生成边界扫描结构。
为此，需要强调的是，并没有严格地要求电路设计中的边界扫描元件的实例符合IEEE 1149.1标准；例如，可以在不存在TAP控制器的情况下引入扫描链，或者在不存在边界扫描寄存器等的情况下引入TAP控制器。在不符合标准的边界扫描设计中，可从本发明的方法中省略步骤170。
图4示出了本发明的方法的流程的优选实施例，其实现了图3所示的设计思想。本发明的优选实施例通过在步骤420中对来自步骤150所产生的IC设计的边界扫描设计实例进行组合或分离来对图1所示的方法进行扩展。可在步骤425中将边界扫描设计的组合后的或者分离后的实例(例如BSC 206和TAP 208)写成文件。此外，在步骤410中独立地提供了核202的RTL网表，并在步骤430中将独立的核的RTL网表与边界扫描设计的组合后的实例进行相互连接。应该强调的是，两个网表部分的组合(诸如RTL网表和门级网表的组合)或者两个门级网表的组合是现有IC设计工具中的标准功能，为此不再对此进行详细描述。
在步骤440，与步骤140相类似地设置针对该IC设计的设计约束，此后，在步骤450中生成符合所设置的设计约束的IC设计的门级网表。在方法的步骤460中，可将包含对修改后的核232的门级描述的该门级网表写成文件。该文件可能被用于生成各种IC设计，例如生成具有不同IO环的IC设计。最后，在步骤470中，IO环被添加至修改后的核232的设计中。
步骤470中所生成的设计的正确性可在步骤190中通过利用步骤180中生成的测试向量对IC设计的操作进行仿真来验证。可对步骤470的设计的测试仿真结果进行单独评估，或者将其与利用步骤180中生成的测试向量对在步骤150中进行综合的设计的操作进行仿真得到的仿真结果进行比较。
对于本领域技术人员而言，显然的是，无需创造性的技术就可以很容易地作出对流程的修改(例如在图4所示的抽象级之外的不同抽象级的网表操作)。
可以在IC设计工具(例如计算机辅助设计(CAD)工具)中实现本发明的上述方法。由于可以在此类工具中利用已经能在此类工具中获得的功能(即算法)来实现本发明的方法的各个步骤，所以该实现对技术人员而言是直观的并因此不需要作出其它说明。可以以诸如DVD、CD-ROM、存储棒等之类的合适的计算机可读介质上的软件包的形式提供此类设计工具。
同样，在本发明的方法的步骤460中所生成的文件，即修改后的包括边界扫描设计的实例的核232的(门级)网表，可被提供在此类计算机可读介质上以便促进此类设计的快速发布。文件可以是所述介质上的多个文件中的一个，该多个文件用于形成利用本发明的设计工具来使用的设计库。
应该注意，上述实施例说明了而不是限制了本发明，并且本领域技术人员将能在不脱离所附权利要求的范围的情况下设计出多种替换实施例。在权利要求中，括号中的标号不应该被解释为限制权利要求。词语“包括”的使用并不排除除了权利要求中所陈述的元件和步骤之外其它元件和步骤的存在。放在元件之前的冠词“一个”、“一种”的使用并不排除多个该元件的存在。本发明可通过包括多个不同元件的硬件实现。在列举了多个装置的设备权利要求中，这些装置中的多个可通过同一种硬件实现。事实仅仅在于，在相互不同的从属权利要求中陈述的某些方法并不表示这些方法的结合不能用于提供优势。

Claims (10)

1.一种提供集成电路的设计的方法，该集成电路具有核功能(202)、围绕该核功能的IO环(204)、和边界扫描结构(206，208)，该边界扫描结构用于在该集成电路的预定模式期间提供对所述核功能(202)或所述IO环(204)的访问，所述方法包括：
提供(110)所述核功能(202)和所述IO环(204)的第一网表(200)；
规定(120，130，140)针对所述第一网表(200)的内容的边界扫描设计(206，208)；
由所述第一网表(200)和边界扫描设计规范综合出(150)第二网表(210)；
将边界扫描设计元件(206，208)从所述第二网表(210)中分离出来(420)；
提供(410)没有所述IO环的核功能(202)的第三网表；
将所述第三网表和分离出来的边界扫描元件(206，208)组合成(430，440，450)第四网表(320)；以及
通过将对IO环(204)的描述加入所述第四网表(320)来生成第五网表(330)。
2.如权利要求1所述的方法，进一步包括将所述第四网表(320)写成(460)第一文件以便能够对所述第四网表(320)进行重新利用。
3.如权利要求1或2所述的方法，其中所述第一网表(200)和所述第三网表为寄存器传输级网表，并且所述第二网表(210)和所述第四网表(320)为门级网表。
4.如权利要求1所述的方法，进一步包括：
检查(170)所述第二网表(210)是否符合边界扫描标准；
由所述第二网表(210)生成(180)测试模式；以及
利用所述测试模式来测试(190)所述第五网表，从而生成针对所述第五网表(330)的测试结果。
5.如权利要求4所述的方法，进一步包括：
利用所述测试模式来测试(190)所述第二网表(210)，从而生成针对所述第二网表(210)的测试结果；以及
对比所述第五网表(330)的测试结果和所述第二网表(210)的测试结果。
6.一种用于提供集成电路设计的设计工具，该集成电路具有核功能(202)、围绕该核功能的IO环(204)、和边界扫描结构(206，208)，该边界扫描结构用于在该集成电路的预定模式期间提供对所述核功能(202)或所述IO环(204)的访问，所述设计工具包括：
用于提供(110)所述核功能(202)和所述IO环(204)的第一网表(200)的装置；
用于规定(120，130，140)针对所述第一网表(200)的内容的边界扫描设计(206，208)的装置；
用于由所述第一网表(200)和边界扫描设计规范综合出(150)第二网表(210)的装置；
用于将边界扫描设计元件(206，208)从所述第二网表(210)中分离出来(420)的装置；
用于提供(410)没有所述IO环的核功能(202)的第三网表的装置；
用于将所述第三网表和分离出来的边界扫描元件(206，208)组合成(430，440，450)第四网表(320)的装置；以及
用于通过将对IO环(204)的描述加入所述第四网表(320)来生成第五网表(330)的装置。
7.如权利要求6所述的设计工具，进一步包括：用于将所述第四网表(320)写成(460)第一文件以便能够对所述第四网表(320)进行重新利用的装置。
8.一种计算机可读介质，其包括由权利要求7所述的设计工具所生成的第一文件。
9.一种计算机可读介质，其包括具有由权利要求7所述的设计工具所生成的第一文件的文件库。
10.一种计算机可读介质，其包括权利要求6或7所述的设计工具。
CNA2006800448420A 2005-12-02 2006-11-28 提供ic设计的方法以及ic设计工具 Pending CN101317180A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05300996.5 2005-12-02
EP05300996 2005-12-02

Publications (1)

Publication Number Publication Date
CN101317180A true CN101317180A (zh) 2008-12-03

Family

ID=37908239

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800448420A Pending CN101317180A (zh) 2005-12-02 2006-11-28 提供ic设计的方法以及ic设计工具

Country Status (4)

Country Link
EP (1) EP1958102A1 (zh)
JP (1) JP2009517759A (zh)
CN (1) CN101317180A (zh)
WO (1) WO2007063495A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102081689A (zh) * 2010-12-31 2011-06-01 中国航空工业集团公司第六三一研究所 一种芯片的可测试性设计方法
CN106503296A (zh) * 2016-09-23 2017-03-15 北京深维科技有限公司 一种基于白盒的工艺映射方法及装置
CN107291971A (zh) * 2016-04-11 2017-10-24 格罗方德半导体公司 包含产生衬底的讯号失真的集成电路效能模型化
CN107526027A (zh) * 2017-09-04 2017-12-29 中国航空工业集团公司洛阳电光设备研究所 一种pcba板bga芯片焊点问题快速诊断方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8296705B2 (en) * 2009-08-28 2012-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Code tiling scheme for deep-submicron ROM compilers

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6708144B1 (en) * 1997-01-27 2004-03-16 Unisys Corporation Spreadsheet driven I/O buffer synthesis process
JP4887552B2 (ja) * 2000-07-04 2012-02-29 富士通セミコンダクター株式会社 Ｌｓｉチップのレイアウト設計方法
DE10244757B3 (de) * 2002-09-25 2004-07-29 Siemens Ag Programmierung eines Speicherbausteins über ein Boundary Scan-Register
US6774672B1 (en) * 2002-12-30 2004-08-10 Actel Corporation Field-programmable gate array architecture
US7055113B2 (en) * 2002-12-31 2006-05-30 Lsi Logic Corporation Simplified process to design integrated circuits
JP3842228B2 (ja) * 2003-02-27 2006-11-08 Ｎｅｃエレクトロニクス株式会社 半導体集積回路装置と設計自動化装置及び方法並びにプログラム
US7188330B2 (en) * 2004-05-18 2007-03-06 Lsi Logic Corporation Handling of unused coreware with embedded boundary scan chains to avoid the need of a boundary scan synthesis tool during custom instance creation
US7360133B2 (en) * 2004-05-18 2008-04-15 Lsi Logic Corporation Method for creating a JTAG tap controller in a slice for use during custom instance creation to avoid the need of a boundary scan synthesis tool

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102081689A (zh) * 2010-12-31 2011-06-01 中国航空工业集团公司第六三一研究所 一种芯片的可测试性设计方法
CN102081689B (zh) * 2010-12-31 2012-10-03 中国航空工业集团公司第六三一研究所 一种芯片的可测试性设计方法
CN107291971A (zh) * 2016-04-11 2017-10-24 格罗方德半导体公司 包含产生衬底的讯号失真的集成电路效能模型化
CN106503296A (zh) * 2016-09-23 2017-03-15 北京深维科技有限公司 一种基于白盒的工艺映射方法及装置
CN106503296B (zh) * 2016-09-23 2019-08-27 京微齐力(北京)科技有限公司 一种基于白盒的工艺映射方法及装置
CN107526027A (zh) * 2017-09-04 2017-12-29 中国航空工业集团公司洛阳电光设备研究所 一种pcba板bga芯片焊点问题快速诊断方法
CN107526027B (zh) * 2017-09-04 2019-08-20 中国航空工业集团公司洛阳电光设备研究所 一种pcba板bga芯片焊点问题快速诊断方法

Also Published As

Publication number Publication date
WO2007063495A1 (en) 2007-06-07
EP1958102A1 (en) 2008-08-20
JP2009517759A (ja) 2009-04-30

Similar Documents

Publication Publication Date Title
US8875071B2 (en) Deployment of custom shift array macro cells in automated application specific integrated circuit design flow
US8789004B2 (en) Automatic flow of megacell generation
US9298865B1 (en) Debugging an optimized design implemented in a device with a pre-optimized design simulation
US8042085B2 (en) Method for compaction of timing exception paths
JP6363297B2 (ja) シミュレータ、半導体回路装置の設計支援システムおよび方法
US6311318B1 (en) Design for test area optimization algorithm
US9489481B2 (en) Layout design method and system
US10372858B2 (en) Design-for-testability (DFT) insertion at register-transfer-level (RTL)
CN101317180A (zh) 提供ic设计的方法以及ic设计工具
US20140129998A1 (en) Hierarchical equivalence checking and efficient handling of equivalence checks when engineering change orders are in an unsharable register transfer level
Prabhu et al. A SMT-based diagnostic test generation method for combinational circuits
US8010918B2 (en) Method for creating HDL description files of digital systems, and systems obtained
US20230005562A1 (en) Scan chain compression for testing memory of a system on a chip
JP7045921B2 (ja) 半導体ｌｓｉ設計装置および設計方法
US9672094B1 (en) Interconnect circuitry fault detection
US20230237228A1 (en) Computer readable recording medium with stored program and method of extracting parasitic parameters of a 3d ic thereof
JPWO2006025412A1 (ja) 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置
JP5818762B2 (ja) プログラマブルロジックデバイス及びその検証方法
CN113919256A (zh) 一种布尔可满足性验证方法、系统、cnf生成方法及存储装置
JP5115003B2 (ja) 論理設計支援システム及びプログラム
JP4886559B2 (ja) 半導体設計支援装置、半導体設計支援方法および半導体設計支援プログラム
Chang et al. Postplacement rewiring by exhaustive search for functional symmetries
JP6048561B1 (ja) データ処理システム、データ処理方法、および、プログラム
CN115586425A (zh) 用于测试片上系统的存储器的扫描链压缩
Indino An open source platform and EDA tool framework to enable scan test power analysis testing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081203