KR100186335B1

KR100186335B1 - 디램 메모리의 병렬시험회로

Info

Publication number: KR100186335B1
Application number: KR1019960022884A
Authority: KR
Inventors: 이창수
Original assignee: 문정환; 엘지반도체주식회사
Priority date: 1996-06-21
Filing date: 1996-06-21
Publication date: 1999-04-15
Also published as: KR980005043A

Abstract

본 발명은 워드선과 연결된 다수의 비트선을 한번에 검사할 수 있는 디램 메모리의 병렬시험회로에 관한 것으로, 센스앰프(2)와 칼럼디코더(4)를 연결하는 다수의 비트선(BITO∼)을 게이트에 인가받아 구동되는 다수의 스위칭 트랜지스터(M1∼Mx+1)로 이루어지며 이 스위칭 트랜지스터(M1∼Mx+1)로 서로 직렬로 연결되게 구성되는 테스트모드부(3)와, 테스트가 시작되었음을 알리는 테스트개시부(5)와, 전원전압(Vcc)이 저항(R)을 거쳐 상기 센스앰프(2)의 마지막 비트선()을 게이트로 인가받는 상기 테스트모드부(3)의 스위칭 트랜지스터(Mx+1)에 공급되게 연결하고 이 전원전압(Vcc)을 반전단자로 입력받고 반 전원전압발생부(6)에서 발생되는 전원전압의 1/2의 해당하는 전압값을 비반전단자로 입력받아 이 두 입력을 비교하는 비교기(COMP)와, 상기 칼럼디코더(4)의 출력과 상기 비교기(COMP)의 출력을 입력받아 상기 테스트개시부(5)의 인에이블신호(EN)에 따라 상기 두 출력 중에 하나를 선택 출력하는 멀티플렉서(7)로 구성하여 상기 다수의 비트선(BITO∼

Description

디램 메모리의 병렬시험회로

제1도는 본 발명 디램 메모리의 병렬시험회로의 구성도.

제2도는 제1도 테스트모드부의 상세구성도.

제3도는 제1도의 비교기(COMP)의 입출력에 따른 이상유무판별을 나타낸 도.

* 도면의 주요부분에 대한 부호의 설명

1 : 메모리어레이 2 : 센스앰프

3 : 테스트모드부 4 : 칼럼디코더

5 : 테스트개시부 6 : 반 전원전압 발생부

7 : 멀티플렉서 8 : 출력버퍼

COMP : 비교기 Mo∼Mx+1 : 트랜지스터

본 발명은 디램(DRAM) 메모리의 시험에 관한 것으로, 특히 워드선과 연결된 다수의 비트선을 한번에 검사할 수 있게하여 검사에 소요되는 시간을 줄이는데 적당한 디램 메모리의 병렬시험회로에 관한 것이다.

디램 메모리의 불량 상태 확인은, 일반적으로 자동 검사 시스템을 이용하여 전체 메모리셀에 쓰기/읽기를 반복하여 이 메모리셀의 상태를 파악한다. 특히 메모리셀의 하드웨어적인 불량을 판별하기 위해서는 테스트 패턴과 타이밍 등의 조건이 완화된 상태에서 각 셀의 게이트 역할을 담당하는 워드선을 각각 한 라인씩 열어서 각 셀에 쓰기/읽기를 수행하는 과정을 반복 실행하게 됨으로써 메모리 용량의 증가에 비례하여 검사에 소요되는 실행시간이 증가함과 아울러 검사의 비용이 증가하는 문제점이 있다.

이와같은 문제점을 해결하기 위하여 본 발명은 센스앰프와 칼럼디코더 사이에 테스트모드회로를 추가하여 하나의 워드라인에 연결된 칼럼라인 전체를 한번에 검사할 수 있게 창안한 것으로, 이를 첨부한 도면을 참조하여 설명하면 다음과 같다.

제1도는 본 발명 디램 메모리의 병렬시험회로의 구성도이며 제2도는 테스트모드부(3)의 상세구성도로서, 이에 도시한 바와같이 메모리어레이(1)와, 센스앰프(2)와, 칼럼디코더(4)로 구성된 메모리에 있어서, 상기 센스 앰프(2)와 칼럼디코더(4)를 연결하는 다수의 비트선(BITO∼)을 게이트에 인가받아 구동되는 다수의 스위칭 트랜지스터(M1∼Mx+1)로 이루어지며 이 스위칭 트랜지스터(M1∼Mx+1)는 서로 직렬로 연결되게 구성되는 테스트모드부(3)와, 테스트패드로 부터의 신호가 있으면 이를 감지하여 상기 센스앰프(2)로 부터의 첫번째 비트선(BITo)을 게이트로 인가받는 상기 테스트모드부(3)의 스위칭 트랜지스터(M1)와 직렬 연결된 스위칭 트랜지스터(Mo)에 인에블신호를 인가하는 테스트부개시부(5)와, 전원전압(Vcc)이 저항(R)을 거쳐 상기 센스앰프(2)의 마지막 비트선()을 게이트로 인가받는 상기 테스트모드부(3)의 스위칭 트랜지스터(Mx+1)에 공급되게 연결하고 이 전원전압(Vcc)을 반전단자로 입력받고 반 전원전압 발생부(6)에서 발생되는 전원전압의 1/2의 해당하는 전압값을 비반전단자로 입력받아 이 두 입력을 비교하는 비교기(COMP)와, 상기 칼럼디코더(4)의 출력과 상기 비교기(COMP)의 출력을 입력받아 상기 테스트개시부(5)의 인에이블신호(EN)에 따라 상기 두 출력 중에 하나를 선택 출력하는 멀티플렉서(7)와, 이 멀티플렉서(7)의 출력을 외부로 출력하는 출력버퍼(8)로 구성한 것으로, 이와같이 수성한 본 발명의 작용 및 효과를 제3도를 참조하여 설명하면 다음과 같다.

메모리어레이(1)에 각각 '하이'와 '로우'를 번갈아 가며 쓰기를 행하여 칼럼디코더(4)와 연결되는 첫번째 비트선에는 비트선(BITo)이, 두번째 비트선에는 반전된 비트선()이 선택되며 이 칼럼디코더(4)와 연결된 멀티플렉서(7)와 출력버퍼(8)를 통해 데이타가 외부로 출력됨으로서 디램 메모리는 정상모드로 동작된다.

다음으로 사용자가 디램 메모리의 테스트를 하고자 하면 외부 테스트패드(TEST PAD)단자로 이를 알리는 신호를 공급하게 하고 이 신호에 따라 테스트개시부(5)는 테스트의 시작을 알리는 인에이블신호(EN)를 상기 멀티플렉서(7)와 스위칭 트랜지스터(Mo)의 게이트에 공급한다.

이에 따라 상기 멀티플렉서(7)는 테스트모드로 전환되어 칼럼디코더(4)의 출력을 외부로 전달하지 않으며, 이 상태에서 상기 센스앰프(2)의 비트선(BITo∼)이 제2도에 도시한 바와같이 테스트모드부(3)의 다수의 트랜지스터(M1∼Mx+1)의 게이트와 연결되어 있음으로 인해 상기 비트선(BITo∼)의 논리상태에 따라 다수의 트랜지스터(M1∼Mx+1)가 온 또는 오프된다.

한편, 이 테스트모드부(3)의 다수의 트랜지스터(M1∼Mx+1)는 저항(R)을 통한 전원전압(Vcc) 및 상기 스위칭 트랜지스터(Mo)사이에 직렬로 연결되어 있기 때문에 상기 트랜지스터(M1∼Mx+1)가 모두 턴온 될때만 전원전압(Vcc) 전류가 접지로 흐르는 전류 경로가 형성된다.

즉, 비트선(BITo, BIT2, BITx, ...)과 연결된 트랜지스터(M1, M3, M5, ...)를 n형 모스트랜지스터로 구성하고 비트선과 연결된 트랜지스터(M2, M4, M6, ...)를 p형 모스트랜지스터로 구성하거나 이와 반대로 구성하여 상기 비트선(BITo∼) 전체가 정상적으로 동작하면 전원전압(Vcc)이 상기 테스트모드부(3) 및 상기 인에이블된 트랜지스터(Mo)를 통하여 접지로 흐르는 전류 경로가 형성되게 된다.

이와같이 전원전압(Vcc)이 상기 테스트모드부(3)를 통하여 접지로 흐르게되면 상기 비교기(COMP)의 비반전단자의 입력레벨은 전원전압(Vcc)에서 접지전압으로 떨어지게 되며 이를 제3도에 도시하였으며, 이에 도시한 바와같이 비교기(COMP)로 입력되는 전원전압(Vcc)의 레벨이 변화하면 이와 상기 반 전원전압 발생부(6)의 출력값(1/2*Vcc)을 비교하는 비교기(COMP)의 출력상태는 이전 상태와 반대가 된다.

다시말해서 메모리어레이(1)와 센스앰프(2)를 거친 상기 비트선(BITo∼)중에서 어느 하나의 비트선에서 이상이 발생하면 전원전압(Vcc)이 상기 비교기(COMP)의 반전단자로 입력되어 이 비교기(COMP)의 출력 논리 상태가 달라지게 되며 이 출력은 상기 멀티플렉서(7)와 출력버퍼(8)를 거쳐 외부로 전달되어 최종적으로 디램 메모리 셀의 이상 유무를 확인할 수 있게 된다.

이상에서 상세히 설명한 바와같이 본 발명은 메모리어레이의 하나의 워드라인과 연결된 다수의 비트선중에 어느 하나라도 이상이 발생하면 버퍼를 통한 출력이 정상동작시와 반전되게 됨으로써 한번의 워드라인만 동작시켜 이와 연결된 다수의 칼럼라인의 이상 유무를 판단할 수 있게 된다. 즉 한번의 테스트로 다수의 메모리셀의 이상 유무를 판단할 수 있게되어 테스트에 소모되는 시간을 줄일 수 있으며 이에 따라 소모되는 비용도 절감할 수 있는 효과가 있다.

Claims

메모리어레이와, 센스앰프와, 칼럼디코더로 구성된 메모리에 있어서, 센스앰프와 칼럼디코더를 연결하는 다수의 비트선을 게이트에 인가받아 구동됨과 아울러 서로 직렬로 연결된 다수의 스위칭수단으로 이루어지는 테스트모드부와, 테스트패드로 부터의 신호가 있으면 이를 감지하고 상기 센스앰프로 부터의 첫번째 비트선을 게이트로 인가받는 상기 테스트모드부의 스위칭수단과 직렬 연결된 또다른 스위칭수단에 인에이블신호를 인가하는 테스트개시부와, 전원전압이 상기 센스앰프의 마지막 비트선을 게이트로 인가받는 상기 테스트모드부의 스위칭 트랜지스터에 공급되게 연결하고 이 전원전압을 반전단자로 입력받고 반 전원전압 발생부에서 발생되는 전원전압의 1/2의 해당하는 전압값을 비반전단자로 입력받아 이 두 입력을 비교하는 비교기와, 상기 칼럼디코더의 출력과 상기 비교기의 출력을 입력받아 상기 테스트개시부의 인에이블신호가 있으면 상기 비교기의 출력을 외부로 전달하는 멀티플렉서로 구성하여 된 것을 특징으로 하는 디램 메모리의 병렬시험회로.