JP2003076334A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP2003076334A JP2003076334A JP2001267519A JP2001267519A JP2003076334A JP 2003076334 A JP2003076334 A JP 2003076334A JP 2001267519 A JP2001267519 A JP 2001267519A JP 2001267519 A JP2001267519 A JP 2001267519A JP 2003076334 A JP2003076334 A JP 2003076334A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- lines
- signal
- display
- gradation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】表示ムラを低減して表示品質を向上させる。
【解決手段】表示装置は略マトリクス状に配置される複
数の表示画素ＰＸと、複数の表示画素ＰＸの行に沿って
配置される複数の走査線１１と、複数の表示画素ＰＸの
列に沿って配置される複数の信号線１２と、複数の走査
線１１および複数の信号線１２の交差位置近傍に配置さ
れ各々対応走査線１１を介して駆動されたときに対応信
号線１２を対応表示画素に電気的に接続する複数の画素
スイッチ１３と、複数の走査線１１および複数の信号線
１２を駆動する駆動回路１４，１５とを備える。特に、
駆動回路１４，１５は複数の信号線１２を所定数ずつ区
分した複数の信号線ブロックを並列的に駆動する信号線
ドライバ１５を含み、信号線ドライバ１５は奇数番目の
信号線ブロックおよび偶数番目の信号線ブロック相互間
において逆の順序で所定数の信号線１２を順次駆動する
ように構成される。
数の表示画素ＰＸと、複数の表示画素ＰＸの行に沿って
配置される複数の走査線１１と、複数の表示画素ＰＸの
列に沿って配置される複数の信号線１２と、複数の走査
線１１および複数の信号線１２の交差位置近傍に配置さ
れ各々対応走査線１１を介して駆動されたときに対応信
号線１２を対応表示画素に電気的に接続する複数の画素
スイッチ１３と、複数の走査線１１および複数の信号線
１２を駆動する駆動回路１４，１５とを備える。特に、
駆動回路１４，１５は複数の信号線１２を所定数ずつ区
分した複数の信号線ブロックを並列的に駆動する信号線
ドライバ１５を含み、信号線ドライバ１５は奇数番目の
信号線ブロックおよび偶数番目の信号線ブロック相互間
において逆の順序で所定数の信号線１２を順次駆動する
ように構成される。
Description
【０００１】
【発明の属する技術分野】本発明は複数の表示画素がマ
トリクス状に配置される表示装置に関し、例えば赤色、
緑色、または青色で発光する自己発光素子等を表示画素
に用いてカラー表示を行う表示装置に関する。
トリクス状に配置される表示装置に関し、例えば赤色、
緑色、または青色で発光する自己発光素子等を表示画素
に用いてカラー表示を行う表示装置に関する。
【０００２】
【従来の技術】近年では、表示装置の中でも有機ＥＬ表
示装置が軽量、薄型、高輝度という特徴を持つことから
携帯用情報機器のモニタディスプレイとして注目されて
いる。典型的な有機ＥＬ表示装置は、マトリクス状に配
列される複数の表示画素により画像を表示するように構
成される。この有機ＥＬ表示装置では、複数の走査線が
これら表示画素の行に沿って配置され、複数の信号線が
これら表示画素の列に沿って配置され、複数の画素スイ
ッチがこれら走査線および信号線の交差位置近傍に配置
される。各表示画素は有機ＥＬ素子、一対の電源端子間
でこの有機ＥＬ素子に直列に接続される駆動素子、およ
びこの駆動素子のゲート電圧を保持する容量素子により
構成される。各画素スイッチは対応走査線から供給され
る走査信号に応答して導通し、対応信号線から供給され
る階調電圧を駆動素子のゲートに印加する。駆動素子は
この階調電圧に応じた駆動電流を有機ＥＬ素子に供給す
る。
示装置が軽量、薄型、高輝度という特徴を持つことから
携帯用情報機器のモニタディスプレイとして注目されて
いる。典型的な有機ＥＬ表示装置は、マトリクス状に配
列される複数の表示画素により画像を表示するように構
成される。この有機ＥＬ表示装置では、複数の走査線が
これら表示画素の行に沿って配置され、複数の信号線が
これら表示画素の列に沿って配置され、複数の画素スイ
ッチがこれら走査線および信号線の交差位置近傍に配置
される。各表示画素は有機ＥＬ素子、一対の電源端子間
でこの有機ＥＬ素子に直列に接続される駆動素子、およ
びこの駆動素子のゲート電圧を保持する容量素子により
構成される。各画素スイッチは対応走査線から供給され
る走査信号に応答して導通し、対応信号線から供給され
る階調電圧を駆動素子のゲートに印加する。駆動素子は
この階調電圧に応じた駆動電流を有機ＥＬ素子に供給す
る。
【０００３】有機ＥＬ素子は赤、緑、または青の蛍光性
有機化合物を含む薄膜である発光層をカソード電極およ
びアノード電極間に挟持した構造を有し、発光層に電子
および正孔を注入しこれらを再結合させることにより励
起子を生成させ、この励起子の失活時に生じる光放出に
より発光する。アノード電極はＩＴＯ等で構成される透
明電極であり、カソード電極はアルミニウム等の金属で
構成される反射電極である。この構成により、有機ＥＬ
素子は１０Ｖ以下の印加電圧でも１００〜１０００００
ｃd／ｍ２程度の輝度を得ることができる。
有機化合物を含む薄膜である発光層をカソード電極およ
びアノード電極間に挟持した構造を有し、発光層に電子
および正孔を注入しこれらを再結合させることにより励
起子を生成させ、この励起子の失活時に生じる光放出に
より発光する。アノード電極はＩＴＯ等で構成される透
明電極であり、カソード電極はアルミニウム等の金属で
構成される反射電極である。この構成により、有機ＥＬ
素子は１０Ｖ以下の印加電圧でも１００〜１０００００
ｃd／ｍ２程度の輝度を得ることができる。
【０００４】
【発明が解決しようとする課題】ところで、一般に各表
示画素に割り当てられた画素スイッチがオフすると、対
応駆動素子のゲートが電気的にフローティング状態とな
る。このため、隣接する信号線への階調電圧の書込みに
より、信号線同士の容量結合により隣接信号線の電位変
動の影響を受けやすい。例えば複数の信号線を所定数ず
つ区分した複数の信号線ブロックを並列的に駆動し、各
信号線ブロックを構成する所定数の信号線の駆動順序を
一定にすると、表示ムラが発生することが確認されてい
る。
示画素に割り当てられた画素スイッチがオフすると、対
応駆動素子のゲートが電気的にフローティング状態とな
る。このため、隣接する信号線への階調電圧の書込みに
より、信号線同士の容量結合により隣接信号線の電位変
動の影響を受けやすい。例えば複数の信号線を所定数ず
つ区分した複数の信号線ブロックを並列的に駆動し、各
信号線ブロックを構成する所定数の信号線の駆動順序を
一定にすると、表示ムラが発生することが確認されてい
る。
【０００５】本発明の目的は、表示ムラを低減して表示
品質を向上させることが可能な表示装置を提供すること
にある。
品質を向上させることが可能な表示装置を提供すること
にある。
【０００６】
【課題を解決するための手段】本発明の一観点によれ
ば、略マトリクス状に配置される複数の表示画素と、複
数の表示画素の行に沿って配置される複数の走査線と、
複数の表示画素の列に沿って配置される複数の信号線
と、複数の走査線および複数の信号線の交差位置近傍に
配置され各々対応走査線を介して駆動されたときに対応
信号線を対応表示画素に電気的に接続する複数の画素ス
イッチと、複数の走査線および複数の信号線を駆動する
駆動回路とを備え、駆動回路は複数の信号線を所定数ず
つ区分した複数の信号線ブロックを並列的に駆動する信
号線ドライバを含み、信号線ドライバは奇数番目の信号
線ブロックおよび偶数番目の信号線ブロック相互間にお
いて逆の順序で所定数の信号線を順次駆動するように構
成される表示装置が提供される。
ば、略マトリクス状に配置される複数の表示画素と、複
数の表示画素の行に沿って配置される複数の走査線と、
複数の表示画素の列に沿って配置される複数の信号線
と、複数の走査線および複数の信号線の交差位置近傍に
配置され各々対応走査線を介して駆動されたときに対応
信号線を対応表示画素に電気的に接続する複数の画素ス
イッチと、複数の走査線および複数の信号線を駆動する
駆動回路とを備え、駆動回路は複数の信号線を所定数ず
つ区分した複数の信号線ブロックを並列的に駆動する信
号線ドライバを含み、信号線ドライバは奇数番目の信号
線ブロックおよび偶数番目の信号線ブロック相互間にお
いて逆の順序で所定数の信号線を順次駆動するように構
成される表示装置が提供される。
【０００７】この表示装置では、信号線ドライバが奇数
番目の信号線ブロックおよび偶数番目の信号線ブロック
相互間において逆の順序で所定数の信号線を順次駆動す
る。複数の信号線が上述のような順序で駆動された場
合、各行の表示画素において隣接信号線の電位変動の影
響を複数回受ける表示画素が無くなる。これは所定数の
信号線が奇数番目の信号線ブロックおよび偶数番目の信
号線ブロック間において同じ順序で駆動される場合より
も隣接信号線の電位変動に起因する表示ムラを低減し、
表示品質を向上させることができる。
番目の信号線ブロックおよび偶数番目の信号線ブロック
相互間において逆の順序で所定数の信号線を順次駆動す
る。複数の信号線が上述のような順序で駆動された場
合、各行の表示画素において隣接信号線の電位変動の影
響を複数回受ける表示画素が無くなる。これは所定数の
信号線が奇数番目の信号線ブロックおよび偶数番目の信
号線ブロック間において同じ順序で駆動される場合より
も隣接信号線の電位変動に起因する表示ムラを低減し、
表示品質を向上させることができる。
【０００８】
【発明の実施の形態】以下、本発明の第１実施形態に係
る有機ＥＬ表示装置について添付図面を参照して説明す
る。
る有機ＥＬ表示装置について添付図面を参照して説明す
る。
【０００９】図１はこの有機ＥＬ表示装置の構成を示
す。有機ＥＬ表示装置は外部回路に接続される有機ＥＬ
パネル１０を有する。この有機ＥＬパネル１０は、ガラ
ス等の絶縁基板上で表示部ＤＳを構成するように略マト
リクス状に配置される複数の表示画素ＰＸ、これら表示
画素ＰＸの行に沿って配置される複数の走査線１１、こ
れら表示画素ＰＸの列に沿って配置される複数の信号線
１２、これら走査線１１および信号線１２の交差位置近
傍にそれぞれ配置される複数の画素スイッチ１３、表示
部ＤＳの外側に配置され複数の走査線１１を駆動する走
査線ドライバ１４、および表示部ＤＳの外側に配置され
複数の信号線１２を駆動する信号線ドライバ１５を備え
る。各表示画素ＰＸは赤色（Ｒ）、緑色（Ｇ）、および
青色（Ｂ）のいずれかの発光色で発光する自己発光素子
として有機ＥＬ素子１６、一対の電源端子ＶＤＤ，ＶＳ
Ｓ間でこの有機ＥＬ素子１６に直列に接続され、例えば
Ｐチャネル薄膜トランジスタでなる駆動素子１７、およ
びこの駆動素子１７のゲート電圧を保持する容量素子１
８により構成される。電源端子ＶＤＤおよびＶＳＳは外
部電源電圧により例えば＋１２．５Ｖおよび０Ｖの電位
に設定される。行方向に並ぶ３列の表示画素ＰＸは赤色
（Ｒ）、緑色（Ｇ）、および青色（Ｂ）で発光する３種
の有機ＥＬ素子１６をそれぞれ用いて構成され、発光効
率および電流−輝度特性のような発光特性が発光色に依
存して互いに異なる。
す。有機ＥＬ表示装置は外部回路に接続される有機ＥＬ
パネル１０を有する。この有機ＥＬパネル１０は、ガラ
ス等の絶縁基板上で表示部ＤＳを構成するように略マト
リクス状に配置される複数の表示画素ＰＸ、これら表示
画素ＰＸの行に沿って配置される複数の走査線１１、こ
れら表示画素ＰＸの列に沿って配置される複数の信号線
１２、これら走査線１１および信号線１２の交差位置近
傍にそれぞれ配置される複数の画素スイッチ１３、表示
部ＤＳの外側に配置され複数の走査線１１を駆動する走
査線ドライバ１４、および表示部ＤＳの外側に配置され
複数の信号線１２を駆動する信号線ドライバ１５を備え
る。各表示画素ＰＸは赤色（Ｒ）、緑色（Ｇ）、および
青色（Ｂ）のいずれかの発光色で発光する自己発光素子
として有機ＥＬ素子１６、一対の電源端子ＶＤＤ，ＶＳ
Ｓ間でこの有機ＥＬ素子１６に直列に接続され、例えば
Ｐチャネル薄膜トランジスタでなる駆動素子１７、およ
びこの駆動素子１７のゲート電圧を保持する容量素子１
８により構成される。電源端子ＶＤＤおよびＶＳＳは外
部電源電圧により例えば＋１２．５Ｖおよび０Ｖの電位
に設定される。行方向に並ぶ３列の表示画素ＰＸは赤色
（Ｒ）、緑色（Ｇ）、および青色（Ｂ）で発光する３種
の有機ＥＬ素子１６をそれぞれ用いて構成され、発光効
率および電流−輝度特性のような発光特性が発光色に依
存して互いに異なる。
【００１０】各画素スイッチ１３は例えばＮチャネル薄
膜トランジスタにより構成され、対応走査線１１から供
給される走査信号により制御され、対応信号線１２に供
給される階調電圧を駆動素子１７のゲートに印加すると
共に、階調電圧を容量素子１８に書き込む。駆動素子１
７はこの階調電圧に応じた駆動電流Ｉdを有機ＥＬ素子
１６に供給する。有機ＥＬ素子１６は蛍光性有機化合物
を含む薄膜である発光層をカソード電極およびアノード
電極間に挟持した構造を有し、発光層に電子および正孔
を注入しこれらを再結合させることにより励起子を生成
させ、この励起子の失活時に生じる光放出により発光す
る。ここで、例えば画素スイッチ１３を構成するＮチャ
ネル薄膜トランジスタおよび駆動素子１７を構成するＰ
チャネル薄膜トランジスタは、その半導体層に多結晶シ
リコン膜を用いて構成されている。また、走査線ドライ
バ１４および信号線ドライバ１５は、画素スイッチ１３
および駆動素子１７と同一工程で形成される多結晶シリ
コン膜を用いたＮチャネル薄膜トランジスタあるいはＰ
チャネル薄膜トランジスタにより構成され、同一絶縁基
板上に一体的に形成される。
膜トランジスタにより構成され、対応走査線１１から供
給される走査信号により制御され、対応信号線１２に供
給される階調電圧を駆動素子１７のゲートに印加すると
共に、階調電圧を容量素子１８に書き込む。駆動素子１
７はこの階調電圧に応じた駆動電流Ｉdを有機ＥＬ素子
１６に供給する。有機ＥＬ素子１６は蛍光性有機化合物
を含む薄膜である発光層をカソード電極およびアノード
電極間に挟持した構造を有し、発光層に電子および正孔
を注入しこれらを再結合させることにより励起子を生成
させ、この励起子の失活時に生じる光放出により発光す
る。ここで、例えば画素スイッチ１３を構成するＮチャ
ネル薄膜トランジスタおよび駆動素子１７を構成するＰ
チャネル薄膜トランジスタは、その半導体層に多結晶シ
リコン膜を用いて構成されている。また、走査線ドライ
バ１４および信号線ドライバ１５は、画素スイッチ１３
および駆動素子１７と同一工程で形成される多結晶シリ
コン膜を用いたＮチャネル薄膜トランジスタあるいはＰ
チャネル薄膜トランジスタにより構成され、同一絶縁基
板上に一体的に形成される。
【００１１】走査線ドライバ１４は外部回路から供給さ
れる垂直走査制御信号を受け取り、この垂直走査制御信
号の制御により１フレーム期間（１Ｆ）において順次複
数の走査線１１に走査信号を供給する。すなわち、各走
査線１１は互いに異なる１水平走査期間（１Ｈ）におい
て走査信号により駆動される。信号線ドライバ１５は外
部回路から供給されるデジタル映像信号および水平走査
制御信号を受け取り、この水平走査制御信号の制御によ
り各水平走査期間においてデジタル映像信号の階調デー
タを順次階調電圧に変換し、これら階調電圧を複数の信
号線１２に出力する。
れる垂直走査制御信号を受け取り、この垂直走査制御信
号の制御により１フレーム期間（１Ｆ）において順次複
数の走査線１１に走査信号を供給する。すなわち、各走
査線１１は互いに異なる１水平走査期間（１Ｈ）におい
て走査信号により駆動される。信号線ドライバ１５は外
部回路から供給されるデジタル映像信号および水平走査
制御信号を受け取り、この水平走査制御信号の制御によ
り各水平走査期間においてデジタル映像信号の階調デー
タを順次階調電圧に変換し、これら階調電圧を複数の信
号線１２に出力する。
【００１２】各行の画素スイッチ１３は対応走査線１１
から供給される走査信号により１水平走査期間だけ導通
し、走査信号が再び１フレーム期間後に供給されるまで
非導通となる。１行分の駆動素子１７はこれら画素スイ
ッチ１３の導通により複数の信号線１２から供給される
階調電圧に対応した駆動電流Ｉdを有機ＥＬ素子１６に
それぞれ供給する。この階調電圧は容量素子１８に書き
込まれ、映像信号の更新周期である１フレーム期間（１
Ｆ）毎に更新される。
から供給される走査信号により１水平走査期間だけ導通
し、走査信号が再び１フレーム期間後に供給されるまで
非導通となる。１行分の駆動素子１７はこれら画素スイ
ッチ１３の導通により複数の信号線１２から供給される
階調電圧に対応した駆動電流Ｉdを有機ＥＬ素子１６に
それぞれ供給する。この階調電圧は容量素子１８に書き
込まれ、映像信号の更新周期である１フレーム期間（１
Ｆ）毎に更新される。
【００１３】図２は信号線ドライバ１５の構成をさらに
詳細に示す。信号線ドライバ１５は複数の信号線１２を
行方向において各々３のｎ倍(n:自然数)の所定数、例え
ば６本（n=2）毎に区分して得られる複数の信号線ブロ
ックに対応する複数の信号線１２をそれぞれ駆動可能に
構成される。すなわち、信号線ドライバ１５は、３種の
有機ＥＬ素子１６の発光特性にそれぞれ割り当てられる
３つ階調基準電圧群を発生する基準電圧発生部２０、奇
数番目の信号線ブロックおよび偶数番目の信号線ブロッ
クに対して供給されるデジタル形式の階調データＤＡＴ
Ａ１およびＤＡＴＡ２をそれぞれアナログ形式に変換
し、階調電圧として信号線切換回路２３Ｂを介して対応
する信号線１２に出力する変換出力部２１、および基準
電圧発生部２０により発生される３つの階調基準電圧群
の各々を選択し、対応する階調基準電圧群を変換出力部
２１のＤ／Ａ変換器２４Ｃに出力する基準電圧群切換回
路２３Ａと、変換出力部２１から出力される階調電圧を
対応する信号線ブロックの信号線に振り分ける信号線切
換回路２３Ｂを含む。
詳細に示す。信号線ドライバ１５は複数の信号線１２を
行方向において各々３のｎ倍(n:自然数)の所定数、例え
ば６本（n=2）毎に区分して得られる複数の信号線ブロ
ックに対応する複数の信号線１２をそれぞれ駆動可能に
構成される。すなわち、信号線ドライバ１５は、３種の
有機ＥＬ素子１６の発光特性にそれぞれ割り当てられる
３つ階調基準電圧群を発生する基準電圧発生部２０、奇
数番目の信号線ブロックおよび偶数番目の信号線ブロッ
クに対して供給されるデジタル形式の階調データＤＡＴ
Ａ１およびＤＡＴＡ２をそれぞれアナログ形式に変換
し、階調電圧として信号線切換回路２３Ｂを介して対応
する信号線１２に出力する変換出力部２１、および基準
電圧発生部２０により発生される３つの階調基準電圧群
の各々を選択し、対応する階調基準電圧群を変換出力部
２１のＤ／Ａ変換器２４Ｃに出力する基準電圧群切換回
路２３Ａと、変換出力部２１から出力される階調電圧を
対応する信号線ブロックの信号線に振り分ける信号線切
換回路２３Ｂを含む。
【００１４】基準電圧発生部２０は赤、緑および青用の
階調基準電圧群をそれぞれ発生する電圧発生器２０Ｒ，
２０Ｇ，２０Ｂを有する。電圧発生器２０Ｒは基準電源
端子ＶＲＬおよびＶＲＨ間に供給される赤用電源電圧を
階調データＤＡＴＡ１およびＤＡＴＡ２の階調数ｍに対
応して抵抗分割することにより赤用階調基準電圧群、す
なわちｍ個の基準電圧ＶＲ１〜ＶＲｍを発生する分圧回
路である。電圧発生器２０Ｇは基準電源端子ＶＧＬおよ
びＶＧＨ間に供給される緑用電源電圧を階調データＤＡ
ＴＡ１およびＤＡＴＡ２の階調数ｍに対応して抵抗分割
することにより緑用階調基準電圧群、すなわちｍ個の基
準電圧ＶＧ１〜ＶＧｍを発生する分圧回路である。基準
電圧発生器２０Ｂは基準電源端子ＶＢＬおよびＶＢＨ間
に供給される青用電源電圧を階調データＤＡＴＡ１およ
びＤＡＴＡ２の階調数ｍに対応して抵抗分割することに
より青用階調基準電圧群、すなわちｍ個の基準電圧ＶＢ
１〜ＶＢｍを発生する分圧回路である。ここで、赤、緑
および青用の階調基準電圧群の基準電圧はそれぞれ有機
ＥＬ素子１６間のホワイトバランスおよび階調の乱れを
解消するガンマ補正を行うように選定される。
階調基準電圧群をそれぞれ発生する電圧発生器２０Ｒ，
２０Ｇ，２０Ｂを有する。電圧発生器２０Ｒは基準電源
端子ＶＲＬおよびＶＲＨ間に供給される赤用電源電圧を
階調データＤＡＴＡ１およびＤＡＴＡ２の階調数ｍに対
応して抵抗分割することにより赤用階調基準電圧群、す
なわちｍ個の基準電圧ＶＲ１〜ＶＲｍを発生する分圧回
路である。電圧発生器２０Ｇは基準電源端子ＶＧＬおよ
びＶＧＨ間に供給される緑用電源電圧を階調データＤＡ
ＴＡ１およびＤＡＴＡ２の階調数ｍに対応して抵抗分割
することにより緑用階調基準電圧群、すなわちｍ個の基
準電圧ＶＧ１〜ＶＧｍを発生する分圧回路である。基準
電圧発生器２０Ｂは基準電源端子ＶＢＬおよびＶＢＨ間
に供給される青用電源電圧を階調データＤＡＴＡ１およ
びＤＡＴＡ２の階調数ｍに対応して抵抗分割することに
より青用階調基準電圧群、すなわちｍ個の基準電圧ＶＢ
１〜ＶＢｍを発生する分圧回路である。ここで、赤、緑
および青用の階調基準電圧群の基準電圧はそれぞれ有機
ＥＬ素子１６間のホワイトバランスおよび階調の乱れを
解消するガンマ補正を行うように選定される。
【００１５】基準電圧群切換回路２３Ａは選択的に高レ
ベルに設定される切換制御信号ＶＣＯＮＴ１、ＶＣＯＮ
Ｔ２、およびＶＣＯＮＴ３の制御によりこれら電圧発生
器２０Ｒ，２０Ｇ，２０Ｂからの赤、緑、および青用階
調基準電圧群を切り換える。基準電圧群切換回路２３Ａ
は複数の信号線ブロックにそれぞれ割り当てられるスイ
ッチ群ＳＳ１，ＳＳ２，…を有する。これらスイッチ群
ＳＳ１，ＳＳ３，ＳＳ５，…は奇数番目の信号線ブロッ
クに割り当てられ、切換制御信号ＶＣＯＮＴ１が高レベ
ルであるときに基準電圧ＶＲ１〜ＶＲｍを選択するｍ個
のスイッチ、切換制御信号ＶＣＯＮＴ２が高レベルであ
るときに基準電圧ＶＧ１〜ＶＧｍを選択するｍ個のスイ
ッチ、および切換制御信号ＶＣＯＮＴ３が高レベルであ
るときに基準電圧ＶＢ１〜ＶＢｍを選択するｍ個のスイ
ッチを含み、赤、緑および青用の階調基準電圧群の各々
を奇数番目の信号線ブロックに割り当てられた対応Ｄ／
Ａ変換器２４Ｃに供給する。また、スイッチ群ＳＳ２，
ＳＳ４，ＳＳ６，…は偶数番目の信号線ブロックに割り
当てられ、切換制御信号ＶＣＯＮＴ１が高レベルである
ときに基準電圧ＶＢ１〜ＶＢｍを選択するｍ個のスイッ
チ、切換制御信号ＶＣＯＮＴ２が高レベルであるときに
基準電圧ＶＧ１〜ＶＧｍを選択するｍ個のスイッチ、お
よび切換制御信号ＶＣＯＮＴ３が高レベルであるときに
基準電圧ＶＲ１〜ＶＲｍを選択するｍ個のスイッチを含
み、赤、緑および青用の階調基準電圧群の各々を変換出
力部２１の対応Ｄ／Ａ変換器２４Ｃに供給する。すなわ
ち、スイッチ群ＳＳ１，ＳＳ３，ＳＳ５，…とスイッチ
群ＳＳ２，ＳＳ４，ＳＳ６，…とは互いに逆相となるよ
うに赤、緑および青用の階調基準電圧群を切り換える。
ベルに設定される切換制御信号ＶＣＯＮＴ１、ＶＣＯＮ
Ｔ２、およびＶＣＯＮＴ３の制御によりこれら電圧発生
器２０Ｒ，２０Ｇ，２０Ｂからの赤、緑、および青用階
調基準電圧群を切り換える。基準電圧群切換回路２３Ａ
は複数の信号線ブロックにそれぞれ割り当てられるスイ
ッチ群ＳＳ１，ＳＳ２，…を有する。これらスイッチ群
ＳＳ１，ＳＳ３，ＳＳ５，…は奇数番目の信号線ブロッ
クに割り当てられ、切換制御信号ＶＣＯＮＴ１が高レベ
ルであるときに基準電圧ＶＲ１〜ＶＲｍを選択するｍ個
のスイッチ、切換制御信号ＶＣＯＮＴ２が高レベルであ
るときに基準電圧ＶＧ１〜ＶＧｍを選択するｍ個のスイ
ッチ、および切換制御信号ＶＣＯＮＴ３が高レベルであ
るときに基準電圧ＶＢ１〜ＶＢｍを選択するｍ個のスイ
ッチを含み、赤、緑および青用の階調基準電圧群の各々
を奇数番目の信号線ブロックに割り当てられた対応Ｄ／
Ａ変換器２４Ｃに供給する。また、スイッチ群ＳＳ２，
ＳＳ４，ＳＳ６，…は偶数番目の信号線ブロックに割り
当てられ、切換制御信号ＶＣＯＮＴ１が高レベルである
ときに基準電圧ＶＢ１〜ＶＢｍを選択するｍ個のスイッ
チ、切換制御信号ＶＣＯＮＴ２が高レベルであるときに
基準電圧ＶＧ１〜ＶＧｍを選択するｍ個のスイッチ、お
よび切換制御信号ＶＣＯＮＴ３が高レベルであるときに
基準電圧ＶＲ１〜ＶＲｍを選択するｍ個のスイッチを含
み、赤、緑および青用の階調基準電圧群の各々を変換出
力部２１の対応Ｄ／Ａ変換器２４Ｃに供給する。すなわ
ち、スイッチ群ＳＳ１，ＳＳ３，ＳＳ５，…とスイッチ
群ＳＳ２，ＳＳ４，ＳＳ６，…とは互いに逆相となるよ
うに赤、緑および青用の階調基準電圧群を切り換える。
【００１６】変換出力部２１は複数の信号線ブロックに
それぞれ割り当てられる複数のＤ／Ａ変換器２４Ｃおよ
びこれらＤ／Ａ変換器２４Ｃにそれぞれ接続される複数
の出力回路２５を含む。
それぞれ割り当てられる複数のＤ／Ａ変換器２４Ｃおよ
びこれらＤ／Ａ変換器２４Ｃにそれぞれ接続される複数
の出力回路２５を含む。
【００１７】シフトレジスタ２４Ａは複数のフリップフ
ロップを直列接続した構造で、各段のフリップフロップ
の出力に同期してデジタル映像信号をラッチ回路２４Ｂ
に順次出力するもので、このデジタル映像信号はラッチ
回路２４Ｂを介して階調データとしてＤ／Ａ変換器２４
Ｃに一斉に出力される。
ロップを直列接続した構造で、各段のフリップフロップ
の出力に同期してデジタル映像信号をラッチ回路２４Ｂ
に順次出力するもので、このデジタル映像信号はラッチ
回路２４Ｂを介して階調データとしてＤ／Ａ変換器２４
Ｃに一斉に出力される。
【００１８】例えば赤の表示画素ＰＸに対する階調デー
タＤＡＴＡ１が最初の奇数番目の変換回路２４に供給さ
れる場合、Ｄ／Ａ変換器２４Ｃは切換回路２３Ａのスイ
ッチ群ＳＳ１により選択される赤用階調基準電圧群を参
照して階調データＤＡＴＡ１を階調電圧に変換する。同
様に緑の表示画素ＰＸに対する階調データＤＡＴＡ１が
供給される場合、Ｄ／Ａ変換器２４Ｃは切換回路２３Ａ
のスイッチ群ＳＳ１により選択される緑用階調基準電圧
群を参照して階調データＤＡＴＡ１を階調電圧に変換す
る。さらに、同様に青の表示画素ＰＸに対する階調デー
タＤＡＴＡ１が供給される場合、Ｄ／Ａ変換器２４Ｃは
切換回路２３Ａのスイッチ群ＳＳ１により選択される青
用階調基準電圧群を参照して階調データＤＡＴＡ１を階
調電圧に変換する。各出力回路２５は対応信号線ブロッ
クの表示画素に対してＤ／Ａ変換器２４Ｃから得られる
階調電圧をそれぞれ所定割合で増幅して出力するアンプ
である。
タＤＡＴＡ１が最初の奇数番目の変換回路２４に供給さ
れる場合、Ｄ／Ａ変換器２４Ｃは切換回路２３Ａのスイ
ッチ群ＳＳ１により選択される赤用階調基準電圧群を参
照して階調データＤＡＴＡ１を階調電圧に変換する。同
様に緑の表示画素ＰＸに対する階調データＤＡＴＡ１が
供給される場合、Ｄ／Ａ変換器２４Ｃは切換回路２３Ａ
のスイッチ群ＳＳ１により選択される緑用階調基準電圧
群を参照して階調データＤＡＴＡ１を階調電圧に変換す
る。さらに、同様に青の表示画素ＰＸに対する階調デー
タＤＡＴＡ１が供給される場合、Ｄ／Ａ変換器２４Ｃは
切換回路２３Ａのスイッチ群ＳＳ１により選択される青
用階調基準電圧群を参照して階調データＤＡＴＡ１を階
調電圧に変換する。各出力回路２５は対応信号線ブロッ
クの表示画素に対してＤ／Ａ変換器２４Ｃから得られる
階調電圧をそれぞれ所定割合で増幅して出力するアンプ
である。
【００１９】信号線切換回路２３Ｂは切換制御信号ＶＣ
ＯＮＴ１、ＶＣＯＮＴ２、およびＶＣＯＮＴ３に同期し
て選択的に高レベルに設定される切換制御信号ＡＳＷ
１，ＡＳＷ２，ＡＳＷ３並びに切換制御信号ＡＳＷ４，
ＡＳＷ５，ＡＳＷ６の制御により各出力回路２５に対し
て６本の対応信号線１２を切り換える。信号線切換回路
２３Ｂは複数の信号線ブロックにそれぞれ割り当てられ
るスイッチ群ＤＤ１，ＤＤ２，…を有する。
ＯＮＴ１、ＶＣＯＮＴ２、およびＶＣＯＮＴ３に同期し
て選択的に高レベルに設定される切換制御信号ＡＳＷ
１，ＡＳＷ２，ＡＳＷ３並びに切換制御信号ＡＳＷ４，
ＡＳＷ５，ＡＳＷ６の制御により各出力回路２５に対し
て６本の対応信号線１２を切り換える。信号線切換回路
２３Ｂは複数の信号線ブロックにそれぞれ割り当てられ
るスイッチ群ＤＤ１，ＤＤ２，…を有する。
【００２０】スイッチ群ＤＤ１，ＤＤ３，ＤＤ５，…は
奇数番目の信号線ブロックにそれぞれ割り当てられ、各
々切換制御信号ＡＳＷ１が高レベルであるときに出力回
路２５に対して赤画素用の対応信号線１２を選択するス
イッチ、切換制御信号ＡＳＷ２が高レベルであるときに
出力回路２５に対して緑画素用の対応信号線１２を選択
するのスイッチ、および切換制御信号ＡＳＷ３が高レベ
ルであるときに出力回路２５に対して青画素用の対応信
号線１２を選択するスイッチ、切換制御信号ＡＳＷ４が
高レベルであるときに出力回路２５に対して赤画素用の
対応信号線１２を選択するスイッチ、切換制御信号ＡＳ
Ｗ５が高レベルであるときに出力回路２５に対して緑画
素用の対応信号線１２を選択するのスイッチ、および切
換制御信号ＡＳＷ６が高レベルであるときに出力回路２
５に対して青画素用の対応信号線１２を選択するスイッ
チを含む。
奇数番目の信号線ブロックにそれぞれ割り当てられ、各
々切換制御信号ＡＳＷ１が高レベルであるときに出力回
路２５に対して赤画素用の対応信号線１２を選択するス
イッチ、切換制御信号ＡＳＷ２が高レベルであるときに
出力回路２５に対して緑画素用の対応信号線１２を選択
するのスイッチ、および切換制御信号ＡＳＷ３が高レベ
ルであるときに出力回路２５に対して青画素用の対応信
号線１２を選択するスイッチ、切換制御信号ＡＳＷ４が
高レベルであるときに出力回路２５に対して赤画素用の
対応信号線１２を選択するスイッチ、切換制御信号ＡＳ
Ｗ５が高レベルであるときに出力回路２５に対して緑画
素用の対応信号線１２を選択するのスイッチ、および切
換制御信号ＡＳＷ６が高レベルであるときに出力回路２
５に対して青画素用の対応信号線１２を選択するスイッ
チを含む。
【００２１】スイッチ群ＤＤ２，ＤＤ４，ＤＤ６，…は
偶数番目の信号線ブロックにそれぞれ割り当てられ、各
々切換制御信号ＡＳＷ１が高レベルであるときに出力回
路２５に対して青画素用の対応信号線１２を選択するス
イッチ、切換制御信号ＡＳＷ２が高レベルであるときに
出力回路２５に対して緑画素用の対応信号線１２を選択
するのスイッチ、および切換制御信号ＡＳＷ３が高レベ
ルであるときに出力回路２５に対して赤画素用の対応信
号線１２を選択するスイッチ、切換制御信号ＡＳＷ４が
高レベルであるときに出力回路２５に対して青画素用の
対応信号線１２を選択するスイッチ、切換制御信号ＡＳ
Ｗ５が高レベルであるときに出力回路２５に対して緑画
素用の対応信号線１２を選択するのスイッチ、および切
換制御信号ＡＳＷ６が高レベルであるときに出力回路２
５に対して赤画素用の対応信号線１２を選択するスイッ
チを含む。
偶数番目の信号線ブロックにそれぞれ割り当てられ、各
々切換制御信号ＡＳＷ１が高レベルであるときに出力回
路２５に対して青画素用の対応信号線１２を選択するス
イッチ、切換制御信号ＡＳＷ２が高レベルであるときに
出力回路２５に対して緑画素用の対応信号線１２を選択
するのスイッチ、および切換制御信号ＡＳＷ３が高レベ
ルであるときに出力回路２５に対して赤画素用の対応信
号線１２を選択するスイッチ、切換制御信号ＡＳＷ４が
高レベルであるときに出力回路２５に対して青画素用の
対応信号線１２を選択するスイッチ、切換制御信号ＡＳ
Ｗ５が高レベルであるときに出力回路２５に対して緑画
素用の対応信号線１２を選択するのスイッチ、および切
換制御信号ＡＳＷ６が高レベルであるときに出力回路２
５に対して赤画素用の対応信号線１２を選択するスイッ
チを含む。
【００２２】各スイッチ群ＤＤ１，ＤＤ２，…は出力回
路２５から得られた赤用の階調電圧を赤画素用の対応信
号線１２に供給し、出力回路２５から得られた緑用の階
調電圧を緑画素用の対応信号線１２に供給し、さらに出
力回路２５から得られた青用の階調電圧をそれぞれ青画
素用の対応信号線１２に供給する。すなわち、スイッチ
群ＤＤ１，ＤＤ３，ＤＤ５，…とスイッチ群ＤＤ２，Ｄ
Ｄ４，ＤＤ６，…とは互いに逆相となるように赤、緑お
よび青画素用の信号線１２をそれぞれ切り換える。
路２５から得られた赤用の階調電圧を赤画素用の対応信
号線１２に供給し、出力回路２５から得られた緑用の階
調電圧を緑画素用の対応信号線１２に供給し、さらに出
力回路２５から得られた青用の階調電圧をそれぞれ青画
素用の対応信号線１２に供給する。すなわち、スイッチ
群ＤＤ１，ＤＤ３，ＤＤ５，…とスイッチ群ＤＤ２，Ｄ
Ｄ４，ＤＤ６，…とは互いに逆相となるように赤、緑お
よび青画素用の信号線１２をそれぞれ切り換える。
【００２３】図３は信号線ドライバ１５の動作を示す。
この信号線ドライバ１５では、赤画素、緑画素、および
青画素用の階調データＤＡＴＡ１，ＤＡＴＡ２，…が各
水平走査期間毎にデジタル映像信号として奇数番目およ
び偶数番目の信号線ブロックに対して順次供給される。
具体的には、赤画素Ｒ１用、緑画素Ｇ１用、青画素Ｂ１
用、赤画素Ｒ２用、緑画素Ｇ２用、および青画素Ｂ２用
の階調データＤＡＴＡ１が水平走査期間から水平ブラン
キング期間を除いた水平表示期間を６分割した期間Ｔ
１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６でそれぞれ供給され
る。また、これと並行して、青画素Ｂ４用、緑画素Ｇ４
用、赤画素Ｒ４用、青画素Ｂ３用、緑画素Ｇ３用、赤画
素Ｒ３用の階調データＤＡＴＡ２が期間Ｔ１，Ｔ２，Ｔ
３，Ｔ４，Ｔ５，Ｔ６でそれぞれ供給される。
この信号線ドライバ１５では、赤画素、緑画素、および
青画素用の階調データＤＡＴＡ１，ＤＡＴＡ２，…が各
水平走査期間毎にデジタル映像信号として奇数番目およ
び偶数番目の信号線ブロックに対して順次供給される。
具体的には、赤画素Ｒ１用、緑画素Ｇ１用、青画素Ｂ１
用、赤画素Ｒ２用、緑画素Ｇ２用、および青画素Ｂ２用
の階調データＤＡＴＡ１が水平走査期間から水平ブラン
キング期間を除いた水平表示期間を６分割した期間Ｔ
１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６でそれぞれ供給され
る。また、これと並行して、青画素Ｂ４用、緑画素Ｇ４
用、赤画素Ｒ４用、青画素Ｂ３用、緑画素Ｇ３用、赤画
素Ｒ３用の階調データＤＡＴＡ２が期間Ｔ１，Ｔ２，Ｔ
３，Ｔ４，Ｔ５，Ｔ６でそれぞれ供給される。
【００２４】例えば最初の奇数信号線ブロック用変換回
路２４では、ラッチ回路２４Ｂが赤画素Ｒ１用の階調デ
ータＤＡＴＡ１を期間Ｔ１でラッチし、ロード信号ＬＯ
ＡＤに応答して期間Ｔ２でＤ／Ａ変換器２４Ｃに供給す
る。期間Ｔ２では、切換制御信号ＶＣＯＮＴ１およびＡ
ＳＷ１が高レベルに維持される。これにより、Ｄ／Ａ変
換器２４Ｃは電圧発生器２０Ｒからの階調基準電圧群を
参照して赤画素Ｒ１用の階調データＤＡＴＡ１を階調電
圧に変換し、出力回路２５に供給する。この階調電圧は
信号線ブロックにおいて赤画素Ｒ１用の対応信号線１２
に供給される。さらにこの期間Ｔ２では、ラッチ回路２
４Ｂが緑画素Ｇ１用の階調データＤＡＴＡ１をラッチ
し、ロード信号ＬＯＡＤに応答して期間Ｔ３にＤ／Ａ変
換器２４Ｃに供給する。期間Ｔ３では、切換制御信号Ｖ
ＣＯＮＴ２およびＡＳＷ２が高レベルに維持される。こ
れにより、Ｄ／Ａ変換器２４Ｃが電圧発生器２０Ｇから
の階調基準電圧群を参照して緑画素Ｇ１用の階調データ
ＤＡＴＡ１を階調電圧に変換し、出力回路２５に供給す
る。この階調電圧は信号線ブロックにおいて緑素Ｇ１用
の対応信号線１２に供給される。さらに期間Ｔ３では、
ラッチ回路２４Ｂが青画素Ｂ１用の階調データＤＡＴＡ
１をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ４
でＤ／Ａ変換器２４Ｃに供給する。期間Ｔ４では、切換
制御信号ＶＣＯＮＴ３およびＡＳＷ３が高レベルに維持
される。これにより、Ｄ／Ａ変換器２４Ｃが電圧発生器
２０Ｂからの階調基準電圧群を参照して青画素Ｂ１用の
階調データＤＡＴＡ１を階調電圧に変換し、出力回路２
５に供給する。この階調電圧は信号線ブロックにおいて
青画素Ｂ１用の対応信号線１２に供給される。さらにこ
の期間Ｔ４では、ラッチ回路２４Ｂが赤画素Ｒ２用の階
調データＤＡＴＡ１をラッチし、ロード信号ＬＯＡＤに
応答して期間Ｔ５にＤ／Ａ変換器２４Ｃに供給する。こ
の期間Ｔ５では、切換制御信号ＶＣＯＮＴ１およびＡＳ
Ｗ４が高レベルに維持される。これにより、Ｄ／Ａ変換
器２４Ｃは電圧発生器２０Ｒからの階調基準電圧群を参
照して赤画素Ｒ２用の階調データＤＡＴＡ１を階調電圧
に変換し、出力回路２５に供給する。この階調電圧は信
号線ブロックにおいて赤画素Ｒ２用の対応信号線１２に
供給される。さらにこの期間Ｔ５では、ラッチ回路２４
Ｂが緑画素Ｇ２用の階調データＤＡＴＡ１をラッチし、
ロード信号ＬＯＡＤに応答して期間Ｔ６にＤ／Ａ変換器
２４Ｃに供給する。期間Ｔ６では、切換制御信号ＶＣＯ
ＮＴ２およびＡＳＷ５が高レベルに維持される。これに
より、Ｄ／Ａ変換器２４Ｃが電圧発生器２０Ｇからの階
調基準電圧群を参照して緑画素Ｇ２用の階調データＤＡ
ＴＡ１を階調電圧に変換し、出力回路２５に供給する。
この階調電圧は信号線ブロックにおいて緑素Ｇ２用の対
応信号線１２に供給される。さらに期間Ｔ６では、ラッ
チ回路２４Ｂが青画素Ｂ２用の階調データＤＡＴＡ１を
ラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ７でＤ
／Ａ変換器２４Ｃに供給する。期間Ｔ７では、切換制御
信号ＶＣＯＮＴ３およびＡＳＷ６が高レベルに維持され
る。これにより、Ｄ／Ａ変換器２４Ｃが電圧発生器２０
Ｂからの階調基準電圧群を参照して青画素Ｂ２用の階調
データＤＡＴＡ１を階調電圧に変換し、出力回路２５に
供給する。この階調電圧は信号線ブロックにおいて青画
素Ｂ２用の対応信号線１２に供給される。
路２４では、ラッチ回路２４Ｂが赤画素Ｒ１用の階調デ
ータＤＡＴＡ１を期間Ｔ１でラッチし、ロード信号ＬＯ
ＡＤに応答して期間Ｔ２でＤ／Ａ変換器２４Ｃに供給す
る。期間Ｔ２では、切換制御信号ＶＣＯＮＴ１およびＡ
ＳＷ１が高レベルに維持される。これにより、Ｄ／Ａ変
換器２４Ｃは電圧発生器２０Ｒからの階調基準電圧群を
参照して赤画素Ｒ１用の階調データＤＡＴＡ１を階調電
圧に変換し、出力回路２５に供給する。この階調電圧は
信号線ブロックにおいて赤画素Ｒ１用の対応信号線１２
に供給される。さらにこの期間Ｔ２では、ラッチ回路２
４Ｂが緑画素Ｇ１用の階調データＤＡＴＡ１をラッチ
し、ロード信号ＬＯＡＤに応答して期間Ｔ３にＤ／Ａ変
換器２４Ｃに供給する。期間Ｔ３では、切換制御信号Ｖ
ＣＯＮＴ２およびＡＳＷ２が高レベルに維持される。こ
れにより、Ｄ／Ａ変換器２４Ｃが電圧発生器２０Ｇから
の階調基準電圧群を参照して緑画素Ｇ１用の階調データ
ＤＡＴＡ１を階調電圧に変換し、出力回路２５に供給す
る。この階調電圧は信号線ブロックにおいて緑素Ｇ１用
の対応信号線１２に供給される。さらに期間Ｔ３では、
ラッチ回路２４Ｂが青画素Ｂ１用の階調データＤＡＴＡ
１をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ４
でＤ／Ａ変換器２４Ｃに供給する。期間Ｔ４では、切換
制御信号ＶＣＯＮＴ３およびＡＳＷ３が高レベルに維持
される。これにより、Ｄ／Ａ変換器２４Ｃが電圧発生器
２０Ｂからの階調基準電圧群を参照して青画素Ｂ１用の
階調データＤＡＴＡ１を階調電圧に変換し、出力回路２
５に供給する。この階調電圧は信号線ブロックにおいて
青画素Ｂ１用の対応信号線１２に供給される。さらにこ
の期間Ｔ４では、ラッチ回路２４Ｂが赤画素Ｒ２用の階
調データＤＡＴＡ１をラッチし、ロード信号ＬＯＡＤに
応答して期間Ｔ５にＤ／Ａ変換器２４Ｃに供給する。こ
の期間Ｔ５では、切換制御信号ＶＣＯＮＴ１およびＡＳ
Ｗ４が高レベルに維持される。これにより、Ｄ／Ａ変換
器２４Ｃは電圧発生器２０Ｒからの階調基準電圧群を参
照して赤画素Ｒ２用の階調データＤＡＴＡ１を階調電圧
に変換し、出力回路２５に供給する。この階調電圧は信
号線ブロックにおいて赤画素Ｒ２用の対応信号線１２に
供給される。さらにこの期間Ｔ５では、ラッチ回路２４
Ｂが緑画素Ｇ２用の階調データＤＡＴＡ１をラッチし、
ロード信号ＬＯＡＤに応答して期間Ｔ６にＤ／Ａ変換器
２４Ｃに供給する。期間Ｔ６では、切換制御信号ＶＣＯ
ＮＴ２およびＡＳＷ５が高レベルに維持される。これに
より、Ｄ／Ａ変換器２４Ｃが電圧発生器２０Ｇからの階
調基準電圧群を参照して緑画素Ｇ２用の階調データＤＡ
ＴＡ１を階調電圧に変換し、出力回路２５に供給する。
この階調電圧は信号線ブロックにおいて緑素Ｇ２用の対
応信号線１２に供給される。さらに期間Ｔ６では、ラッ
チ回路２４Ｂが青画素Ｂ２用の階調データＤＡＴＡ１を
ラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ７でＤ
／Ａ変換器２４Ｃに供給する。期間Ｔ７では、切換制御
信号ＶＣＯＮＴ３およびＡＳＷ６が高レベルに維持され
る。これにより、Ｄ／Ａ変換器２４Ｃが電圧発生器２０
Ｂからの階調基準電圧群を参照して青画素Ｂ２用の階調
データＤＡＴＡ１を階調電圧に変換し、出力回路２５に
供給する。この階調電圧は信号線ブロックにおいて青画
素Ｂ２用の対応信号線１２に供給される。
【００２５】他方、例えば最初の偶数信号線ブロック用
変換回路２４では、ラッチ回路２４Ｂが青画素Ｂ４用の
階調データＤＡＴＡ２を期間Ｔ１でラッチし、ロード信
号ＬＯＡＤに応答して期間Ｔ２でＤ／Ａ変換器２４Ｃに
供給する。期間Ｔ２では、切換制御信号ＶＣＯＮＴ１お
よびＡＳＷ１が高レベルに維持される。これにより、Ｄ
／Ａ変換器２４Ｃは電圧発生器２０Ｂからの階調基準電
圧群を参照して青画素Ｂ４用の階調データＤＡＴＡ２を
階調電圧に変換し、出力回路２５に供給する。この階調
電圧は信号線ブロックにおいて青画素Ｂ４用の対応信号
線１２に供給される。さらにこの期間Ｔ２では、ラッチ
回路２４Ｂが緑画素Ｇ４用の階調データＤＡＴＡ２をラ
ッチし、ロード信号ＬＯＡＤに応答して期間Ｔ３にＤ／
Ａ変換器２４Ｃに供給する。期間Ｔ３では、切換制御信
号ＶＣＯＮＴ２およびＡＳＷ２が高レベルに維持され
る。これにより、Ｄ／Ａ変換器２４Ｃが電圧発生器２０
Ｇからの階調基準電圧群を参照して緑画素Ｇ４用の階調
データＤＡＴＡ２を階調電圧に変換し、出力回路２５に
供給する。この階調電圧は信号線ブロックにおいて緑画
素Ｇ４用の対応信号線１２に供給される。さらに期間Ｔ
３では、ラッチ回路２４Ｂが赤画素Ｒ４用の階調データ
ＤＡＴＡ２をラッチし、ロード信号ＬＯＡＤに応答して
期間Ｔ４でＤ／Ａ変換器２４Ｃに供給する。期間Ｔ４で
は、切換制御信号ＶＣＯＮＴ３およびＡＳＷ３が高レベ
ルに維持される。これにより、Ｄ／Ａ変換器２４Ｃが電
圧発生器２０Ｒからの階調基準電圧群を参照して赤画素
Ｒ４用の階調データＤＡＴＡ２を階調電圧に変換し、出
力回路２５に供給する。この階調電圧は信号線ブロック
において赤画素Ｒ４用の対応信号線１２に供給される。
さらにこの期間Ｔ４では、ラッチ回路２４Ｂが青画素Ｂ
３用の階調データＤＡＴＡ２をラッチし、ロード信号Ｌ
ＯＡＤに応答して期間Ｔ５でＤ／Ａ変換器２４Ｃに供給
する。期間Ｔ５では、切換制御信号ＶＣＯＮＴ１および
ＡＳＷ４が高レベルに維持される。これにより、Ｄ／Ａ
変換器２４Ｃは電圧発生器２０Ｂからの階調基準電圧群
を参照して青画素Ｂ３用の階調データＤＡＴＡ２を階調
電圧に変換し、出力回路２５に供給する。この階調電圧
は信号線ブロックにおいて青画素Ｂ３用の対応信号線１
２に供給される。さらにこの期間Ｔ５では、ラッチ回路
２４Ｂが緑画素Ｇ３用の階調データＤＡＴＡ２をラッチ
し、ロード信号ＬＯＡＤに応答して期間Ｔ６にＤ／Ａ変
換器２４Ｃに供給する。期間Ｔ６では、切換制御信号Ｖ
ＣＯＮＴ２およびＡＳＷ５が高レベルに維持される。こ
れにより、Ｄ／Ａ変換器２４Ｃが電圧発生器２０Ｇから
の階調基準電圧群を参照して緑画素Ｇ３用の階調データ
ＤＡＴＡ２を階調電圧に変換し、出力回路２５に供給す
る。この階調電圧は信号線ブロックにおいて緑画素Ｇ３
用の対応信号線１２に供給される。さらに期間Ｔ６で
は、ラッチ回路２４Ｂが赤画素Ｒ３用の階調データＤＡ
ＴＡ２をラッチし、ロード信号ＬＯＡＤに応答して期間
Ｔ７でＤ／Ａ変換器２４Ｃに供給する。期間Ｔ７では、
切換制御信号ＶＣＯＮＴ３およびＡＳＷ６が高レベルに
維持される。これにより、Ｄ／Ａ変換器２４Ｃが電圧発
生器２０Ｒからの階調基準電圧群を参照して赤画素Ｒ３
用の階調データＤＡＴＡ２を階調電圧に変換し、出力回
路２５に供給する。この階調電圧は信号線ブロックにお
いて赤画素Ｒ３用の対応信号線１２に供給される。
変換回路２４では、ラッチ回路２４Ｂが青画素Ｂ４用の
階調データＤＡＴＡ２を期間Ｔ１でラッチし、ロード信
号ＬＯＡＤに応答して期間Ｔ２でＤ／Ａ変換器２４Ｃに
供給する。期間Ｔ２では、切換制御信号ＶＣＯＮＴ１お
よびＡＳＷ１が高レベルに維持される。これにより、Ｄ
／Ａ変換器２４Ｃは電圧発生器２０Ｂからの階調基準電
圧群を参照して青画素Ｂ４用の階調データＤＡＴＡ２を
階調電圧に変換し、出力回路２５に供給する。この階調
電圧は信号線ブロックにおいて青画素Ｂ４用の対応信号
線１２に供給される。さらにこの期間Ｔ２では、ラッチ
回路２４Ｂが緑画素Ｇ４用の階調データＤＡＴＡ２をラ
ッチし、ロード信号ＬＯＡＤに応答して期間Ｔ３にＤ／
Ａ変換器２４Ｃに供給する。期間Ｔ３では、切換制御信
号ＶＣＯＮＴ２およびＡＳＷ２が高レベルに維持され
る。これにより、Ｄ／Ａ変換器２４Ｃが電圧発生器２０
Ｇからの階調基準電圧群を参照して緑画素Ｇ４用の階調
データＤＡＴＡ２を階調電圧に変換し、出力回路２５に
供給する。この階調電圧は信号線ブロックにおいて緑画
素Ｇ４用の対応信号線１２に供給される。さらに期間Ｔ
３では、ラッチ回路２４Ｂが赤画素Ｒ４用の階調データ
ＤＡＴＡ２をラッチし、ロード信号ＬＯＡＤに応答して
期間Ｔ４でＤ／Ａ変換器２４Ｃに供給する。期間Ｔ４で
は、切換制御信号ＶＣＯＮＴ３およびＡＳＷ３が高レベ
ルに維持される。これにより、Ｄ／Ａ変換器２４Ｃが電
圧発生器２０Ｒからの階調基準電圧群を参照して赤画素
Ｒ４用の階調データＤＡＴＡ２を階調電圧に変換し、出
力回路２５に供給する。この階調電圧は信号線ブロック
において赤画素Ｒ４用の対応信号線１２に供給される。
さらにこの期間Ｔ４では、ラッチ回路２４Ｂが青画素Ｂ
３用の階調データＤＡＴＡ２をラッチし、ロード信号Ｌ
ＯＡＤに応答して期間Ｔ５でＤ／Ａ変換器２４Ｃに供給
する。期間Ｔ５では、切換制御信号ＶＣＯＮＴ１および
ＡＳＷ４が高レベルに維持される。これにより、Ｄ／Ａ
変換器２４Ｃは電圧発生器２０Ｂからの階調基準電圧群
を参照して青画素Ｂ３用の階調データＤＡＴＡ２を階調
電圧に変換し、出力回路２５に供給する。この階調電圧
は信号線ブロックにおいて青画素Ｂ３用の対応信号線１
２に供給される。さらにこの期間Ｔ５では、ラッチ回路
２４Ｂが緑画素Ｇ３用の階調データＤＡＴＡ２をラッチ
し、ロード信号ＬＯＡＤに応答して期間Ｔ６にＤ／Ａ変
換器２４Ｃに供給する。期間Ｔ６では、切換制御信号Ｖ
ＣＯＮＴ２およびＡＳＷ５が高レベルに維持される。こ
れにより、Ｄ／Ａ変換器２４Ｃが電圧発生器２０Ｇから
の階調基準電圧群を参照して緑画素Ｇ３用の階調データ
ＤＡＴＡ２を階調電圧に変換し、出力回路２５に供給す
る。この階調電圧は信号線ブロックにおいて緑画素Ｇ３
用の対応信号線１２に供給される。さらに期間Ｔ６で
は、ラッチ回路２４Ｂが赤画素Ｒ３用の階調データＤＡ
ＴＡ２をラッチし、ロード信号ＬＯＡＤに応答して期間
Ｔ７でＤ／Ａ変換器２４Ｃに供給する。期間Ｔ７では、
切換制御信号ＶＣＯＮＴ３およびＡＳＷ６が高レベルに
維持される。これにより、Ｄ／Ａ変換器２４Ｃが電圧発
生器２０Ｒからの階調基準電圧群を参照して赤画素Ｒ３
用の階調データＤＡＴＡ２を階調電圧に変換し、出力回
路２５に供給する。この階調電圧は信号線ブロックにお
いて赤画素Ｒ３用の対応信号線１２に供給される。
【００２６】このように１水平走査期間で複数の信号線
１２が駆動されると、後続の１水平走査期間毎に階調デ
ータ、階調基準電圧群の選択順序、信号線選択順序がそ
れぞれ逆にされ上述の動作が繰り返され、１画面の表示
が行われる。さらに次のフレーム期間（垂直走査期間）
についても１水平走査期間毎に階調データ、階調基準電
圧群の選択順序、信号線選択順序が各水平走査期間毎に
それぞれ逆に設定される。
１２が駆動されると、後続の１水平走査期間毎に階調デ
ータ、階調基準電圧群の選択順序、信号線選択順序がそ
れぞれ逆にされ上述の動作が繰り返され、１画面の表示
が行われる。さらに次のフレーム期間（垂直走査期間）
についても１水平走査期間毎に階調データ、階調基準電
圧群の選択順序、信号線選択順序が各水平走査期間毎に
それぞれ逆に設定される。
【００２７】もし、赤画素用、緑画素用、および青画素
用信号線１２が水平走査期間毎に図４の（ａ）に示すよ
うな順序で駆動されると、最初に駆動される赤画素Ｒ
３，Ｒ５，Ｒ７，…用信号線１２は２回、最後に駆動さ
れる青画素Ｂ２，Ｂ４，Ｂ６，…緑画素用信号線１２は
２回、これらの間に駆動され画素用信号線は１回という
回数だけ隣接信号線１２に設定される階調電圧の影響を
受けて本来の階調電圧を維持できなくなる。すなわち、
複数の信号線１２が上述の順序で駆動されると、これら
信号線１２の電位が不均一に変動し易い。この電位変動
を全体的に低減するためには、例えば図４の（ｂ）から
（ｇ）に示すような順序でこれら信号線１２を駆動する
ことが好ましい。上述の実施形態では、複数の信号線１
２が図４の（ｇ）に示すように最も電位変動の影響を低
減可能な順序で駆動される。例えば図４の（ｂ）または
（ｃ）に示すように１垂直走査期間毎または１水平走査
期間毎に駆動順序を逆にしない場合でも、電位変動の影
響を２回受けるような画素を無くすことができる。
用信号線１２が水平走査期間毎に図４の（ａ）に示すよ
うな順序で駆動されると、最初に駆動される赤画素Ｒ
３，Ｒ５，Ｒ７，…用信号線１２は２回、最後に駆動さ
れる青画素Ｂ２，Ｂ４，Ｂ６，…緑画素用信号線１２は
２回、これらの間に駆動され画素用信号線は１回という
回数だけ隣接信号線１２に設定される階調電圧の影響を
受けて本来の階調電圧を維持できなくなる。すなわち、
複数の信号線１２が上述の順序で駆動されると、これら
信号線１２の電位が不均一に変動し易い。この電位変動
を全体的に低減するためには、例えば図４の（ｂ）から
（ｇ）に示すような順序でこれら信号線１２を駆動する
ことが好ましい。上述の実施形態では、複数の信号線１
２が図４の（ｇ）に示すように最も電位変動の影響を低
減可能な順序で駆動される。例えば図４の（ｂ）または
（ｃ）に示すように１垂直走査期間毎または１水平走査
期間毎に駆動順序を逆にしない場合でも、電位変動の影
響を２回受けるような画素を無くすことができる。
【００２８】尚、切換制御信号ＶＣＯＮＴ１およびＡＳ
Ｗ１、切換制御信号ＶＣＯＮＴ２およびＡＳＷ２、切換
制御信号ＶＣＯＮＴ３およびＡＳＷ３、切換制御信号Ｖ
ＣＯＮＴ１およびＡＳＷ４、切換制御信号ＶＣＯＮＴ２
およびＡＳＷ５、切換制御信号ＶＣＯＮＴ３およびＡＳ
Ｗ６の立ち上げタイミングは信号線１２が図４の（ｂ）
〜（ｇ）に示す順序のいずれかで駆動されるように設定
されてもよい。
Ｗ１、切換制御信号ＶＣＯＮＴ２およびＡＳＷ２、切換
制御信号ＶＣＯＮＴ３およびＡＳＷ３、切換制御信号Ｖ
ＣＯＮＴ１およびＡＳＷ４、切換制御信号ＶＣＯＮＴ２
およびＡＳＷ５、切換制御信号ＶＣＯＮＴ３およびＡＳ
Ｗ６の立ち上げタイミングは信号線１２が図４の（ｂ）
〜（ｇ）に示す順序のいずれかで駆動されるように設定
されてもよい。
【００２９】上述の第１実施形態の有機ＥＬ表示装置で
は、１水平走査期間に複数の信号線１２を駆動する際、
信号線の駆動順序を最適化することによりフローティン
グ状態による電位変化の回数を減らし、またこれら信号
線１２の駆動順序を一定垂直走査期間毎および一定の水
平走査期間毎の少なくとも一方で変化させることによ
り、階調電圧が変動する画素を時間的あるいは空間的に
分散させることができる。
は、１水平走査期間に複数の信号線１２を駆動する際、
信号線の駆動順序を最適化することによりフローティン
グ状態による電位変化の回数を減らし、またこれら信号
線１２の駆動順序を一定垂直走査期間毎および一定の水
平走査期間毎の少なくとも一方で変化させることによ
り、階調電圧が変動する画素を時間的あるいは空間的に
分散させることができる。
【００３０】尚、本発明は上述の実施形態に限定され
ず、その要旨を逸脱しない範囲で様々に変形可能であ
る。例えば、上述の実施形態では、各表示画素ＰＸが有
機ＥＬ素子１６を含む有機ＥＬ表示素子に本発明を適用
したが、例えば各表示画素ＰＸが液晶素子を含む液晶表
示装置に本発明を適用することもできる。また、上述の
実施形態では、信号線ドライバを画素スイッチ等の形成
される絶縁基板と同一基板上に形成する場合について説
明したが、これに限定されず、一部を外部回路基板上に
形成し、一部をこの絶縁基板上に形成してもよく、また
TCP（tape carrierpackage）として形成してもよい。
ず、その要旨を逸脱しない範囲で様々に変形可能であ
る。例えば、上述の実施形態では、各表示画素ＰＸが有
機ＥＬ素子１６を含む有機ＥＬ表示素子に本発明を適用
したが、例えば各表示画素ＰＸが液晶素子を含む液晶表
示装置に本発明を適用することもできる。また、上述の
実施形態では、信号線ドライバを画素スイッチ等の形成
される絶縁基板と同一基板上に形成する場合について説
明したが、これに限定されず、一部を外部回路基板上に
形成し、一部をこの絶縁基板上に形成してもよく、また
TCP（tape carrierpackage）として形成してもよい。
【００３１】
【発明の効果】以上のように本発明によれば、表示ムラ
を低減して表示品質を向上させることが可能な表示装置
を提供することができる。
を低減して表示品質を向上させることが可能な表示装置
を提供することができる。
【図１】本発明の第１実施形態に係る有機ＥＬ表示装置
の構成を概略的に示す回路図である。
の構成を概略的に示す回路図である。
【図２】図１に示す信号線ドライバの構成を示す回路図
である。
である。
【図３】図２に示す信号線ドライバの動作を示すタイム
チャートである。
チャートである。
【図４】赤画素、緑画素、および青画素が隣接信号線の
電位変動により影響される回数と信号線の駆動順序との
関係を説明するための図である。
電位変動により影響される回数と信号線の駆動順序との
関係を説明するための図である。
【符号の説明】
ＰＸ…表示画素
ＤＳ…表示部
１０…表示パネル
１３…画素スイッチ
１４…走査線ドライバ
１５…信号線ドライバ
１６…有機ＥＬ素子
２０…基準電圧発生部
２１…変換出力部
２３Ａ…基準電圧群切換回路
２３Ｂ…信号線切換回路
２４…変換回路
２４Ａ…シフトレジスタ
２４Ｂ…ラッチ回路
２４Ｃ…Ｄ／Ａ変換器
２５…出力回路
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/36 Ｇ０９Ｇ 3/36
Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ
Ｆターム(参考） 2H093 NA16 NC12 NC22 NC26 NC34
ND01
3K007 AB17 EB00 GA04
5C006 AF43 AF83 BB14 BB16 BC12
BC23 BF04 BF24 FA22
5C080 AA06 AA10 BB06 DD05 EE29
FF11 JJ02 JJ04
Claims (7)
- 【請求項１】 略マトリクス状に配置される複数の表示
画素と、前記複数の表示画素の行に沿って配置される複
数の走査線と、前記複数の表示画素の列に沿って配置さ
れる複数の信号線と、前記複数の走査線および前記複数
の信号線の交差位置近傍に配置され各々対応走査線を介
して駆動されたときに対応信号線を対応表示画素に電気
的に接続する複数の画素スイッチと、前記複数の走査線
および前記複数の信号線を駆動する駆動回路とを備え、
前記駆動回路は前記複数の信号線を所定数ずつ区分した
複数の信号線ブロックを並列的に駆動する信号線ドライ
バを含み、前記信号線ドライバは奇数番目の信号線ブロ
ックおよび偶数番目の信号線ブロック相互間において逆
の順序で前記所定数の信号線を順次駆動するように構成
されることを特徴とする表示装置。 - 【請求項２】 前記信号線ドライバは奇数番目の信号線
ブロックを構成する所定数の信号線を順次選択する第１
選択部および偶数番目の信号線ブロックを構成する所定
数の信号線を第１選択部とは逆の順序で選択する第２選
択部を含むことを特徴とする請求項１に記載の表示装
置。 - 【請求項３】 前記第１および第２選択部の選択順序は
一定水平走査期間毎に逆転されることを特徴とする請求
項２に記載の表示装置。 - 【請求項４】 前記第１および第２選択部の選択順序は
一定垂直走査期間毎に逆転されることを特徴とする請求
項２に記載の表示装置。 - 【請求項５】 前記第１および第２選択部の選択順序は
一定水平走査期間毎および一定垂直走査期間毎に逆転さ
れることを特徴とする請求項２に記載の表示装置。 - 【請求項６】 各表示画素は液晶素子を含むことを特徴
とする請求項１に記載の表示装置。 - 【請求項７】 各表示画素は有機ＥＬ素子を含むことを
特徴とする請求項１に記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001267519A JP2003076334A (ja) | 2001-09-04 | 2001-09-04 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001267519A JP2003076334A (ja) | 2001-09-04 | 2001-09-04 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003076334A true JP2003076334A (ja) | 2003-03-14 |
Family
ID=19093639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001267519A Pending JP2003076334A (ja) | 2001-09-04 | 2001-09-04 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003076334A (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003140614A (ja) * | 2001-11-08 | 2003-05-16 | Nec Corp | データ線駆動回路 |
| JP2004354625A (ja) * | 2003-05-28 | 2004-12-16 | Renesas Technology Corp | 自発光表示装置及び自発光表示用駆動回路 |
| JP2005266346A (ja) * | 2004-03-18 | 2005-09-29 | Seiko Epson Corp | 基準電圧発生回路、データドライバ、表示装置及び電子機器 |
| JP2005292387A (ja) * | 2004-03-31 | 2005-10-20 | Nec Electronics Corp | ディスプレイパネル駆動方法，ドライバ，及びディスプレイパネル駆動用プログラム |
| WO2006009038A1 (ja) * | 2004-07-21 | 2006-01-26 | Sharp Kabushiki Kaisha | アクティブマトリクス型表示装置およびそれに用いられる駆動制御回路 |
| JP2006293347A (ja) * | 2005-04-13 | 2006-10-26 | Samsung Sdi Co Ltd | 有機発光表示装置 |
| JP2006293363A (ja) * | 2005-04-13 | 2006-10-26 | Samsung Sdi Co Ltd | 有機発光表示装置 |
| JP2006322959A (ja) * | 2005-05-17 | 2006-11-30 | Sony Corp | 表示装置及び電子機器 |
| JP2007078797A (ja) * | 2005-09-12 | 2007-03-29 | Koninkl Philips Electronics Nv | 液晶表示装置 |
| WO2008026338A1 (fr) * | 2006-08-30 | 2008-03-06 | Sharp Kabushiki Kaisha | Dispositif d'affichage et son procédé de commande |
| JP2008102345A (ja) * | 2006-10-19 | 2008-05-01 | Nec Electronics Corp | 半導体集積回路装置 |
| JP2009110008A (ja) * | 2003-05-07 | 2009-05-21 | Toshiba Matsushita Display Technology Co Ltd | Ｅｌ表示装置 |
| CN102074188A (zh) * | 2009-11-24 | 2011-05-25 | 株式会社日立显示器 | 显示装置 |
| JP2011221255A (ja) * | 2010-04-08 | 2011-11-04 | Sony Corp | 表示装置、表示装置のレイアウト方法、及び、電子機器 |
| JP2012137783A (ja) * | 2012-03-30 | 2012-07-19 | Renesas Electronics Corp | 自発光表示用駆動回路 |
| JP2013200571A (ja) * | 2013-05-13 | 2013-10-03 | Japan Display Inc | 液晶表示装置、および半透過液晶表示装置 |
| JP2015114399A (ja) * | 2013-12-10 | 2015-06-22 | セイコーエプソン株式会社 | 駆動装置、電気光学装置及び電子機器 |
| JP2018200343A (ja) * | 2017-05-25 | 2018-12-20 | キヤノン株式会社 | 表示装置、電子機器および表示装置の駆動方法 |
| WO2021225064A1 (ja) * | 2020-05-07 | 2021-11-11 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置 |
-
2001
- 2001-09-04 JP JP2001267519A patent/JP2003076334A/ja active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003140614A (ja) * | 2001-11-08 | 2003-05-16 | Nec Corp | データ線駆動回路 |
| JP2009110008A (ja) * | 2003-05-07 | 2009-05-21 | Toshiba Matsushita Display Technology Co Ltd | Ｅｌ表示装置 |
| JP2004354625A (ja) * | 2003-05-28 | 2004-12-16 | Renesas Technology Corp | 自発光表示装置及び自発光表示用駆動回路 |
| JP2005266346A (ja) * | 2004-03-18 | 2005-09-29 | Seiko Epson Corp | 基準電圧発生回路、データドライバ、表示装置及び電子機器 |
| JP2005292387A (ja) * | 2004-03-31 | 2005-10-20 | Nec Electronics Corp | ディスプレイパネル駆動方法，ドライバ，及びディスプレイパネル駆動用プログラム |
| US8681081B2 (en) | 2004-07-21 | 2014-03-25 | Sharp Kabushiki Kaisha | Active matrix type display device and drive control circuit used in the same |
| WO2006009038A1 (ja) * | 2004-07-21 | 2006-01-26 | Sharp Kabushiki Kaisha | アクティブマトリクス型表示装置およびそれに用いられる駆動制御回路 |
| JP2006293347A (ja) * | 2005-04-13 | 2006-10-26 | Samsung Sdi Co Ltd | 有機発光表示装置 |
| JP2006293363A (ja) * | 2005-04-13 | 2006-10-26 | Samsung Sdi Co Ltd | 有機発光表示装置 |
| JP2006322959A (ja) * | 2005-05-17 | 2006-11-30 | Sony Corp | 表示装置及び電子機器 |
| JP2007078797A (ja) * | 2005-09-12 | 2007-03-29 | Koninkl Philips Electronics Nv | 液晶表示装置 |
| WO2008026338A1 (fr) * | 2006-08-30 | 2008-03-06 | Sharp Kabushiki Kaisha | Dispositif d'affichage et son procédé de commande |
| JP2008102345A (ja) * | 2006-10-19 | 2008-05-01 | Nec Electronics Corp | 半導体集積回路装置 |
| JP2011112728A (ja) * | 2009-11-24 | 2011-06-09 | Hitachi Displays Ltd | 表示装置 |
| CN102074188A (zh) * | 2009-11-24 | 2011-05-25 | 株式会社日立显示器 | 显示装置 |
| US9024978B2 (en) | 2009-11-24 | 2015-05-05 | Japan Display Inc. | Display device |
| JP2011221255A (ja) * | 2010-04-08 | 2011-11-04 | Sony Corp | 表示装置、表示装置のレイアウト方法、及び、電子機器 |
| US8823619B2 (en) | 2010-04-08 | 2014-09-02 | Sony Corporation | Display apparatus, layout method for a display apparatus and an electronic apparatus |
| JP2012137783A (ja) * | 2012-03-30 | 2012-07-19 | Renesas Electronics Corp | 自発光表示用駆動回路 |
| JP2013200571A (ja) * | 2013-05-13 | 2013-10-03 | Japan Display Inc | 液晶表示装置、および半透過液晶表示装置 |
| JP2015114399A (ja) * | 2013-12-10 | 2015-06-22 | セイコーエプソン株式会社 | 駆動装置、電気光学装置及び電子機器 |
| JP2018200343A (ja) * | 2017-05-25 | 2018-12-20 | キヤノン株式会社 | 表示装置、電子機器および表示装置の駆動方法 |
| WO2021225064A1 (ja) * | 2020-05-07 | 2021-11-11 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4191931B2 (ja) | 表示装置 | |
| US9336722B2 (en) | Organic light emitting display comprising a sink current generator that generates an initialization current corresponding to bit values of initialization data | |
| US7843442B2 (en) | Pixel and organic light emitting display using the pixel | |
| JP4850016B2 (ja) | 有機発光ダイオード表示装置及びその駆動方法 | |
| JP4535442B2 (ja) | データ集積回路およびこれを用いる発光表示装置とその駆動方法 | |
| JP2003076334A (ja) | 表示装置 | |
| US8558766B2 (en) | Organic light emitting display and method of driving the same | |
| US7193592B2 (en) | Display device | |
| KR100670129B1 (ko) | 화상 표시 장치 및 그 구동 방법 | |
| JP2010266848A (ja) | Ｅｌ表示装置及びその駆動方法 | |
| US8094097B2 (en) | Data line driving circuit, electro-optical device, data line driving method, and electronic apparatus | |
| JP2003228332A (ja) | 表示装置 | |
| JP4216558B2 (ja) | 表示装置およびその駆動方法 | |
| US20050140597A1 (en) | Flat panel display device and driving method thereof | |
| US20070236422A1 (en) | Display device and driving method of the same | |
| KR100600314B1 (ko) | 발광 표시 장치 및 그것의 데이터 구동 칩 | |
| JP2006113162A (ja) | 電気光学装置、これを駆動する回路および方法、ならびに電子機器 | |
| JP2003036054A (ja) | 表示装置 | |
| TWI253616B (en) | Active matrix type display apparatus | |
| JP4628688B2 (ja) | 表示装置およびその駆動回路 | |
| JP2002287682A (ja) | 表示パネルとその駆動方法 | |
| JP4742527B2 (ja) | 電気光学装置および電子機器 | |
| US11929026B2 (en) | Display device comprising pixel driving circuit | |
| KR20230054987A (ko) | 감마 전압 발생회로와 이를 포함한 표시장치 | |
| JP2002341826A (ja) | 表示装置 |