JP4447230B2 - 発光装置及びそれを用いた電子機器 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は発光装置の技術に関し、より詳しくは発光装置及びその駆動方法に関する。
【０００２】
【従来の技術】
近年、画像の表示を行う表示装置の開発が進められている。表示装置としては、液晶素子を用いて画像の表示を行う液晶表示装置が、高画質、薄型、軽量などの利点を活かして、携帯電話の表示画面やパソコンを使用するときの表示装置として幅広く用いられている。
【０００３】
一方、自発光素子である発光素子を用いた発光装置の開発も近年進められている。発光装置は、既存の液晶表示装置がもつ利点に加えて、動画表示に適した速い応答速度、低電圧、低消費電力駆動などの特徴を有しているため、新世代の携帯電話や携帯情報端末（ＰＤＡ）をはじめ、幅広い用途が見込まれ、次世代ディスプレイとして大きく注目されている。
【０００４】
発光素子は有機発光ダイオード(Organic Light Emitting Diode : OLED)とも称され、陽極と、陰極と、前記陽極と前記陰極との間に有機化合物層が挟まれた構造を有している。発光素子に流れる電流量と、発光素子の輝度は正比例の関係にあり、発光素子は有機化合物層に流れる電流量に応じた輝度で発光を行う。
【０００５】
発光装置において、時間階調方式を採用する場合がある（例えば、特許文献１参照。）。また、発光素子に逆方向バイアスを印加するものもある（例えば、特許文献２参照。）。
【０００６】
【特許文献１】
特開２００１-５４２６号公報
【特許文献２】
特開２００１-１４２４１３号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、発光素子は空気中の水分や酸素に弱く、有機化合物層の劣化によって生じる信頼性、耐熱安定性、耐久性などの低さが問題となっている。そこで、一定の期間ごとに発光時とは逆の極性の駆動電圧（逆バイアス電圧）を発光素子に印加することが提案されている。これは、逆の極性の駆動電圧を発光素子に印加すると、発光素子の電流−電圧特性の劣化が改善されるためである。
【０００８】
逆の極性の駆動電圧を発光素子に印加するためには、発光素子が有する第１又は第２の電極の電位を変えることが必要となる。そして、第１又は第２の電極の電位を変える最も簡単な方法は、発光素子の対向電位を変えることである。しかし、発光素子の対向電位は全画素で共通な配線に接続されている場合が多く、画素毎、又はライン毎に対向電位を変えることは出来なかった。つまり、発光素子の対向電位を変えたいときには、一度に全画素で行う以外に方法はなく、該対向電位を変えるタイミングは難しかった。従って、発光素子の対向電位を変えることで逆バイアスをかけようとすると、階調表示に影響を及ぼしていた。
【０００９】
また、発光素子を用いた発光装置に多階調の画像を表示するときの駆動方法としては、さまざまな方式があるが、そのうちの一つとして電圧入力方式がある。電圧入力方式とは、画素に入力するビデオ信号を駆動用素子のゲート電極に入力して、該駆動用素子を用いて発光素子の輝度を制御する方式を示す。
【００１０】
しかしながら、電圧入力方式の場合には、発光素子を駆動する半導体素子はオン電流が大きい多結晶半導体（ポリシリコン）により形成される。しかし、ポリシリコンにより形成されたポリシリコントランジスタは、結晶粒界における欠陥に起因して、その電気的特性にバラツキが生じやすいという問題点を有している。そして、画素を構成するトランジスタのしきい値やオン電流等の特性が画素ごとにばらつくと、同じビデオ信号を入力した場合にも、それに応じてトランジスタのドレイン電流の大きさが異なってくるため、発光素子の輝度がばらついてしまう。さらには、画面上の各画素の発光輝度が均一とならずムラが生じてしまう。
【００１１】
そこで本発明は、画素を構成するトランジスタの特性に左右されずに発光素子に流れる電流の大きさを制御することが出来る電流入力方式が適用される発光装置を提供することを課題とする。
【００１２】
また、階調表示に影響を及ぼさずに発光素子に逆方向バイアスを印加することで、電流-電圧特性の劣化を改善した発光装置を提供することを課題とする。
【００１３】
【課題を解決するための手段】
本発明は、逆バイアス電圧（逆方向バイアス）を発光素子に印加するために、新たに半導体素子を配置する。上記半導体素子とは、トランジスタ又はダイオードに相当する。そして、新たに配置した半導体素子を用いることで、画素毎又はライン毎などの任意の画素毎に逆バイアスを印加することが出来るようにする。
【００１４】
より具体的には、上記半導体素子が導通状態になると同時に、発光素子に逆バイアスが印加されるようにする。つまり上記半導体素子が導通状態になると、ある配線と発光素子とが電気的に接続される状態になるようにする。このとき、このある配線の電位を発光素子の対向電位よりも低くしておくことで、上記半導体素子が導通状態になると同時に、発光素子に逆バイアスが印加されるようにする。
【００１５】
逆方向バイアスを印加すると、発光素子は必然的に非発光となるが、上記構成を有する本発明は、全画素で一斉に逆方向バイアスを印加する必要がなく、任意の画素に任意のタイミングで逆方向バイアスを印加することができるため、階調表示に影響を及ぼすことはない。
【００１６】
また本発明は、発光素子に流れる電流量を制御することにより、トランジスタの特性に左右されない発光装置を提供する。より具体的には、画素内に電流源を配置しておき、前記電流源から供給される信号電流が発光素子に供給されるようにする。そうすることで、画素を構成するトランジスタの特性バラツキに左右されず、一定の値の信号電流を発光素子に供給することが出来る。
【００１７】
なお、前記電流源は、少なくとも１つのトランジスタと、前記トランジスタのゲート・ソース間電圧を保持する容量素子を含む。そして電流源は、トランジスタの特性バラツキの影響を受けずに、所定の信号電流を供給する。発光素子の輝度は、両電極間に流れる電流に比例するため、電流源を用いて所定の信号電流を供給し、該発光素子から所望の輝度を得ることが可能な本発明の構成は大変有効である。
【００１８】
また従来では、ビデオ信号の電圧をトランジスタのゲート電極に入力することで、発光素子に流れる電流量が決定されていた。しかし本発明では、画素に入力されるビデオ信号は、発光素子に電流を流す場合と、電流を流さない場合を選択するためだけに用いる。その結果、画素を構成するトランジスタの特性バラツキの影響を抑制することが出来る。
【００１９】
本発明の発光装置の具体的な構成は、入力されるビデオ信号の同期タイミングに対応する単位フレーム期間内に、複数のサブフレーム期間を設定する第１設定手段と、
前記ビデオ信号を保持する容量手段と、
前記サブフレーム期間毎に、前記ビデオ信号に応じて前記電流源から供給される所定の信号電流を前記発光素子に供給する駆動手段と、
前記フレーム期間の所定の期間に対し、前記発光素子の各々の発光期間が所定の発光期間に達したときに前記発光素子の各々の発光を停止せしめる消去手段と、
前記フレーム期間の所定の期間に対し、前記第１又は前記第２の電極の電位はそのままで、前記発光素子に逆バイアスの電圧が供給される第２設定手段とを有することを特徴とする。
【００２０】
なお、前記第１設定手段とは、画素へのビデオ信号の入力を制御する選択用トランジスタに相当する。また前記第１設定手段とは、前記画素を駆動する駆動回路、コントロール回路などにも相当する。さらに前記駆動手段とは、画素における駆動用トランジスタに相当する。前記駆動用トランジスタは、多くの場合においてそのソース端子又はドレイン端子が発光素子の第１又は第２の電極に直接接続されているトランジスタを指す。また前記消去手段とは、発光素子の発光を停止せしめる機能を有し、具体的には消去用トランジスタに相当する。そして発光素子の発光を停止せしめるためには、ビデオ信号を保持する容量素子の電荷を放電するため、消去用トランジスタのソース及びドレインは、容量素子の両電極間を挟んで接続している場合が多い。また第２設定手段とは、発光素子に逆バイアスを印加するときに導通状態になるトランジスタに相当する。
【００２１】
第２設定手段が導通状態になると、発光素子の第１及び第２の電極の一方の電極の電位はそのままで、他方の電極は逆バイアス用の配線に接続されて、その電位が変わる。そうすると、発光素子の両電極間には逆方向バイアスが印加される。なお、容量手段は、ビデオ信号を保持するものであり、明示的に設けられる必要はなく、充分な容量が得られるならば、寄生容量や駆動用トランジスタのゲート容量を用いてもよい。また、駆動用トランジスタは、単なるスイッチング機能を有するものであり、該駆動用トランジスタが導通状態になると、電流源から所定の信号電流が供給される。
【００２２】
ここで、本発明の発光装置の画素の概略について、図１（Ａ）（Ｂ）を用いて説明する。図１（Ａ）には、複数の画素を有する画素部において、ｉ列ｊ行目に配置された画素１０を示す。画素１０は、信号線（Ｓ_i）、電源線（Ｖ_i）、第１走査線（Ｇ_aj）、第２走査線（Ｇ_bj）、スイッチング機能を有する選択用スイッチ１１、消去用スイッチ１２、駆動用素子１３、放電用スイッチ１４、容量素子１５、発光素子１６、電流源１７を有する。
【００２３】
選択用スイッチ１１、消去用スイッチ１２、放電用スイッチ１４には、トランジスタなどのスイッチング機能を有する半導体素子が１個又は複数個用いることが好ましい。選択用スイッチ１１は第１走査線（Ｇ_aj）から与えられる信号によりオン又はオフが決定され、消去用スイッチ１２は第２走査線（Ｇ_bj）から与えられる信号によりオン又はオフが決定される。
【００２４】
放電用スイッチ１４のゲート電極は、ある配線から与えられる信号によりオン又はオフが決定される。また放電用スイッチ１４のソース電極はある配線に接続される。放電用スイッチ１４の詳しい接続は、実施の形態において後述する。
【００２５】
容量素子１５は、信号線（Ｓ_i）を介して画素１０に入力される信号を保持する。また容量素子１５は、駆動用素子１３のゲート・ソース間電圧の保持を行う。
【００２６】
そして本発明は、放電用スイッチ１４を用いて発光素子１６に逆バイアスの電圧を印加するタイミングを制御する。より詳しくは発光素子１６が発光していない期間に逆バイアスを印加できるように放電用スイッチ１４を用いて制御する。さらに本発明は、画素１０に電流源１７を設けることにより、所望の電流量を発光素子１６に流すことが出来るようにする。そして、画素１０を構成するトランジスタの特性バラツキの影響を抑制できるようにする。
【００２７】
図１（Ｂ）には、図１（Ａ）に示した画素１０とは異なる構成を有する画素１０を示す。画素１０は、信号線（Ｓ_i）、電源線（Ｖ_i）、第１走査線（Ｇ_aj）、第２走査線（Ｇ_bj）、スイッチング機能を有する選択用スイッチ２１、消去用スイッチ２２、駆動用素子２３、放電用ダイオード２４、容量素子２５、発光素子２６、電流源２７を有する。
【００２８】
選択用スイッチ２１、消去用スイッチ２２には、トランジスタなどのスイッチング機能を有する半導体素子が１個又は複数個用いることが好ましい。選択用スイッチ２１は第１走査線（Ｇ_aj）から与えられる信号によりオン又はオフが決定され、消去用スイッチ２２は第２走査線（Ｇ_bj）から与えられる信号によりオン又はオフが決定される。
【００２９】
放電用ダイオード２４の一方の端子は、ある配線に接続される。放電用ダイオード２４の詳しい接続は、実施の形態において後述する。なお放電用ダイオード２４としては、整流性を有する素子を用いればよい。例えばダイオードの他には、ゲート電極とドレイン電極とを接続したトランジスタが挙げられる。なお本明細書では、ゲート電極とドレイン電極とを接続したトランジスタをダイオード接続したトランジスタと称する。
【００３０】
容量素子２５は、信号線（Ｓ_i）を介して画素１０に入力される信号を保持する。また容量素子２５は、駆動用素子２３のゲート・ソース間電圧の保持を行う。
【００３１】
そして本発明は、放電用ダイオード２４を用いて発光素子２６に逆バイアスの電圧を印加するタイミングを制御する。より詳しくは発光素子２６が発光していない期間に逆バイアスを印加できるように放電用ダイオード２４を用いて制御する。さらに本発明は、画素１０に電流源２７を設けることにより、所望の電流量を発光素子２６に流すことが出来るようにする。そして、画素１０を構成するトランジスタの特性バラツキの影響を抑制できるようにする。
【００３２】
また、発光装置の駆動方式として、時間階調方式を採用した場合には、発光素子が発光していない期間に逆方向バイアスを印加することで、階調表示に全く影響を及ぼさずに、逆方向バイアスを印加することができる。
【００３３】
【発明の実施の形態】
（実施の形態１）
本発明の発光装置の画素の概略を図１（Ａ）（Ｂ）を用いて２種類上述したが、本実施の形態では、図１（Ａ）の具体的な画素の構成の例とその動作について図２、図４を用いて説明する。より詳しくは、図１（Ａ）に示した画素１０を構成する放電用トランジスタ１４のゲート電極の接続を工夫した場合について、図２、図４を用いて説明する。さらに、図２に示した画素１０のレイアウトについて図３を用いて説明する。
【００３４】
図２（Ａ）において、画素１０は、選択用トランジスタ３１、消去用トランジスタ３２、駆動用トランジスタ３３、放電用トランジスタ３４、容量素子３５、発光素子３６、電流源トランジスタ３７、設定用トランジスタ３８、設定用トランジスタ３９、容量素子４０を有する。また画素１０は、第１走査線（Ｇ_aj）〜第４走査線（Ｇ_dj）と、信号線（Ｓ_i）、電源線（Ｖ_i）、電流線（Ｃ_i）を有する。そして画素１０の周囲には、走査線駆動回路、信号線駆動回路、電流源、電源（全て図示せず）などが設けられている。そして、走査線駆動回路から第１走査線（Ｇ_aj）〜第４走査線（Ｇ_dj）を介して画素１０に信号が入力され、信号線駆動回路から信号線（Ｓ_i）を介して画素１０に信号が入力される。
【００３５】
選択用トランジスタ３１と容量素子３５は直列に接続され、信号線（Ｓ_i）と電源線（Ｖ_i）の間に配置されている。選択用トランジスタ３１のゲート電極は第１走査線（Ｇ_aj）に接続されている。以下、選択用トランジスタ３１は、トランジスタ３１と表記する。また消去用トランジスタ３２のゲート電極は第２走査線（Ｇ_bj）に接続され、ソース電極とドレイン電極は、容量素子３５の両電極間を介して接続されている。以下、消去用トランジスタ３２は、トランジスタ３２と表記する。なおトランジスタ３１、３２は単なるスイッチとして機能するので、導電型は特に限定されない。但しトランジスタ３２のゲート電極とトランジスタ３４のゲート電極は同じ走査線に接続される場合があるので、そのときには両トランジスタの導電型を同じにすることが好ましい。
【００３６】
放電用トランジスタ３４、駆動用トランジスタ３３、電流源トランジスタ３７は直列に接続されて、電源線（Ｖ_i）と第４走査線（Ｇ_dj）の間に配置されている。放電用トランジスタ３４のゲート電極は第２走査線（Ｇ_bj）に接続されている。駆動用トランジスタ３３のゲート電極は容量素子３５の一方の端子に接続され、電流源トランジスタ３７のゲート電極は容量素子４０の一方の端子に接続されている。以下、放電用トランジスタ３４はトランジスタ３４と表記し、駆動用トランジスタ３３はトランジスタ３３と表記し、電流源トランジスタ３７はトランジスタ３７と表記する。
【００３７】
設定用トランジスタ３８と設定用トランジスタ３９はゲート電極が共通で第３走査線（Ｇ_cj）に接続されている。設定用トランジスタ３８と容量素子４０は直列に接続され、電流線（Ｃ_i）と電源線（Ｖ_i）との間に配置されている。設定用トランジスタ３９と電流源トランジスタ３７は直列に接続され、電流線（Ｃ_i）と電源線（Ｖ_i）との間に配置されている。以下、設定用トランジスタ３８、３９は、トランジスタ３８、３９と表記する。そして、トランジスタ３８、３９の導電型は特に限定されないが、両トランジスタには同じ信号が入力されるので導電型は同じであることが必要である。なお、トランジスタ３７〜３９及び容量素子４０が図１（Ａ）に示した電流源１７に相当する。
【００３８】
なお図２では、容量素子４０の一方の電極はトランジスタ３７のゲート、他方の電極は電源線（Ｖｉ）に接続されている。しかし、容量素子の他方の電極は、一定の電位をもつ配線に接続されていればよく、例えば接地されていてもよい。
【００３９】
次いで、画素１０の動作について図２（Ａ）〜（Ｃ）を用いて説明する。
【００４０】
本実施の形態では、画素１０の動作を電流源が所望の電流を流すように設定する動作（以下、設定動作と称する）、発光素子３６が発光する動作（以下、発光動作と称する）、容量素子３５に保持された電荷を放電する動作（以下、消去動作と称する）及び発光素子３６に逆バイアスを印加する動作（以下、逆バイアス印加動作と称する）に分けて説明をする。そして本実施の形態では、設定動作を図２（Ａ）を用いて説明し、発光動作を図２（Ｂ）を用いて説明し、消去動作及び逆バイアス印加動作を図２（Ｃ）を用いて説明する。
【００４１】
まず電流源が所望の電流を流すように設定する動作について、図２（Ａ）を用いて説明する。はじめに、画素１０の周囲に設けられた走査線駆動回路（図示せず）から、ｊ行目の第３走査線（Ｇ_cj）に入力される信号によって、ｊ行目の第３走査線（Ｇ_cj）が選択される。そうすると、第３走査線（Ｇ_cj）からトランジスタ３８、３９のゲート電極にＨレベルの信号が入力される。そうすると、ｎチャネル型のトランジスタ３８、３９がオンとなる。このとき、第１走査線（Ｇ_aj）、第２走査線（Ｇ_bj）には信号が入力されず、トランジスタ３８、３９以外のトランジスタはオフを維持する。
【００４２】
トランジスタ３８、３９がオンした瞬間には、まだ容量素子４０には電荷が保持されていないため、トランジスタ３７はオフしている。このときは、画素１０の周囲に設けられた電源（図示せず）から電源線（Ｖ_i）を介して、容量素子４０及びトランジスタ３８のソース・ドレイン間を介して電流線（Ｃ_i）の方向に電流が流れている。
【００４３】
その後、徐々に容量素子４０に電荷が蓄積され、両電極間に電位差が生じ始める。容量素子４０の両電極の電位差がトランジスタ３７のしきい値電圧（Ｖ_th）以上になると、トランジスタ３７がオンする。そうすると、電源線（Ｖ_i）からトランジスタ３７、３９のソース・ドレイン間を介して電流線（Ｃｉ）の方向に電流が流れていく。
【００４４】
容量素子４０においては、その両電極の電位差、つまりトランジスタ３７のゲート・ソース間電圧が所望の電圧、つまりトランジスタ３７が所定の信号電流I_dataを流すことが出来るだけの電圧(Ｖ_gs)になるまで電荷の蓄積が続く。
【００４５】
そして、容量素子４０に対する電荷の蓄積が終了すると、トランジスタ３７は電流線（Ｃ_i）に流れている電流と等しい電流I_dataが流れるようになる。そうすると、画素１０に対する信号の書き込み動作が完了し、第３走査線（Ｇ_cj）の選択が終了して、トランジスタ３８、３９はオフする。
【００４６】
次いで、発光素子３６の発光動作に移る（図２（Ｂ））。画素１１の周囲に設けられた走査線駆動回路（図示せず）から、ｊ行目の第１走査線（Ｇ_aj）に入力される信号によって、ｊ行目の第１走査線（Ｇ_aj）が選択される。そして、第１走査線（Ｇ_aj）からトランジスタ３１のゲート電極にＨレベルの信号が入力される。そうすると、ｎチャネル型のトランジスタ３１がオンとなる。このとき、第２走査線（Ｇ_bj）、第３走査線（Ｇ_cj）には信号が入力されないので、トランジスタ３１以外のトランジスタはオフを維持する。そして同時に、画素１０の周囲に設けられた信号線駆動回路（図示せず）から、ｉ列目の信号線（Ｓ_i）を介して画素１０にビデオ信号が入力される。前記ビデオ信号は、容量素子３５に保持されて、容量素子３５の両電極間の電位差はトランジスタ３３のしきい値電圧（Ｖ_th）以上となると、トランジスタ３３はオンする。
【００４７】
このとき、容量素子４０には先ほど書き込んだ電荷が保持されているため、トランジスタ３７はオンしており、電源線（Ｖ_i）から信号電流Ｉ_dataに等しい電流が、トランジスタ３７のソース・ドレイン間、トランジスタ３３のソース・ドレイン間を流れていき、最後に発光素子３６に達する。その結果、発光素子３６には所望の電流である信号電流Ｉ_dataが流れる。なお、トランジスタ３７が飽和領域において動作するようにしておけば、トランジスタ３７のソース・ドレイン間電圧が変化したとしても、発光素子３６に流れる電流は変化することなく流れることが出来る。
【００４８】
続いて、画素１０の消去・逆バイアス印加動作に移る（図２（Ｃ））。画素１０の周囲に設けられた走査線駆動回路（図示せず）から、ｊ行目の第２走査線（Ｇ_bj）に入力される信号によって、ｊ行目の第２走査線（Ｇ_bj）が選択される。そして、第２走査線（Ｇ_bj）からトランジスタ３２、３４のゲート電極にＨレベルの信号が入力されて、トランジスタ３２、３４がオンになる。このとき、第１走査線（Ｇ_aj）、第３走査線（Ｇ_cj）には信号が入力されないので、トランジスタ３２、３４以外のトランジスタはオフを維持する。
【００４９】
トランジスタ３２がオンになると、容量素子３５に保持されていた電荷が放出されて、トランジスタ３３がオフになる。トランジスタ３３がオフになると、発光素子３６には電源線（Ｖ_i）から電流が供給されなくなるため、発光素子３６は発光しなくなる。このとき、第４走査線（Ｇ_dj）の電位は、発光素子３６の対向電極の電位よりも低いので、発光素子３６に逆バイアスを印加することが出来る。なお図２（Ｃ）において、発光素子３６からトランジスタ３４のソース・ドレイン間を介して第４走査線（Ｇ_dj）の方向に矢印が図示してある。これは、発光素子３６に逆バイアスを印加すると、実際には電流は流れないが、説明を分かりやすくするために点線で示したものである。
【００５０】
このようにして画素１０は、画素１０の周囲に設けられた駆動回路（図示せず）から与えられる信号によって、設定動作（図２（Ａ））と、発光素子３６が発光する動作（図２（Ｂ））、消去・逆バイアス印加動作（図２（Ｃ））を繰り返す。
【００５１】
なおデジタル駆動の場合には、容量素子４０に保持される電荷は常に同じなので、一旦容量素子４０に所定の電荷を設定したらその後はビデオ信号が入力される毎に設定動作を行う必要はない。つまり設定動作、発光動作、消去・逆バイアス印加動作のうち、一旦設定動作を行った後は、該設定動作を省略して発光動作、消去・逆バイアス印加動作を繰り返してもよい。しかし、容量素子４０に保持された電荷は時間の経過に伴って放電してしまう場合があるので、それを防ぐようなタイミングで容量素子４０に設定動作を行うことは必要である。
【００５２】
また図２に示した画素１０の場合には、消去動作と逆バイアス印加動作を同時に行っているが、本発明はこれに限定されず、消去動作と逆バイアス印加動作を別々に行ってもよい。そして逆バイアス印加動作は、ビデオ信号が入力される毎に行わなくてもよく、ある一定期間毎に行うようにしてもよい。
【００５３】
また、画素１０を構成するトランジスタ３４の接続の構成は、図２に示した構成に限定されない。例えば図４（Ａ）に示すように、トランジスタ３３のゲート電極にトランジスタ３４のゲート電極を接続してもよい。そうすると、画素１０の消去動作と逆バイアスを印加する動作を同時に行うことが出来る。但しこのときには、トランジスタ３３、３４が同時にオンにならないように、互いに導電型が異なるように設定することが必要である。これは、トランジスタ３３、３４が同時にオンになると、電源線（Ｖ_i）から発光素子３６に電流が供給されてしまい発光素子３６に上手く逆バイアスを印加することが出来なくなるからである。
【００５４】
また図４（Ｂ）に示すように、トランジスタ３４のゲート電極を第３走査線（Ｇ_cj）に接続して、ソース電極を第４走査線（Ｇ_dj）に接続してもよい。この場合には、画素１０の設定動作（図２（Ａ）に相当）と、画素１０の消去動作及び逆バイアスを印加する動作（図２（Ｃ）に相当）を同時に行うことが出来る。そのため、トランジスタ３４とトランジスタ３８、３９は同じ導電型であるように設定することが必要である。
【００５５】
なお、図４（Ａ）（Ｂ）に示した画素１０の動作は、図２を用いて説明した画素１０の動作に準ずるので、本実施の形態では省略する。
【００５６】
続いて、図２に示した画素１０を例に挙げて、そのレイアウト図の一例について図３を用いて説明する。
【００５７】
図２と図３（Ａ）の画素１０を構成する素子の符号は同じであるので、互いに参照するとよい。図３（Ａ）において、画素１０は、選択用トランジスタ３１、消去用トランジスタ３２、駆動用トランジスタ３３、放電用トランジスタ３４、容量素子３５、発光素子３６、電流源トランジスタ３７、設定用トランジスタ３８、設定用トランジスタ３９、容量素子４０を有する。また画素１０は、第１走査線（Ｇ_aj）〜第４走査線（Ｇ_dj）と、信号線（Ｓ_i）、電源線（Ｖ_i）、電流線（Ｃ_i）を有する。
【００５８】
そして、レイアウトした画素１０をそのまま回路図で示すと、図３（Ｂ）のように示すことが出来る。図３（Ｂ）から分かるように、トランジスタ３２、３４は同じ走査線に接続されているので、直線状に配置している。そして４１は画素電極であり、開口部に相当する。そしてその他のトランジスタは、なるべく画素１０の右側に配置することで開口率を上げて、且つ画素１０の開口部をシンプルな形状にしている。
【００５９】
（実施の形態２）
実施の形態１では、図１（Ａ）の放電用トランジスタ１４のゲート電極の接続を工夫した場合について説明した。本実施の形態では、図１（Ａ）の放電用トランジスタ１４のソース電極の接続を工夫した場合について図５を用いて説明する。
【００６０】
図２（Ａ）に示した画素１０と、図５（Ａ）〜（Ｄ）に示す画素１０とは、放電用トランジスタ３４（以下、トランジスタ３４と表記）の接続が異なる以外は、画素１０を構成する素子の数や前記素子の接続の関係は同じであるので、本実施の形態では詳しい説明は省略する。
【００６１】
図５（Ａ）〜（Ｄ）において、トランジスタ３４のゲート電極は、第４走査線（Ｇｄｊ）に接続されている。そして、図５（Ａ）に示す画素１０ではトランジスタ３４のソース電極は第１走査線（Ｇ_aj）に接続され、図５（Ｂ）に示す画素１０ではトランジスタ３４のソース電極は信号線（Ｓ_i）に接続されている。図５（Ｃ）に示す画素１０ではトランジスタ３４のソース電極は第３走査線（Ｇ_cj）に接続され、図５（Ｄ）に示す画素１０ではトランジスタ３４のソース電極は電流線（Ｃ_i）に接続されている。
【００６２】
なお画素１０を構成するトランジスタ３４の接続は、図５（Ａ）〜（Ｄ）に示した接続に限定されない。トランジスタ３４のゲート電極は、第４走査線（Ｇ_dj）ではなく第１走査線（Ｇ_aj）〜第３走査線（Ｇ_cj）のいずれか一本に接続されていてもよい。また、トランジスタ３４のソース電極は第２走査線（Ｇ_bj）に接続されていてもよい。さらに、発光素子３６の陰極の電位を変動させるのであれば、トランジスタ３４のソース電極を電源線（Ｖ_i）に接続させてもよい。
【００６３】
そして、図５（Ａ）〜（Ｄ）に示した画素１０の動作は、図２を用いて説明した画素１０の動作に準ずるので、本実施の形態では省略する。
【００６４】
なお図５（Ａ）〜（Ｄ）に示した画素１０では、トランジスタ３４のゲート電極は、第４走査線（Ｇ_dj）に接続されている。従って走査線駆動回路を制御すれば、トランジスタ３４はその他のトランジスタと同時に信号は入力されないので、発光素子３６に逆バイアスを印加する動作を独立して行うことが出来る。
【００６５】
しかし、トランジスタ３８、３９に信号を与えてオンにするタイミングと、トランジスタ３４に信号を与えてオンにするタイミングを同時にすれば、画素１０の設定動作と逆バイアスを印加する動作を同時に行うことが出来る。また、トランジスタ３２に信号を与えてオンにするタイミングと、トランジスタ３４に信号を与えてオンにするタイミングを同時にすれば、画素１０の消去動作と逆バイアスを印加する動作を同時に行うことが出来る。このときには、トランジスタ３４のゲート電極を第４走査線（Ｇ_dj）ではなく第１走査線（Ｇ_aj）〜第３走査線（Ｇ_cj）のいずれか一つに接続するようにすればよい。しかしながら、トランジスタ３４のゲート電極とソース領域とが同じ配線に接続されないように注意する必要がある。
【００６６】
なお本実施の形態は、実施の形態１と任意に組み合わせることが可能である。
【００６７】
（実施の形態３）
本発明の発光装置の画素の概略を図１（Ａ）（Ｂ）を用いて２種類上述したが、本実施の形態では、図１（Ｂ）の具体的な画素の構成の例とその動作について図６を用いて説明する。なお図６においては、放電用ダイオード２４としてダイオード接続をしたトランジスタを図示している。
【００６８】
図２（Ａ）に示した画素１０と、図６（Ａ）〜（Ｃ）に示す画素１０とは、放電用トランジスタ３４（以下、トランジスタ３４と表記）の接続が異なる以外は、画素１０を構成する素子の数や前記素子の接続の関係は同じであるので、本実施の形態では素子の接続の詳しい説明は省略する。
【００６９】
図６（Ａ）に示す画素１０ではトランジスタ３４はｎチャネル型であり、該トランジスタ３４のゲート電極とドレイン電極とは互いに接続されている。またトランジスタ３４のソース電極は第４走査線（Ｇ_dj）に接続されている。なお、本発明は図６（Ａ）に示す構成に限定されず、トランジスタ３４のソース電極は第４走査線（Ｇ_dj）ではなく、第２走査線（Ｇ_bj）に接続されていてもよい。
【００７０】
図６（Ｂ）に示す画素１０ではトランジスタ３４はｐチャネル型であり、該トランジスタ３４のゲート電極とドレイン電極とは互いに接続されて第４走査線（Ｇ_dj）に接続されている。トランジスタ３４のソース電極は発光素子３６に接続されている。
【００７１】
図６（Ｃ）に示す画素１０ではトランジスタ３４はｐチャネル型であり、該トランジスタ３４のゲート電極とドレイン電極とは互いに接続されて第２走査線（Ｇ_bj）に接続されている。トランジスタ３４のソース電極は発光素子３６に接続されている。またトランジスタ３２をｐチャネル型にすることで第４走査線（Ｇ_dj）を削除して、トランジスタ３２、３４のゲート電極を第２走査線（Ｇ_bj）に接続している。
【００７２】
続いて、図６（Ａ）〜（Ｃ）に示した画素１０の動作について説明する。なお上述したように、画素１０の動作は、画素１０の設定動作（図２（Ａ）に相当）、発光動作（図２（Ｂ）に相当）、画素１０の消去動作（図２（Ｃ）に相当）、発光素子３６に逆バイアスを印加する動作（図２（Ｃ）に相当）の４つの動作に大別できる。そして、上記の設定動作、発光動作、消去動作の３つの動作は、図２を用いて説明した画素１０の動作と同じであるので本実施の形態では省略し、逆バイアスを印加する動作のみを説明する。
【００７３】
図６（Ａ）に示す画素１０では、トランジスタ３３がオフのときに発光素子３６に逆バイアスを印加する。そして発光素子３６に逆バイアスを印加するときには、第４走査線（Ｇｄｊ）の電位を発光素子３６の対向電極の電位よりも低くして発光素子３６に逆バイアスを印加する。
【００７４】
同様に、図６（Ｂ）に示す画素１０においても、トランジスタ３３がオフのときに発光素子３６に逆バイアスを印加する。つまり、第４走査線（Ｇｄｊ）の電位を発光素子３６の対向電極の電位よりも低くして発光素子３６に逆バイアスを印加する。また図６（Ｃ）に示す画素１０の逆バイアスを印加する動作は、図６（Ｂ）に示す画素１０に準ずるので、ここでは省略する。
【００７５】
なお発光素子３６に逆バイアスを印加する動作は、画素１０の設定動作と同時に行ってもよい。そのため、例えば図６（Ｃ）に示す画素１０において、トランジスタ３２、３４、３８、３９が同時にオンになるように設定してもよい。
【００７６】
なお本実施の形態は、実施の形態１、２と任意に組み合わせることが可能である。
【００７７】
（実施の形態４）
本実施の形態では、実施の形態１〜３とは異なる実施の形態について図７を用いて説明する。
【００７８】
図７に示す画素１０は、図１（Ａ）で示す画素１０において、放電用トランジスタ１４が設けられていない場合を示している。図７に示す画素１０が有するその他の素子と、該素子の接続の構成は、実施の形態１で上述した通りであるので、本実施の形態では省略する。
【００７９】
そして、図７に示す画素１０に逆バイアスを印加するときは、発光素子３６の対向電源４２の電位を高くする。そうすると、発光素子３６に逆バイアスを印加することが出来る。
【００８０】
なお本実施の形態は、実施の形態１〜３と任意に組み合わせることが可能である。
【００８１】
（実施の形態５）
本実施の形態では、本発明の発光装置の構成について図８を用いて説明する。
【００８２】
本発明の発光装置は、基板１８０１上に、複数の画素がマトリクス状に配置された画素部１８０２を有し、画素部１８０２の周辺には、信号線駆動回路１８０３、第１の走査線駆動回路１８０４及び第２の走査線駆動回路１８０５を有する。なお画素部１８０２が有する複数の画素とは、実施の形態１〜実施の形態４において上述した画素１０に相当する。図８（Ａ）においては、信号線駆動回路１８０３と、２組の走査線駆動回路１８０４、１８０５を有しているが、本発明はこれに限定されず、駆動回路の個数は画素の構成に応じて任意に設計することができる。また信号線駆動回路１８０３と、第１の走査線駆動回路１８０４及び第２の走査線駆動回路１８０５には、ＦＰＣ１８０６を介して外部より信号が供給される。
【００８３】
第１の走査線駆動回路１８０４及び第２の走査線駆動回路１８０５の構成について図８（Ｂ）を用いて説明する。第１の走査線駆動回路１８０４及び第２の走査線駆動回路１８０５は、シフトレジスタ１８２１、バッファ１８２２を有する。動作を簡単に説明すると、シフトレジスタ１８２１は、クロック信号（G-CLK）、スタートパルス（S-SP）及びクロック反転信号（G-CLKb）に従って、順次サンプリングパルスを出力する。その後バッファ１８２２で増幅されたサンプリングパルスは、走査線に入力されて１行ずつ選択状態にしていく。そして選択された走査線によって、制御される画素には、順に信号線から信号電流Ｉ_dataが書き込まれる。
【００８４】
なおシフトレジスタ１８２１と、バッファ１８２２の間にはレベルシフタ回路を配置した構成にしてもよい。レベルシフタ回路を配置することによって、電圧振幅を大きくすることが出来る。
【００８５】
次いで信号線駆動回路１８０３の構成について図８（Ｃ）（Ｄ）を用いて説明する。図８（Ｃ）に示す信号線駆動回路１８０３はシフトレジスタ１８１１、バッファ１８１２、サンプリング回路１８１３、定電流回路１８１４を有する。動作を簡単に説明すると、シフトレジスタ１８１１は、クロック信号（G-CLK）、スタートパルス（S-SP）及びクロック反転信号（G-CLKb）に従って、順次サンプリングパルスを出力する。その後バッファ１８１２で増幅されたサンプリングパルスは、サンプリング回路１８１３に入力される。サンプリング回路にはビデオ信号が入力されており、サンプリングパルスが入力されるタイミングに従って、定電流回路１８１４にビデオ信号が入力される。
【００８６】
次いで図８（Ｃ）とは異なる構成の信号線駆動回路を図８（Ｄ）を用いて説明する。図８（Ｄ）に示す信号線駆動回路はシフトレジスタ１８３１、第１のラッチ回路１８３２、第２のラッチ回路１８３３、定電流回路１８３４を有する。
【００８７】
動作を簡単に説明するとシフトレジスタ１８３１は、フリップフロップ回路（FF）等を複数列用いて構成され、クロック信号（S-CLK）、スタートパルス（S-SP）、クロック反転信号（S-CLKb）が入力される。これらの信号のタイミングに従って、順次サンプリングパルスが出力される。
【００８８】
シフトレジスタ１８３１より出力されたサンプリングパルスは、第１のラッチ回路１８３２に入力される。第１のラッチ回路１８３２には、デジタルビデオ信号が入力されており、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持していく。
【００８９】
第１のラッチ回路１８３２において、最終列までビデオ信号の保持が完了すると、水平帰線期間中に、第２のラッチ回路１８３３にラッチパルスが入力され、第１のラッチ回路１８３２に保持されていたビデオ信号は、一斉に第２のラッチ回路１８３３に転送される。すると、第２のラッチ回路１８３３に保持されたビデオ信号は、１行分が同時に定電流回路１８３４に入力されることになる。
【００９０】
第２のラッチ回路１８３３に保持されたビデオ信号が定電流回路１８３４に入力されている間、シフトレジスタ１８３１においては再びサンプリングパルスが出力される。以後この動作を繰り返し、１フレーム分のビデオ信号の処理を行う。なお定電流回路１８３４は、デジタル信号をアナログ信号に変換する役割を持つ場合もある。
【００９１】
なお本実施の形態は、実施の形態１〜４と任意に組み合わせることが可能である。
【００９２】
（実施の形態６）
上述した本発明の発光装置をデジタル駆動する場合には、多階調の画像を表現するためにデジタル階調方式と面積階調方式とを組み合わせた方式やデジタル階調方式と時間階調方式とを組み合わせた方式（以下時間階調方式と表記）が提案されている。そして本実施の形態では、上述した時間階調方式について図９（Ａ）（Ｂ）を用いて説明する。なお図９（Ａ）は、縦軸は走査線、横軸は時間のときのタイミングチャートを示し、図９（Ｂ）はｊ行目の走査線に注目したときのタイミングチャートを示している。
【００９３】
通常、液晶表示装置や発光装置等の表示装置においては、フレーム周波数は６０Ｈｚ程度である。つまり、１秒間に６０回程度の画面の描画が行われる。これにより、人間の眼にフリッカ（画面のちらつき）を感じさせないようにすることが出来る。このとき、画面の描画を１回行う期間を１フレーム期間と呼ぶ。
【００９４】
本実施の形態では一例として、特許文献１にて公開されている時間階調方式を説明する。時間階調方式では、１フレーム期間を複数のサブフレーム期間に分割する。このときの分割数は、階調ビット数に等しい場合が多く、ここでは簡単のために、分割数が階調ビット数に等しい場合を示す。つまり本実施の形態では３ビット階調であるので、３つのサブフレーム期間ＳＦ１〜ＳＦ３に分割している例を示す。
【００９５】
各サブフレーム期間は、書き込み（アドレス）期間Ｔａと、発光（サステイン）期間Ｔｓを有する。アドレス期間とは、画素にビデオ信号を書き込む期間であり、各サブフレーム期間での長さは等しい。サステイン期間とは、アドレス期間において画素に書き込まれたビデオ信号に基づいて発光素子が発光する期間である。このとき、発光（サステイン）ＳＦ１〜ＳＦ３は、その長さの比をＴｓ１：Ｔｓ２：Ｔｓ３＝４：２：１としている。つまり、ｎビット階調を表現する際は、ｎ個のサステイン期間の長さの比は、２^(n-1)：２^(n-2)：・・・：２¹：２⁰としている。そして、どのサステイン期間で発光素子が発光するかによって、１フレーム期間あたりに、各画素が発光する期間の長さが決定し、これによって階調表現を行う。
【００９６】
つまり、サステイン期間Ｔｓ１〜Ｔｓ３のそれぞれにおいて、発光、非発光のいずれかの状態をとることによって、その合計発光時間の長短を利用して、輝度０％、１４％、２８％、４３％、５７％、７１％、８６％、１００％の８階調を表現することが出来る。Ｔｓ１が発光し、Ｔｓ２、Ｔｓ３が発光しない場合、その輝度は５７％であり、Ｔｓ１とＴｓ３が発光し、Ｔｓ２が発光しない場合、その輝度は７１％となる。つまり時間階調方式の場合は、１００％の輝度で、合計発光時間のうち７１％の長さの時間で発光することによって同様の階調を表現する。
【００９７】
また図９において、サブフレーム期間ＳＦ３は消去期間Ｔｅ３を有する。消去期間とは、画素に書き込まれたビデオ信号を消去してリセットする期間に相当する。そして例えば図２（Ａ）〜（Ｃ）に示す画素１０では、消去と逆バイアスを同じタイミングで行っている。つまり、前記画素１０では、消去期間Ｔｅにおいて消去動作と逆バイアス印加動作を同時に行っている。
【００９８】
なお、表示階調数を増やしたい場合は、サブフレーム期間の分割数を増やせば良い。また、サブフレーム期間の順序は、図９（Ａ）（Ｂ）に示すように、必ずしも上位ビットから下位ビットといった順序である必要はなく、１フレーム期間中、ランダムに並んでいても良い。さらに各フレーム期間内で、その順序が変化しても良い。
【００９９】
本実施の形態は、実施の形態１〜実施の形態５と任意に組み合わせることが可能である。
【０１００】
（実施の形態７）
本実施の形態では、本発明の発光装置の断面構造について、図１０を用いて簡単に説明する。なお説明を簡単にするために、図１０には駆動用ＴＦＴ５０７と発光素子の断面構造のみを図示する。
【０１０１】
図１０において、５００は絶縁表面を有する基板である。基板５００上には、駆動用ＴＦＴ５０７が設けられている。そして、駆動用ＴＦＴ５０７が有する活性層に設けられた不純物領域に接続するように配線が設けられ、前記配線と接続するように画素電極５０９が設けられている。画素電極５０９上には有機導電体膜５２２が設けられ、該有機導電体膜５２２上には有機薄膜（発光層）５２３が設けられている。有機薄膜（発光層）５２３上には、対向電極５２４が設けられている。
【０１０２】
そして、画素電極５０９、有機導電体膜５２２、有機薄膜（発光層）５２３及び対向電極５２４との積層体が発光素子に相当する。発光素子から発せられる光は、基板５００に向かって発せられる場合と、基板５００と反対方向に発せられる場合がある。前者は下面出射と称され、後者は上面出射と称されており、下面出射の場合は、画素電極５０９が陽極に相当し対向電極５２４が陰極に相当する。また上面出射の場合は、画素電極５０９が陰極に相当し対向電極５２４が陽極に相当する。
【０１０３】
なお有機薄膜（発光層）５２３には、赤、青、緑、白等の光を発する材料を適宜用いることが出来る。そして、白色の光を発する材料を用いて有機薄膜（発光層）５２３を構成するときには、画素電極５０９又は対向電極５２４を透明導電膜で形成し、それに対向する面にカラーフィルターの着色層を配置するとよい。そうすると、白色の材料を用いてもカラー表示を実現することが出来る。
【０１０４】
本実施の形態は、実施の形態１〜実施の形態６と任意に組み合わせることが可能である。
【０１０５】
（実施の形態８）
本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図１１に示す。
【０１０６】
図１１（Ａ）は発光装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明は表示部２００３に用いることができる。また本発明により、図１１（Ａ）に示す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０１０７】
図１１（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明は、表示部２１０２に用いることができる。また本発明により、図１１（Ｂ）に示すデジタルスチルカメラが完成される。
【０１０８】
図１１（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明は、表示部２２０３に用いることができる。また本発明により、図１１（Ｃ）に示す発光装置が完成される。
【０１０９】
図１１（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明は、表示部２３０２に用いることができる。また本発明により、図１１（Ｄ）に示すモバイルコンピュータが完成される。
【０１１０】
図１１（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明は表示部Ａ、Ｂ２４０３、２４０４に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により図１１（Ｅ）に示す画像表示装置が完成される。
【０１１１】
図１１（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明は、表示部２５０２に用いることができる。また本発明により、図１１（Ｆ）に示すゴーグル型ディスプレイが完成される。
【０１１２】
図１１（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明は、表示部２６０２に用いることができる。また本発明により、図１１（Ｇ）に示すビデオカメラが完成される。
【０１１３】
図１１（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明は、表示部２７０３に用いることができる。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。また本発明により、図１１（Ｈ）に示す携帯電話が完成される。
【０１１４】
なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０１１５】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【０１１６】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０１１７】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施の形態の電子機器は、実施の形態１〜７に示したいずれの構成の発光装置を用いても良い。
【０１１８】
（実施の形態９）
形態８において示した電子機器には、発光素子が封止された状態にあるパネルに、コントローラ、電源回路等を含むＩＣが実装された状態にあるモジュールが搭載されている。モジュールとパネルは、共に表示装置の一形態に相当する。ここでは、モジュールの具体的な構成について説明する。
【０１１９】
図１２（Ａ）に、コントローラ８０１及び電源回路８０２がパネル８００に実装されたモジュールの外観図を示す。パネル８００には、発光素子が各画素に設けられた画素部８０３と、前記画素部８０３が有する画素を選択する走査線駆動回路８０４と、選択された画素にビデオ信号を供給する信号線駆動回路８０５とが設けられている。またプリント基板８０６にはコントローラ８０１、電源回路８０２が設けられ、コントローラ８０１又は電源回路８０２から出力された各種信号及び電源電圧は、ＦＰＣ８０７を介してパネル８００の画素部８０３、走査線駆動回路８０４及び信号線駆動回路８０５に供給される。そしてプリント基板８０６への電源電圧及び各種信号は、複数の入力端子が配置されたインターフェース（I/F）部８０８を介して供給される。
【０１２０】
なお、本実施例ではパネル８００にプリント基板８０６がＦＰＣを用いて実装されているが、必ずしもこの構成に限定されない。ＣＯＧ(Chip on Glass)方式を用い、コントローラ８０１、電源回路８０２をパネル８００に直接実装させるようにしても良い。また、プリント基板８０６において、引きまわしの配線間に形成される容量や配線自体が有する抵抗等によって、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることがある。そこで、プリント基板８０６にコンデンサ、バッファ等の各種素子を設けて、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりするのを防ぐようにしても良い。
【０１２１】
図１２（Ｂ）に、プリント基板８０６の構成をブロック図で示す。インターフェース８０８に供給された各種信号と電源電圧は、コントローラ８０１と、電源電圧８０２に供給される。コントローラ８０１は、アナログインターフェイス回路８０９、位相ロックドループ（PLL：Phase Locked Loop）８１０、制御信号生成回路８１１及びＳＲＡＭ（Static Random Access Memory）８１２、８１３とを有する。なおここではＳＲＡＭを用いているが、ＳＲＡＭの代わりに、ＳＤＲＡＭや、高速でデータの書き込みや読み出しが可能であるならばＤＲＡＭ（Dynamic Random Access Memory）も用いることが可能である。
【０１２２】
インターフェース８０８を介して供給されたアナログビデオ信号は、アナログインターフェイス回路８０９においてA/D変換及びパラレル-シリアル変換され、Ｒ、Ｇ、Ｂの各色に対応するデジタルビデオ信号として制御信号生成回路８１１に入力される。また、インターフェース８０８を介して供給された各種信号を基に、アナログインターフェイス回路８０９においてHsync信号、Vsync信号、クロック信号CLKなどが生成され、制御信号生成回路８１１に入力される。インターフェース８０８に直接デジタルビデオ信号が入力される時は、アナログインターフェイス回路８０９は配置しなくてもよい。
【０１２３】
位相ロックドループ８１０は、インターフェース８０８を介して供給される各種信号の周波数と制御信号生成回路８１１の動作周波数の位相とを合わせる機能を有する。制御信号生成回路８１１の動作周波数は、インターフェース８０８を介して供給された各種信号の周波数と必ずしも同じではないが、互いに同期するように制御信号生成回路８１１の動作周波数を位相ロックドループ８１０において調整する。
【０１２４】
制御信号生成回路８１１に入力されたビデオ信号は、一旦ＳＲＡＭ８１２、８１３に書き込まれ、保持される。制御信号生成回路８１１では、ＳＲＡＭ８１２に保持されている全ビットのビデオ信号のうち、全画素に対応するビデオ信号を１ビット分づつ読み出し、パネル８００の信号線駆動回路８０５に供給する。制御信号生成回路８１１は、各ビットの発光素子が発光する期間に関する情報を、パネル８００の走査線駆動回路８０４に供給する。電源回路８０２は、所定の電源電圧をパネル８００の信号線駆動回路８０５、走査線駆動回路８０４及び画素部８０３に供給する。
【０１２５】
次いで、電源回路８０２の構成について、図１３を用いて説明する。電源回路８０２は、４つのスイッチングレギュレータコントロール８６０を用いたスイッチングレギュレータ８５４とシリーズレギュレータ８５５とからなる。一般的にスイッチングレギュレータは、シリーズレギュレータに比べて小型、軽量であり、降圧だけでなく昇圧や正負反転することも可能である。一方シリーズレギュレータは、降圧のみに用いられるが、スイッチングレギュレータに比べて出力電圧の精度は良く、リプルやノイズはほとんど発生しない。本実施例の電源回路８０２では、両者を組み合わせて用いる。
【０１２６】
図１３に示すスイッチングレギュレータ８５４は、スイッチングレギュレータコントロール（ＳＷＲ）８６０、アテニュエイター（減衰器：ＡＴＴ）８６１、トランス（Ｔ）８６２、インダクター（Ｌ）８６３、基準電源（Ｖｒｅｆ）８６４、発振回路（ＯＳＣ）８６５、ダイオード８６６、バイポーラトランジスタ８６７、可変抵抗８６８及び容量８６９を有する。スイッチングレギュレータ８５４において外部のＬｉイオン電池（３．６Ｖ）等の電圧が変換されると、陰極に与えられる電源電圧と、スイッチングレギュレータ８５４に供給される電源電圧が生成される。
【０１２７】
シリーズレギュレータ８５５は、バンドギャップ回路（ＢＧ）８７０、アンプ８７１、オペアンプ１〜６、電流源８７３、可変抵抗８７４及びバイポーラトランジスタ８７５を有し、スイッチングレギュレータ８５４において生成された電源電圧が供給されている。シリーズレギュレータ８５５では、スイッチングレギュレータ８５４において生成された電源電圧を用い、バンドギャップ回路８７０において生成された一定の電圧に基づいて、各色の発光素子の陽極に電流を供給するための配線（電流供給線）に与える直流の電源電圧を生成する。
【０１２８】
なお電流源８７３は、ビデオ信号の電流が画素に書き込まれる駆動方式の場合に用いる。この場合、電流源８７３において生成された電流は、パネル８００の信号線駆動回路８０５に供給される。なお、ビデオ信号の電圧が画素に書き込まれる駆動方式の場合には、電流源８７３は必ずしも設ける必要はない。
【０１２９】
次いで、電源回路８０２の構成要素であるシリーズレギュレータ８５５における動作について、図１４を用いて簡単に説明する。バンドギャップ回路８７０では基準電圧を発生し、その基準電圧はアンプ８７１で増幅され、ここでは１０Ｖの電源を作成する。また、バンドギャップ回路８７０で生成された電圧は、電流源８７３にも使用される。
なおバンドギャップ回路８７０は外部のＯＮ/ＯＦＦ端子で制御される。これは主に電源立ち上がり時などに、スイッチングレギュレータ８５４から供給される電圧が安定していない場合があり、そのまま使うとバンドギャップ回路８７０から所望の信号を得ることが困難であるために配置するものであり、ＯＮ/ＯＦＦ端子によりディレイを持たせてこのような現象を抑制する。
【０１３０】
オペアンプ１はアンプ８７１から供給される＋１０Ｖの電圧を内部抵抗で＋５Ｖに分圧したものを供給し、バッファとして機能する。オペアンプ２はアンプ８７１から供給される＋１０Ｖの電圧を内部抵抗で＋８Ｖにしたものを供給し、バッファとして機能する。オペアンプ３はアンプ８７１から供給される＋１０Ｖの電圧を外部可変抵抗で分圧したものを供給し、バッファとして機能する。オペアンプ４〜６はアンプ８７１から供給される＋１０Ｖの電圧を外部可変抵抗で分圧したものを供給し、バッファとして機能する。なお、オペアンプ４〜６は出力電流量が多く必要なため、最終出力段にはトランジスタ８７５を用いる。電流源８７３はバンドギャップ回路８７０で発生した基準電圧を外部抵抗で電流に変換し、内部のカレントミラーで反転して出力する。この電流源８７３は温度変化により供給する電流量が左右される場合があるため、温度変化は小さく抑制する必要がある。本構成では、シリーズレギュレータ８５５は、スイッチングレギュレータ８５４で構成された＋１２Ｖの電源により、６つの直流電源を構成している。
【０１３１】
次いで、電源回路８０２の構成要素であるスイッチングレギュレータ８５４における構成と動作について、図１５を用いて簡単に説明する。スイッチングレギュレータコントロール（ＳＷＲ）８６０は、誤差アンプ１〜４、コンパレータ１〜４及び出力回路１〜４から構成される。ＡＴＴ８６１は抵抗８９０、８９１から構成される。誤差アンプ１〜４はスイッチングレギュレータの出力電圧を検出する。誤差アンプ１〜４は、電圧利得が固定しており、システムに対して安定した位相補償ができる。コンパレータ１〜４は１つの反転入力と２つの非反転入力をもつ電圧比較器で、入力電圧に応じて出力パルスのオン時間をコントロールする電圧-パルス幅変換器である。上記以外のスイッチングレギュレータ８５４の構成要素は、上述したので省略する。
【０１３２】
スイッチングレギュレータ８５４では、トランジスタ８６７の動作がオンかオフかのどちらかのモードで常に動作をしている。このモードの時間の比率を変えることによって、直流出力電圧を安定化させる。従って、トランジスタ８６７の電力損失は少なく、電力変換効率のよい電源となる。しかしながら、オン/オフのスイッチング周波数は高周波数であるため、トランス８６２は小型化できる。ここでは、スイッチングレギュレータ８５４は、＋３．６Ｖの電源を入力し、その電圧を昇圧して６つの直流電源を構成する。その出力電圧は、＋１２Ｖ、−２Ｖ、＋８Ｖ、−１２Ｖ、＋５Ｖ、−３Ｖとなる。そのうち、＋１２Ｖと−２Ｖ、＋５Ｖと−３Ｖは同一の回路から発生させる。
【０１３３】
次いで、ＯＮ/ＯＦＦ端子とバンドギャップ回路８７０の構成について、図１６を用いて説明する。バンドギャップ回路８７０はトランジスタ８９２〜８９９、抵抗９００〜９０３から構成される。出力端子は、アンプ８７１に接続される。図１６の構成を有するバンドギャップ回路８７０は、基準電圧を発生する機能を有する。
続いて、シリーズレギュレータ８５５の構成要素であるアンプ（ＤＣアンプ）８７１の構成について、図１７を用いて説明する。アンプ８７１はトランジスタ９０５〜９１５、抵抗９１６〜９２０、容量体９２２を有する。入力端子にはバンドギャップ回路８７０から信号が供給される。出力端子から出力される信号は、オペアンプ１〜６に供給される。
オペアンプ１〜３の構成について図１８を用いて説明する。オペアンプ１〜３は、トランジスタ９２５〜９３５、９４０、抵抗９３６〜９３９、４１、容量素子９４２を有する。入力端子にはバンドキャップ回路８７０から信号が供給される。出力端子から出力される信号はパネル８００に供給される。
オペアンプ４〜６の構成について図１９を用いて説明する。オペアンプ４〜６は、トランジスタ９４５〜９５５、９６０、抵抗９５６〜９５９、９６１、９６２、容量素子９６２を有する。入力端子にはバンドキャップ回路８７０から信号が供給される。出力端子から出力される信号は、各色の発光素子の陽極に電流を供給するための配線（電流供給線）に与える。
電流源８７３の構成について図２０を用いて説明する。電流源８７３は、トランジスタ９６５〜９７３、抵抗９７４〜９８０、容量素子９８１、９８２を有する。入力端子にはバンドギャップ回路８７０から信号が供給される。
【０１３４】
上記構成を有する電源回路８０２とコントローラ８０１がパネル８００に実装され、本発明の一実施形態であるモジュールが完成する。
【０１３５】
【実施例】
（実施例１）
本実施の形態においては、有機化合物層として高分子化合物を適用し、さらに陽極と発光層との間に導電性高分子化合物からなるバッファ層を設けた自発光素子において、直流駆動(常に順方向バイアスを印加)と、交流駆動(順方向バイアスと逆方向バイアスを一定周期で交互に印加)を行った際の輝度劣化について測定を行った結果について述べる。
【０１３６】
図２１（Ａ）（Ｂ）は、順方向バイアス：３．７Ｖ、逆方向バイアス：１．７Ｖ、デューティ５０％、交流周波数６０Ｈｚにおいて交流駆動を行った際の信頼性試験の結果を示している。初期輝度は約４００cd/cm²であった。比較用に、直流駆動(順方向バイアス：３．６５Ｖ)を行った際の信頼性試験の結果も同時に示した。その結果、直流駆動においては、４００時間程度で輝度が半減したのに対し、交流駆動においては、約７００時間経過後も、半減には至らなかった。
【０１３７】
図２１（Ｃ）（Ｄ）は、順方向バイアス：３．８Ｖ、逆方向バイアス：１．７Ｖ、デューティ５０％、交流周波数６００Ｈｚにおいて交流駆動を行った際の信頼性試験の結果を示している。初期輝度は約３００cd/cm²であった。比較用に、直流駆動(順方向バイアス：３．６５Ｖ)を行ったさいの信頼性試験の結果も同時に示した。結果、直流駆動においては、５００時間程度で輝度が半減したのに対し、交流駆動においては、約７００時間経過後も、初期輝度の６０％程度を保持していた。
【０１３８】
以上の結果より、交流駆動を行った自発光素子は、直流駆動を行った自発光素子よりも信頼性が高いことが分かる。
【０１３９】
【発明の効果】
本発明は、発光素子に一定の期間ごとに発光時とは逆の極性の駆動電圧をかけることによって、発光素子の電流−電圧特性の劣化が改善されることを用いた発光装置を提供することが出来る。さらに本発明は、発光素子に流れる電流量を制御することにより、トランジスタの特性に左右されない発光装置を提供することが出来る。
【０１４０】
また、階調表示に影響を及ぼさずに発光素子に逆方向バイアスを印加することで、電流-電圧特性の劣化を改善した発光装置を提供することが出来る。
【図面の簡単な説明】
【図１】 本発明の発光装置の画素を示す図。
【図２】 本発明の発光装置の画素を示す図。
【図３】 本発明の発光装置の画素のレイアウト図。
【図４】 本発明の発光装置の画素を示す図。
【図５】 本発明の発光装置の画素を示す図。
【図６】 本発明の発光装置の画素を示す図。
【図７】 本発明の発光装置の画素を示す図。
【図８】 本発明の発光装置の全体図。
【図９】 本発明の発光装置の駆動方法を説明する図。
【図１０】 本発明の発光装置の断面構造を示す図。
【図１１】 本発明が適用される電子機器の図。
【図１２】 モジュールを示す図。
【図１３】 電源回路を示す図。
【図１４】 シリーズレギュレータを示す図。
【図１５】 スイッチングレギュレータを示す図。
【図１６】 バンドギャップ回路を示す図。
【図１７】 ＤＣアンプを示す図。
【図１８】 オペアンプを示す図。
【図１９】 オペアンプを示す図。
【図２０】 電流源を示す図。
【図２１】 発光素子の輝度と時間の関係を示す図。

Claims (9)

1. 発光素子、前記発光素子に電流を供給する電流源、第１のトランジスタ、第２のトランジスタ、及び第３のトランジスタが設けられた画素を有し、
   前記発光素子の第１の電極は、前記第１のトランジスタのソース又はドレインの一方と前記第２のトランジスタのソース又はドレインの一方に電気的に接続され、
   前記第１のトランジスタのソース又はドレインの他方は、前記電流源に電気的に接続され、
   前記第２のトランジスタのソース又はドレインの他方は、配線に電気的に接続され、
   前記第３のトランジスタのゲートは走査線に電気的に接続され、
   前記第３のトランジスタのソース又はドレインの一方は信号線に電気的に接続され、
   前記第３のトランジスタのソース又はドレインの他方は前記第１のトランジスタのゲートに電気的に接続され、
   前記発光素子の第２の電極と前記配線の電位差は、前記発光素子に逆方向バイアスが印加される電位差であることを特徴とする発光装置。
2. 発光素子、前記発光素子に電流を供給する電流源、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、及び第４のトランジスタが設けられた画素を有し、
   前記発光素子の第１の電極は、前記第１のトランジスタのソース又はドレインの一方と前記第２のトランジスタのソース又はドレインの一方に電気的に接続され、
   前記第１のトランジスタのソース又はドレインの他方は、前記電流源に電気的に接続され、
   前記第２のトランジスタのソース又はドレインの他方は、配線に電気的に接続され、
   前記第３のトランジスタのゲートは第１の走査線に電気的に接続され、
   前記第３のトランジスタのソース又はドレインの一方は信号線に電気的に接続され、
   前記第３のトランジスタのソース又はドレインの他方は前記第１のトランジスタのゲートと前記第４のトランジスタのソース又はドレインの一方に電気的に接続され、
   前記第４のトランジスタのゲートは第２の走査線に電気的に接続され、
   前記第４のトランジスタのソース又はドレインの他方は電源線に電気的に接続され、
   前記発光素子の第２の電極と前記配線の電位差は、前記発光素子に逆方向バイアスが印加される電位差であることを特徴とする発光装置。
3. 発光素子、前記発光素子に電流を供給する電流源、第１のトランジスタ、第２のトランジスタ、及びダイオードが設けられた画素を有し、
   前記発光素子の第１の電極は、前記第１のトランジスタのソース又はドレインの一方と前記ダイオードの一方の端子に電気的に接続され、
   前記第１のトランジスタのソース又はドレインの他方は、前記電流源に電気的に接続され、
   前記ダイオードの他方の端子は、配線に電気的に接続され、
   前記第２のトランジスタのゲートは走査線に電気的に接続され、
   前記第２のトランジスタのソース又はドレインの一方は信号線に電気的に接続され、
   前記第２のトランジスタのソース又はドレインの他方は前記第１のトランジスタのゲートに電気的に接続され、
   前記発光素子の第２の電極と前記配線の電位差は、前記発光素子に逆方向バイアスが印加される電位差であることを特徴とする発光装置。
4. 発光素子、前記発光素子に電流を供給する電流源、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、及びダイオードが設けられた画素を有し、
   前記発光素子の第１の電極は、前記第１のトランジスタのソース又はドレインの一方と前記ダイオードの一方の端子に電気的に接続され、
   前記第１のトランジスタのソース又はドレインの他方は、前記電流源に電気的に接続され、
   前記ダイオードの他方の端子は、配線に電気的に接続され、
   前記第２のトランジスタのゲートは第１の走査線に電気的に接続され、
   前記第２のトランジスタのソース又はドレインの一方は信号線に電気的に接続され、
   前記第２のトランジスタのソース又はドレインの他方は前記第１のトランジスタのゲートと前記第３のトランジスタのソース又はドレインの一方に電気的に接続され、
   前記第３のトランジスタのゲートは第２の走査線に電気的に接続され、
   前記第３のトランジスタのソース又はドレインの他方は電源線に電気的に接続され、
   前記発光素子の第２の電極と前記配線の電位差は、前記発光素子に逆方向バイアスが印加される電位差であることを特徴とする発光装置。
5. 請求項１乃至請求項４のいずれか一項において、
   前記電流源は、容量素子と、少なくとも１つのトランジスタとを有することを特徴とする発光装置。
6. 請求項１乃至請求項５のいずれか一項において、
   前記画素と同じ基板上に設けられた駆動回路を有することを特徴とする発光装置。
7. 請求項１乃至請求項５のいずれか一項において、
   前記画素と同じ基板上に設けられた駆動回路を有し、
   前記駆動回路は、定電流回路を有することを特徴とする発光装置。
8. 請求項１乃至請求項７のいずれか一項において、
   前記発光素子は、有機発光ダイオードであることを特徴とする発光装置。
9. 請求項１乃至請求項８のいずれか一項に記載の前記発光装置を用いた電子機器。

Images