JP4906119B2 - 発光装置及び電子機器 - Google Patents

発光装置及び電子機器 Download PDF

Info

Publication number
JP4906119B2
JP4906119B2 JP2008109962A JP2008109962A JP4906119B2 JP 4906119 B2 JP4906119 B2 JP 4906119B2 JP 2008109962 A JP2008109962 A JP 2008109962A JP 2008109962 A JP2008109962 A JP 2008109962A JP 4906119 B2 JP4906119 B2 JP 4906119B2
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
transistor
electrode
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008109962A
Other languages
English (en)
Other versions
JP2008191685A (ja
Inventor
肇 木村
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008109962A priority Critical patent/JP4906119B2/ja
Publication of JP2008191685A publication Critical patent/JP2008191685A/ja
Application granted granted Critical
Publication of JP4906119B2 publication Critical patent/JP4906119B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

本発明は発光素子を用いた発光装置の技術に関する。
近年、画像の表示を行う表示装置の開発が進められている。表示装置としては、液晶素
子を用いて画像の表示を行う液晶表示装置が、高画質、薄型、軽量などの利点を活かして
、携帯電話の表示画面として幅広く用いられている。
一方、発光素子を用いた発光装置の開発も近年進められている。発光装置は、既存の液
晶表示装置がもつ利点の他、応答速度が速く動画表示に優れ、視野特性が広いなどの特徴
も有しており、動画コンテンツが利用できる次世代小型モバイル用フラットパネルディス
プレイとして注目されている。
発光素子は、有機材料、無機材料、薄膜材料、バルク材料及び分散材料などの広汎にわ
たる材料により構成される。そのうち、主に有機材料により構成される有機発光ダイオー
ド(Organic Light Emitting Diode : OLED)は代表的な発光素子として挙げられる。発光
素子は、陽極及び陰極、並びに前記陽極と前記陰極との間に発光層が挟まれた構造を有す
る。発光層は、上記材料から選択された1つ又は複数の材料により構成される。なお発光
素子の両電極間を流れる電流量と発光輝度は正比例の関係にある。
発光装置には、発光素子と少なくとも2つのトランジスタを有する画素が複数個設けら
れている場合が多い。前記画素において、発光素子と直列に接続されたトランジスタ(以
下駆動用トランジスタと表記)は、該発光素子の発光を制御する役目を担う。駆動用トラ
ンジスタのゲート・ソース間電圧(以下VGSと表記)と、ソース・ドレイン間電圧(以下V
DSと表記)を適宜変化させると、該駆動用トランジスタを主に線形領域で動作させたり、
主に飽和領域で動作させたりすることが出来る。
駆動用トランジスタを主に線形領域(|VGS-Vth|>|VDS|)で動作させると、発光素子の
両電極間に流れる電流量は、|VGS|と|VDS|の両者の値によって変化する。なお駆動用トラ
ンジスタを主に線形領域で動作させる駆動方式は、定電圧駆動と呼ばれる。図7(B)は
、定電圧駆動が適用される画素の概略図である。定電圧駆動では、駆動用トランジスタを
スイッチとして用いて、必要なときに電源線と発光素子とをショートすることによって、
発光素子に電流を流す。
一方、駆動用トランジスタを主に飽和領域(|VGS-Vth|<|VDS|)で動作させると、発光
素子の両電極間に流れる電流量は、駆動用トランジスタの|VGS|の変化に大きく依存し、|
VDS|の変化に対しては依存しない。なお駆動用トランジスタを主に飽和領域で動作させる
駆動方式は定電流駆動と呼ばれる。図7(A)は、定電流駆動が適用される画素の概略図
である。定電流駆動では、駆動用トランジスタのゲート電圧を制御することによって、必
要な電流量を発光素子に流す。つまり、駆動用トランジスタを電圧制御電流源として用い
ており、電源線と発光素子の間に一定の電流が流れるように設定されている。
上述した定電圧駆動を適用した発光装置では、経時変化による発光素子の劣化の影響を
受けていた。より詳しくは、経時変化により発光素子の電圧電流特性が劣化すると、発光
素子の両電極間に流れる電流量が少なくなってしまい、所望の発光輝度を得ることができ
なかった。
一方、定電流駆動を適用した発光装置では、発光素子の両電極間には設定された電流を
供給するため、発光素子の経時変化による劣化の影響を抑制することは可能であった。し
かしながら、駆動用トランジスタの移動度やしきい値などの特性にバラツキが生じると、
発光素子に供給する電流量にバラツキが生じてしまっていた。つまり、駆動用トランジス
タの特性バラツキは、表示画面にそのまま影響を及ぼし、表示画面はムラだらけになって
しまっていた。
また、図7(A)(B)において、スイッチング用トランジスタはnチャネル型トラン
ジスタを用い、駆動用トランジスタはソース接地の関係からpチャネル型トランジスタを
用いる場合が多かった。そのため、絶縁表面上又は半導体基板上に異なる導電型のトラン
ジスタを作製するため、その複雑な工程は歩留まり低下とコスト上昇を招いていた。
本発明は上述の問題点を鑑みてなされたものであり、経時変化による発光素子の劣化の
影響を抑制した発光装置を提供する。また本発明は駆動用トランジスタの特性バラツキの
影響を抑制した発光装置を提供する。さらに本発明は、異なる導電型のトランジスタを同
一の絶縁表面上に作製することに起因した複雑な作製工程を簡略化することができる発光
装置を提供する。
本発明は、経時変化による発光素子の劣化の影響を抑制するために、一定の電荷を発光
素子の両電極間に流す電気回路を各画素に設けた発光装置を提供する。また本発明では、
各画素に設けられるトランジスタを線形領域で動作させ、且つ全てスイッチとしてのみ用
いることで、トランジスタの特性バラツキの影響を受けない発光装置を提供する。
さらに本発明では、各画素に設けられるトランジスタは全てスイッチとして用いるため
、その導電型は特に限定されない。したがって、各画素を単一極性のトランジスタで構成
することが可能となり、作製工程を削減することができる。その結果、作製工程における
歩留まりが向上し、作製費用を抑制することができる。
本発明の発光装置に設けられる画素の概略について図8(A)を用いて説明する。図8
(A)において、111、112はスイッチ、120は発光素子、121は信号線、12
2は走査線、123は電源線、125は昇圧回路である。昇圧回路125に設けられた容
量素子は、発光素子120に並列に接続されている。そして本発明では、昇圧回路125
に設けられたスイッチを用いて、該容量素子に一定の電荷を蓄積して、その蓄積された電
荷を発光素子120の両電極間に流すようにする。
発光素子120の電流電圧特性を図8(B)に示す。図8(B)から、発光素子120
の両電極間を流れる電流量は、発光素子の120の両電極間に印加される電圧によって制
御されていることがわかる。しかしながら、発光素子120の両電極間に流れる電流量と
印加される電圧は比例関係ではない。
ここで、図8(B)において180で示す領域の拡大図を図8(C)に示す。そうする
と、発光素子120に印加される電圧がある一定の電圧Vth以下の場合には、ほとんど電
流は流れず、Vthを超えたところからほぼ線形に電流が増加し始めている。本明細書では
、発光素子120の両電極間に流れる電流値が線形に増加しはじめたときの電圧値を発光
開始電圧Vthと称する。言い換えると、発光素子120の印加電圧を増大せしめて、発光
素子を発光開始電圧(立上り電圧)Vth以上にすると、発光素子120は発光を開始する
本発明は、容量素子と、発光素子とを有する画素が複数個設けられた発光装置であって
、 前記容量素子の電位差が電源電位Vddと同じ値になるまで当該容量素子に電荷を供給
する手段(以下第1の手段と表記)と、前記容量素子の電位差が前記発光素子の発光開始
電圧Vthと同じ値になるまで、前記発光素子に電荷を供給する手段(以下第2の手段と表
記)とを有し、 前記容量素子の比例係数Cと、前記発光素子の両電極間に流れる電荷Aは
、A=C×(Vdd-Vth)を満たすことを特徴とする。
本発明は、第1及び第2の容量素子が備えられた昇圧回路と、発光素子とを有する画素
が複数個設けられた発光装置であって、 前記昇圧回路は、前記第1の容量素子の電位差
が電源電位Vddと同じ値になるまで、当該第1の容量素子に電荷を供給する手段(以下第
3の手段と表記)と、前記第2の容量素子の電位差が電源電位Vdd及び前記発光素子の発
光開始電圧Vthの和と同じ値になるまで、前記第1の容量素子に保持されている電荷を前
記第2の容量素子に転送する手段(以下第4の手段と表記)と、前記第2の容量素子の電
位差が前記発光素子の発光開始電圧Vthと同じ値になるまで、前記発光素子に電荷を供給
する手段(以下第5の手段と表記)とを有し、 前記第1の容量素子の比例定数C1及び電
位差V1と、前記第2の容量素子の比例定数C2及び電位差V2、並びに前記発光素子の両電極
間を流れる電荷Aは、A=C2×{(2×C1×Vdd)/(C1+C2)-(C1×Vth)/(C1+C2)}を満たすこと
を特徴とする。
前記第1乃至第5の手段とは、画素内に設けられたスイッチ、前記スイッチを制御する
駆動回路及び前記画素に電流を供給する電流供給手段などに相当する。また本発明の発光
装置に設けられた画素は複数のスイッチを有し、前記複数のスイッチは単一極性の複数の
トランジスタであることを特徴とする。
本発明は、経時変化による発光素子の劣化の影響を抑制するために、一定の電荷を発光
素子の両電極間に流す電気回路を各画素に設けた発光装置を提供する。また本発明では、
各画素に設けられるトランジスタを線形領域で動作させ、且つ全てスイッチとしてのみ用
いることで、トランジスタの特性バラツキの影響を受けない発光装置を提供する。
さらに本発明では、各画素に設けられるトランジスタは全てスイッチとして用いるため
、その導電型は特に限定されない。したがって、各画素を単一極性のトランジスタで構成
することが可能となり、作製工程を削減することができる。その結果、作製工程における
歩留まりが向上し、作製費用を抑制することができる。
(実施の形態1)
本実施の形態では、本発明の発光装置に設けられる画素の構成とその動作について図4
(B)を用いて説明する。
最初に、本実施の形態における画素101の詳しい構成を図4(B)を用いて説明する
。画素101において、111〜114、126はスイッチ、120は発光素子、121
は信号線、122は走査線、123は電源線、119、127は容量素子である。
スイッチ111、126は直列に接続され、スイッチ112〜114は直列に接続され
ている。また容量素子119と発光素子120は並列に接続されている。なおスイッチ1
11〜スイッチ114、126にはスイッチング機能を有する素子を用いればよく、好ま
しくはトランジスタを用いる。スイッチ111〜スイッチ114、126としてトランジ
スタを用いる場合には、各スイッチのオン又はオフを制御する信号を入力するために、各
スイッチに走査線を設けることが必要となるが、図4(B)においては図示を省略する。
なおスイッチ113、114にはダイオードやゲート・ドレイン間を接続したトランジス
タを用いてもよい。また本実施の形態においては、電源線の電位はVdd、発光素子120
の発光開始電圧(しきい値電圧)はVthとする。また容量素子119の電荷はQ3、比例係
数はC3、電位差はV3とする。
なお図4(B)に示す画素101において、スイッチ111は画素101に対する映像
信号の入力を制御し、スイッチ112は発光素子120と容量素子119の間の導通又は
非導通を制御している。また容量素子127は画素101に入力される映像信号を保持し
、スイッチ126は容量素子127に保持された電荷を放電することでスイッチ112を
オフにして発光素子120の発光を停止せしめる機能を有する。このように、3つのスイ
ッチ(トランジスタ)、容量素子及び発光素子を各画素に設けた発光装置のより詳しい説明
については、特開2001-343933号公報に記載されているので、参考にするとよ
い。また、図1、2に示す各画素101においてスイッチ113、114及び容量素子1
19を除いたときにおける動作は、前記公報に記載された発光装置の動作に準ずるので、
参考にするとよい。
次いで、図4(B)に示した画素101の動作について説明する。
まず、スイッチ111がオンになると、信号線121に入力されている映像信号は、ス
イッチ112に入力される。そして、該映像信号の電位に従って、スイッチ112のオン
又はオフが決定する。ここでは、スイッチ112がオンになる映像信号が画素101に入
力され、容量素子127にはスイッチ112がオンの状態を維持する所定の電荷が保持さ
れているとする。
なお各画素101に入力される映像信号によって、各画素101が有する発光素子12
0の発光又は非発光が決定される。より詳しくは、各画素101に入力される映像信号に
よって、スイッチ112がオンになると、発光素子120は発光する。またスイッチ11
2がオフであると、発光素子120は非発光となる。
この状態において、スイッチ114をオンにして、スイッチ111、113、126は
オフにする。そうすると、電源線123からスイッチ114を介して、容量素子119に
向かって電流が流れる。電流が流れると、容量素子119の両電極間には電位差が生じ始
め、徐々に電荷が蓄積される。この電荷の蓄積は、容量素子119の両電極間の電位差が
電源線123の電位Vddと同じ値になるまで続けられる。そして、容量素子119に対す
る電荷の蓄積が終了すると、Q3は以下の式(1)を満たす。
Q3=C3×Vdd・・・(1)
次いで、スイッチ113をオンにして、スイッチ111、114、126はオフにする
。なおここでは、スイッチ112は画素101に入力された映像信号によってオンになっ
ているとする。そうすると、容量素子119、スイッチ113、112を介して発光素子
120の両電極間に電流が流れる。このとき、容量素子119の電位差が発光素子120
の発光開始電圧と同じ値になるまで、発光素子120の両電極間には電流が流れる。つま
り、式(1)に示した容量素子119の電位差から、発光素子120の発光開始電圧を引
いた値が発光素子120に流れる電荷に相当する。この電荷をAとおくと、電荷Aは以下
の式(2)を満たす。
A=C3×(Vdd-Vth)・・・(2)
このようにして一定の電荷Aが発光素子120の両電極間に流れると、スイッチ113
をオフにし、さらにスイッチ114をオンにして上述した動作を繰り返す。なおこの動作
は、所定の期間中繰り返して行われる。所定の期間とは、スイッチ112がオンである期
間に相当し、言い換えるとスイッチ126が選択されて、容量素子127に保持された電
荷が放電されるまでの期間に相当する。
このように本発明は、一定の電荷を発光素子の両電極間に流す回路を各画素に設けるこ
とにより、経時変化による発光素子の劣化の影響を抑制することができる。また本発明で
は、各画素に設けられるトランジスタは、線形領域で動作させ、且つ全てスイッチとして
のみ用いることで、トランジスタの特性バラツキの影響を抑制することができる。また本
発明では、各画素に設けられるトランジスタは全てスイッチとして用いるため、その導電
型は特に限定されない。したがって、各画素を単一極性のトランジスタで構成することが
可能となり、作製工程を削減することができる。その結果、作製工程における歩留まりが
向上し、また作製費用を抑制することができる。
(実施の形態2)
本実施の形態では、本発明の発光装置に設けられる画素の詳しい構成とその動作につい
て図1、2を用いて説明する。
最初に、本実施の形態における画素101の詳しい構成を図1(A)を用いて説明する
。画素101において、111、112、126はスイッチ、120は発光素子、121
は信号線、122は走査線、123は電源線、125は昇圧回路(charge pump)、12
7は容量素子である。昇圧回路125は、スイッチ113〜スイッチ117と容量素子1
18、119を有する。
スイッチ111、126は直列に接続され、スイッチ112〜115は直列に接続され
、スイッチ116、117は直列に接続されている。また容量素子118、119は並列
に接続されている。なおスイッチ111〜スイッチ117、126にはスイッチング機能
を有する素子を用いればよく、好ましくはトランジスタを用いる。なおスイッチ113〜
スイッチ117、126としてトランジスタを用いる場合には、その導電型は特に限定さ
れない。また各スイッチのオン又はオフを制御する信号を入力するために、各スイッチに
走査線を設けることが必要となるが、図1、2においては図示を省略する。昇圧回路12
5が有するスイッチ113〜117には、ダイオードやゲート・ドレイン間を接続したト
ランジスタを用いてもよい。また本実施の形態においては、容量素子118の電荷はQ1
比例係数はC1、容量素子119の電荷はQ2、比例係数はC2とする。さらに電源線の電位は
Vdd、発光素子120の発光開始電圧はVthとする。
次いで、本発明の発光装置に設けられる画素101の動作について図1、2を用いて説
明する。
まず、スイッチ111がオンになると、信号線121に入力されている映像信号は、ス
イッチ112に入力される。そして、該映像信号の電位に従って、スイッチ112のオン
又はオフが決定する。ここでは、スイッチ112がオンになる映像信号が画素101に入
力され、容量素子127にはスイッチ112がオンの状態を維持する所定の電荷が保持さ
れているとする。
この状態において、容量素子119には発光素子120の発光開始電圧が保存されてい
るとする。そして図1(A)に示すように、昇圧回路125において、スイッチ115、
116をオンにして、それ以外のスイッチをオフにする。そうすると、電源線123から
スイッチ115、容量素子119を介して、スイッチ116に向かって電流が流れる。電
流が流れると、容量素子118の両電極間には電位差が生じ始め、徐々に電荷が蓄積され
る。この電荷の蓄積は、容量素子118の両電極間の電位差が電源線123の電位Vdd
同じ値になるまで続けられる。そして、容量素子118に対する電荷の蓄積が終了すると
、電荷Q1と電荷Q2は以下の式(3)、(4)を満たす。
Q1=C1×Vdd・・・(3)
Q2=C2×Vth・・・(4)
次いで、図1(B)に示すように、昇圧回路125において、スイッチ114、117
をオンにして、それ以外のスイッチはオフにする。そうすると、電源線123からスイッ
チ117、容量素子119を介し、スイッチ114を介して容量素子118に向かって電
流が流れる。電流が流れると、容量素子118に蓄積されていた電荷は、容量素子119
に転送される。この転送される電荷をΔQ、容量素子118の電位差をV1、容量素子11
9の電位差をV2とすると、以下の式(5)、(6)が成立する。
-(Q1-ΔQ)=C1×V1・・・(5)
Q2+ΔQ=C2×V2・・・(6)
容量素子118、119の両電極間の電位差V1とV2を足した値は、電源線125の電位
に等しいことから、以下の式(7)が成立する。
Vdd=V1+V2・・・(7)
そして上記の式(3)〜(7)から、以下の式(8)に示すように容量素子119の電
位差V2を求めることができる。
V2=(C2×Vth)/(C1+C2)+(2×C1×Vdd)/(C1+C2)・・・(8)
続いて、図2(A)に示すように、昇圧回路125においてスイッチ113をオンにし
て、それ以外のスイッチはオフにする。このとき、スイッチ112は画素101に入力さ
れた映像信号によって、オンになっている。そうすると、容量素子119、スイッチ11
3、112を介して発光素子120の両電極間に電流が流れる。このとき、容量素子11
9の電位差が発光素子120の発光開始電圧と同じ値になるまで、発光素子120の両電
極間には電流が流れる。つまり、式(8)に示した容量素子119の電位差から、発光素
子120の発光開始電圧を引いた値が発光素子120に流れる電荷に相当する。この電荷
をAとおくと、電荷Aは以下の式(9)を満たす。
A=C2×{(2×C1×Vdd)/(C1+C2)-(C1×Vth)/(C1+C2)}・・・(9)
続いて、一定の電荷Aが発光素子120の両電極間に流れると、図2(B)に示すよう
に、スイッチ113をオフにする。このときスイッチ112以外のスイッチもオフを維持
する。このようにして、図2(B)に示す状態になったら、再び図1(A)の状態に戻っ
て、上述した動作を繰り返す。
なお図1(A)から図2(B)に示した動作は所定の期間中繰り返して行われる。所定
の期間とは、スイッチ112がオンである期間に相当し、言い換えるとスイッチ126が
選択されて、容量素子127に保持された電荷が放電されるまでの期間に相当する。例え
ば、時間階調方式が適用された発光装置では、サブフレーム期間に相当する。
このように本発明は、一定の電荷を発光素子の両電極間に流す昇圧回路を各画素に設け
ることにより、経時変化による発光素子の劣化の影響を抑制することができる。また本発
明では、各画素に設けられるトランジスタは、線形領域で動作させ、且つ全てスイッチと
してのみ用いることで、トランジスタの特性バラツキの影響を抑制することができる。ま
た本発明では、各画素に設けられるトランジスタは全てスイッチとして用いるため、その
導電型は特に限定されない。したがって、各画素を単一極性のトランジスタで構成するこ
とが可能となり、作製工程を削減することができる。その結果、作製工程における歩留ま
りが向上し、また作製費用を抑制することができる。
なお上記の昇圧回路125の構成は一つの実施の形態であり、本発明はこれに限定され
ない。本発明の発光装置には、公知の如何なる構成の昇圧回路を適用することができる。
(実施の形態3)
本実施の形態では、上述した実施の形態とは異なる画素101の構成について図3、4
(A)を用いて説明する。
図3(A)に示す画素101は、図1、2に示した画素101においてスイッチ116
、117を除いた構成になっており、また容量素子118の一方の電極には、クロック信
号が直接入力されるようになっている。図3(A)に示す画素101の構成とその動作の
詳しい説明は、上述の実施の形態に準ずるので、ここでは省略する。
図3(B)に示す画素101は、図1、2に示した画素101に、容量素子141、ス
イッチ142〜144を追加して、昇圧回路125の段数が1段増えて3段の構成になっ
ている。該画素101においては、発光素子120に流れる電荷Aは以下の式(10)の
ように示すことができる。
A=C2×{(3×C1×Vdd)/(C1+C2)-(C1×Vth)/(C1+C2)}・・・(10)
上記の式(10)では、Vddの項の係数は3となっているため、電荷Aに対するVthの項
の依存は小さくなる。電荷Aに対するVthの項の依存が小さくなると、発光素子120の発
光開始電圧Vthに対する依存が小さくなるため、発光素子120の経時変化による劣化の
影響をさらに抑制することができる。なお図3(B)に示す画素101の構成とその動作
の詳しい説明は、上述の実施の形態に準ずるので、ここでは省略する。
図4(A)に示す画素101は、161、162、176はスイッチ、170は発光素
子、171は信号線、172は走査線、173は電源線、125は昇圧回路(charge pum
p)、177は容量素子である。昇圧回路125は、スイッチ163〜スイッチ167と
容量素子168、169を有する。図4(A)に示す画素101の動作の詳しい説明は、
上述の実施の形態に準ずるので、ここでは省略する。
なお本実施の形態において、図3(A)では2段の昇圧回路125を有する画素101
を示し、図3(B)では3段の昇圧回路125を有する画素101を示したが、本発明は
これに限定されない。画素101が有する昇圧回路125の段数は特に限定されない。
(実施の形態4)
本実施の形態では、図1(A)に示した画素101を実際にレイアウトした例について
、図9を用いて説明する。
図9において、111〜117、126はトランジスタであり、スイッチとして用いら
れる。122、182〜187は走査線、121は信号線、123は電源線、181はグ
ラウンド線である。118、119、127は容量素子であり、半導体とゲート配線との
間の容量が用いられている。188は画素電極である。該画素電極188上には、発光層
と対向電極とが積層して形成されるが、図9では図示を省略する。
トランジスタ111のソース領域又はドレイン領域の一方は、発光素子120(図示せ
ず)の一方の電極に接続される。そして本実施の形態では、発光素子120から発せられ
る光は、基板とは反対側の面に出射される。図1(A)に示すように、画素101内に設
けられている素子の数が多い場合には、発光素子120から発せられる光は、基板とは反
対側の面に出射するようにすることが好ましい。
また本発明では、容量素子118、119に保持することができる電荷の総量が重要に
なる。図9に示す画素101では、容量素子118、119の画素101に対する占有面
積は同程度であるが、本発明はこれに限定されない。各容量素子の画素101に対する占
有面積は特に限定されない。
(実施の形態5)
本実施の形態では、本発明の発光装置に適用される駆動方式について簡単に説明する。
多階調の画像を表示するときの駆動方式としては、大別してアナログ階調方式とデジタ
ル階調方式が挙げられるが、本発明の発光装置では両方式を適用することが出来る。両方
式の相違点は、発光素子の発光、非発光の各状態において該発光素子を制御する方法にあ
る。前者のアナログ階調方式は、発光素子に流れる電流量を制御して階調を得るという方
式である。また後者のデジタル階調方式は、発光素子がオン状態(輝度がほぼ100%で
ある状態)と、オフ状態(輝度がほぼ0%である状態)の2つの状態のみによって駆動す
るという方式である。
デジタル階調方式においては、多階調の画像を表現するためにデジタル階調方式と面積
階調方式とを組み合わせた方式(以下面積階調方式と表記)やデジタル階調方式と時間階
調方式とを組み合わせた方式(以下時間階調方式と表記)が提案されている。
面積階調方式とは、1画素を複数の副画素に分割し、各副画素で発光、又は非発光を選
択することで、1画素において発光している面積と、それ以外の面積との差をもって階調
を表現する方式である。また時間階調方式とは、特開2001-5426号にて報告され
ているように、発光素子が発光している時間を制御することにより、階調表現を行う方式
である。具体的には、1フレーム期間を長さの異なる複数のサブフレーム期間に分割し、
各期間での発光素子の発光又は非発光を選択することで、1フレーム期間内で発光した時
間の長さの差をもって階調を表現する。
本発明の発光装置は、アナログ階調方式、デジタル階調方式のいずれも適用することが
できる。但し、アナログ階調方式を適用する場合には、各画素に電位の異なる電源線を複
数本設けるか、又は各画素に入力する信号に合わせて電源線の電位を変える必要が生ずる
。一方、デジタル階調方式を適用する場合には、各画素の電源線の電位は全て同じで構わ
ないため、隣接する画素間で電源線を共有することができる。
なお多色表示を行う発光装置においては、1画素にRGBの各色に対応した複数の副画
素が設けられる。各副画素は、RGBの各材料の電流密度やカラーフィルタなどの透過率
の相違により、同じ電圧を印加したとしても発せられる光の輝度は異なってしまうことが
ある。そのため、各色に対応した各副画素で電源線の電位を変えることが好ましい。
本実施の形態は、実施の形態1〜3と任意に組み合わせることが可能である。
(実施の形態6)
本実施の形態では、本発明の発光装置の概略について図5を用いて説明する。
図5(A)に示すように、本発明の発光装置は基板107上に複数の画素101がマト
リクス状に配置された画素部102を有する。画素部102の周辺には、信号線駆動回路
103、第1の走査線駆動回路104及び第2の走査線駆動回路105を有する。信号線
駆動回路103と、第1の走査線駆動回路104及び第2の走査線駆動回路105には、
FPC106を介して外部より信号が供給される。
図5(A)においては、1組の信号線駆動回路103と、2組の走査線駆動回路104
、105を有しているが、本発明はこれに限定されない。駆動回路の個数は、画素101
の構成に応じて任意に設計することができる。また図5(A)においては、画素部102
の周辺に設けられる駆動回路は、同一基板上に画素部102と一体形成されているが、本
発明はこれに限定されない。駆動回路は、画素部102が形成された基板107の外部に
配置してもよい。
なお本明細書における発光装置とは、発光素子を有する画素部及び駆動回路を基板とカ
バー材との間に封入した発光パネル、前記発光パネルにIC等を実装した発光モジュール
、表示装置として用いられる発光ディスプレイなどを範疇に含む。つまり発光装置は、発
光パネル、発光モジュール及び発光ディスプレイなどの総称に相当する。
次いで、本発明の発光装置に設けられる信号線駆動回路103について図5(B)を用
いて説明する。信号線駆動回路103は、シフトレジスタ131、第1のラッチ回路13
2及び第2のラッチ回路133を有する。動作を簡単に説明すると、シフトレジスタ13
1は、フリップフロップ回路(FF)等を複数列用いて構成され、クロック信号(S-CLK)
、スタートパルス(S-SP)、クロック反転信号(S-CLKb)が入力される。これらの信号の
タイミングに従って、順次サンプリングパルスが出力される。
シフトレジスタ131により出力されたサンプリングパルスは、第1のラッチ回路13
2に入力される。第1のラッチ回路132には、デジタルビデオ信号が入力されており、
サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持していく
第1のラッチ回路132において、最終列までビデオ信号の保持が完了すると、水平帰
線期間中に、第2のラッチ回路133にラッチパルスが入力され、第1のラッチ回路13
2に保持されていたビデオ信号は、一斉に第2のラッチ回路133に転送される。そうす
ると、第2のラッチ回路133に保持されたビデオ信号は、1行分が同時に信号線S1
mに入力される。
第2のラッチ回路133に保持されたビデオ信号が信号線S1〜Smに入力されている間
、シフトレジスタ131においては再びサンプリングパルスが出力される。以後この動作
を繰り返す。
次いで、第1及び第2の走査線駆動回路104、105について図5(C)を用いて説
明する。第1及び第2の走査線駆動回路104、105は、シフトレジスタ134、バッ
ファ135をそれぞれ有する。動作を簡単に説明すると、シフトレジスタ134は、クロ
ック信号(G-CLK)、スタートパルス(G-SP)及びクロック反転信号(G-CLKb)に従って
、順次サンプリングパルスを出力する。その後バッファ135で増幅されたサンプリング
パルスは、走査線に入力されて1行ずつ選択状態にしていく。
なおシフトレジスタ134と、バッファ135の間にはレベルシフタを配置してもよい
。レベルシフタを配置することによって、ロジック回路部とバッファ部の電圧振幅を変え
ることが出来る。
本実施の形態は、実施の形態1〜4と任意に組み合わせることが可能である。
(実施の形態7)
本発明の発光装置の駆動方法が適用される電子機器として、ビデオカメラ、デジタルカ
メラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステ
ム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピ
ュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機
または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Di
sc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)
などが挙げられる。それらの電子機器の具体例を図6に示す。
図6(A)は発光装置であり、筐体2001、支持台2002、表示部2003、スピ
ーカー部2004、ビデオ入力端子2005等を含む。本発明は表示部2003に適用す
ることができる。また本発明により、図6(A)に示す発光装置が完成される。発光装置
は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とす
ることができる。なお、発光装置は、パソコン用、TV放送受信用、広告表示用などの全
ての情報表示用表示装置が含まれる。
図6(B)はデジタルスチルカメラであり、本体2101、表示部2102、受像部2
103、操作キー2104、外部接続ポート2105、シャッター2106等を含む。本
発明は、表示部2102に適用することができる。また本発明により、図6(B)に示す
デジタルスチルカメラが完成される。
図6(C)はノート型パーソナルコンピュータであり、本体2201、筐体2202、
表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス
2206等を含む。本発明は、表示部2203に適用することができる。また本発明によ
り、図6(C)に示す発光装置が完成される。
図6(D)はモバイルコンピュータであり、本体2301、表示部2302、スイッチ
2303、操作キー2304、赤外線ポート2305等を含む。本発明は、表示部230
2に適用することができる。また本発明により、図6(D)に示すモバイルコンピュータ
が完成される。
図6(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)で
あり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(
DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表
示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表
示するが、本発明は表示部A、B2403、2404に適用することができる。なお、記
録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により図
6(E)に示す画像表示装置が完成される。
図6(F)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体2
501、表示部2502、アーム部2503を含む。本発明は、表示部2502に適用す
ることができる。また本発明により、図6(F)に示すゴーグル型ディスプレイが完成さ
れる。
図6(G)はビデオカメラであり、本体2601、表示部2602、筐体2603、外
部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー2607
、音声入力部2608、操作キー2609等を含む。本発明は、表示部2602に適用す
ることができる。また本発明により、図6(G)に示すビデオカメラが完成される。
図6(H)は携帯電話であり、本体2701、筐体2702、表示部2703、音声入
力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、アン
テナ2708等を含む。本発明は、表示部2703に適用することができる。なお、表示
部2703は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えること
ができる。また本発明により、図6(H)に示す携帯電話が完成される。
なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ
等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる
また、上記電子機器はインターネットやCATV(ケーブルテレビ)などの電子通信回
線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増
してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなる
ように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生
装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動することが望ましい。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが
可能である。また本実施の形態の電子機器は、実施の形態1〜5に示したいずれの構成の
発光装置を用いても良い。
本発明の発光装置に具備される画素の構成とその動作を説明する図。 本発明の発光装置に具備される画素の構成とその動作を説明する図。 本発明の発光装置に具備される画素の構成を示す図。 本発明の発光装置に具備される画素の構成を示す図。 本発明の発光装置を示す図。 本発明の発光装置が適用される電子機器を示す図。 定電流駆動と定電圧駆動の概念図。 本発明の発光装置に具備される画素の構成を示す図。 本発明の発光装置に具備される画素のレイアウト図。

Claims (6)

  1. 発光素子と、第一のトランジスタを含む複数のトランジスタと、第二のトランジスタと、第一及び第二の容量素子とを有し、
    前記発光素子の第一の電極は、前記複数のトランジスタを介して第一の配線と電気的に接続され、
    前記発光素子の第一の電極は、前記第一のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第一のトランジスタのゲートは、前記第二のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第二のトランジスタのソース又はドレインの他方は、第二の配線と電気的に接続され、
    前記第二のトランジスタのゲートは、第三の配線と電気的に接続され、
    前記第一の容量素子の第一の電極は、前記発光素子の第二の電極と電気的に接続され、
    前記第一の容量素子の第二の電極と前記発光素子の第一の電極とは前記第一のトランジスタを介して並列接続となるよう電気的に接続され
    前記第二の容量素子の第一の電極は、前記第一のトランジスタのゲートと電気的に接続され、
    前記第二の配線及び前記第二のトランジスタを介して、映像信号が前記第一のトランジスタのゲートに入力され、
    前記第一の配線には、第一の電源電位が与えられることを特徴とする発光装置。
  2. 発光素子と、第一のトランジスタを含む複数のトランジスタと、第二のトランジスタと、第一及び第二の容量素子とを有し、
    前記発光素子の第一の電極は、前記複数のトランジスタを介して第一の配線と電気的に接続され、
    前記発光素子の第一の電極は、前記第一のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第一のトランジスタのゲートは、前記第二のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第二のトランジスタのソース又はドレインの他方は、第二の配線と電気的に接続され、
    前記第二のトランジスタのゲートは、第三の配線と電気的に接続され、
    前記第一の容量素子の第一の電極は、前記発光素子の第二の電極と電気的に接続され、
    前記第一の容量素子の第二の電極と前記発光素子の第一の電極とは前記第一のトランジスタを介して並列接続となるよう電気的に接続され
    前記第二の容量素子の第一の電極は、前記第一のトランジスタのゲートと電気的に接続され、
    前記第二の配線及び前記第二のトランジスタを介して、映像信号が前記第一のトランジスタのゲートに入力され、
    前記第一の配線には、第一の電源電位が与えられ、
    前記発光素子が発光しているとき、前記発光素子に供給される電流は、少なくとも前記第一のトランジスタを介して前記第一の容量素子より供給されることを特徴とする発光装置。
  3. 請求項1又は請求項2において、
    前記第一及び第二のトランジスタは、いずれも同じ導電型のトランジスタであることを特徴とする発光装置。
  4. 請求項1乃至請求項3のいずれか一において、
    前記発光素子の第二の電極には、第二の電源電位が与えられ、
    前記発光素子が非発光であるとき、前記第一の容量素子は、前記第一の電極と前記第二の電極との間の電位差が、前記第一の電源電位と前記第二の電源電位との電位差に概略等しくなるまで充電が行われ、
    前記発光素子が発光しているとき、前記第一の電極と前記第二の電極との間の電位差が、前記第一の発光素子の発光開始電圧に概略等しくなるまで放電が行われることを特徴とする発光装置。
  5. 請求項1乃至請求項3のいずれか一において、
    前記発光素子の第二の電極には、第二の電源電位が与えられ、
    前記発光素子が非発光であるとき、前記第一の容量素子は、前記第一の電極と前記第二の電極との間の電位差が、前記第一の電源電位と前記第二の電源電位との電位差よりも大きくなるまで充電が行われ、
    前記発光素子が発光しているとき、前記第一の電極と前記第二の電極との間の電位差が、前記第一の発光素子の発光開始電圧に概略等しくなるまで放電が行われることを特徴とする発光装置。
  6. 請求項1乃至請求項5のいずれか一に記載の発光装置と、操作キー又はスピーカーとを具備したことを特徴とする電子機器。
JP2008109962A 2008-04-21 2008-04-21 発光装置及び電子機器 Expired - Fee Related JP4906119B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008109962A JP4906119B2 (ja) 2008-04-21 2008-04-21 発光装置及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008109962A JP4906119B2 (ja) 2008-04-21 2008-04-21 発光装置及び電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006231995A Division JP4394101B2 (ja) 2006-08-29 2006-08-29 発光装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2008191685A JP2008191685A (ja) 2008-08-21
JP4906119B2 true JP4906119B2 (ja) 2012-03-28

Family

ID=39751770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008109962A Expired - Fee Related JP4906119B2 (ja) 2008-04-21 2008-04-21 発光装置及び電子機器

Country Status (1)

Country Link
JP (1) JP4906119B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2689917B2 (ja) * 1994-08-10 1997-12-10 日本電気株式会社 アクティブマトリクス型電流制御型発光素子の駆動回路
JP3619299B2 (ja) * 1995-09-29 2005-02-09 パイオニア株式会社 発光素子の駆動回路
EP1430468A2 (en) * 2001-09-18 2004-06-23 Pioneer Corporation Driving circuit for light emitting elements

Also Published As

Publication number Publication date
JP2008191685A (ja) 2008-08-21

Similar Documents

Publication Publication Date Title
JP3908084B2 (ja) 発光装置、電子機器
JP5159701B2 (ja) 半導体装置
KR101089050B1 (ko) 반도체 장치
JP5063769B2 (ja) 表示装置
JP3986051B2 (ja) 発光装置、電子機器
JP4628447B2 (ja) 半導体装置
US7595778B2 (en) Display device and electronic device using the same
JPWO2003038797A1 (ja) 信号線駆動回路及び発光装置
US8274458B2 (en) Method of driving light-emitting device
KR101025777B1 (ko) 반도체장치 및 그것을 사용한 표시장치
US8629860B2 (en) Display device, driving method of display device and electronic apparatus
JP2002049354A (ja) 自発光装置およびそれを用いた電気器具
JP4906119B2 (ja) 発光装置及び電子機器
JP4198483B2 (ja) 表示装置、電子機器
JP4394101B2 (ja) 発光装置及び電子機器
JP4467900B2 (ja) 発光装置の駆動方法
JP4869688B2 (ja) アクティブマトリクス型発光装置
JP4105212B2 (ja) 発光装置及び電子機器
JP2010276734A (ja) 表示装置、表示装置の駆動方法および電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080516

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4906119

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees