JP2003308044A - 有機ｅｌ駆動回路および有機ｅｌ表示装置 - Google Patents
有機ｅｌ駆動回路および有機ｅｌ表示装置Info
- Publication number
- JP2003308044A JP2003308044A JP2003028087A JP2003028087A JP2003308044A JP 2003308044 A JP2003308044 A JP 2003308044A JP 2003028087 A JP2003028087 A JP 2003028087A JP 2003028087 A JP2003028087 A JP 2003028087A JP 2003308044 A JP2003308044 A JP 2003308044A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- organic
- display data
- switch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 73
- 238000010586 diagram Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】
【課題】有機ＥＬパネルの輝度調整が容易にでき、か
つ、駆動回路の占有面積を小さくすることができる有機
ＥＬ駆動回路および有機ＥＬ表示装置を提供することに
ある。 【解決手段】この発明は、カレントミラー接続の入力側
トランジスタを複数並列に設けてその１つに直列に挿入
したスイッチ回路で入力側の駆動電流を制御する。この
とき、スイッチの１つをＯＮからＯＦＦにすることで、
複数の入力側トランジスタに分流されていた定電流がス
イッチ回路がＯＦＦにされた入力側トランジスタに分流
されなくなる。これによりカレントミラー接続の残りの
入力トランジスタに多くの電流が流れ、その分、カレン
トミラー接続の出力側トランジスタに大きなＤ／Ａ変換
電流が発生する。そこで、表示データの値をその分、小
さくすることができ、１桁かそれ以上桁数の少ないＤ／
Ａ変換回路にすることができる。
つ、駆動回路の占有面積を小さくすることができる有機
ＥＬ駆動回路および有機ＥＬ表示装置を提供することに
ある。 【解決手段】この発明は、カレントミラー接続の入力側
トランジスタを複数並列に設けてその１つに直列に挿入
したスイッチ回路で入力側の駆動電流を制御する。この
とき、スイッチの１つをＯＮからＯＦＦにすることで、
複数の入力側トランジスタに分流されていた定電流がス
イッチ回路がＯＦＦにされた入力側トランジスタに分流
されなくなる。これによりカレントミラー接続の残りの
入力トランジスタに多くの電流が流れ、その分、カレン
トミラー接続の出力側トランジスタに大きなＤ／Ａ変換
電流が発生する。そこで、表示データの値をその分、小
さくすることができ、１桁かそれ以上桁数の少ないＤ／
Ａ変換回路にすることができる。
Description
【０００１】
【発明の属する技術分野】この発明は、有機ＥＬ駆動回
路および有機ＥＬ表示装置に関し、詳しくは、カレント
ミラー回路を利用したＤ／Ａ変換回路により入力デジタ
ル値に対応する電流値を生成して有機ＥＬパネルのピン
駆動電流を発生するカラムライン（有機ＥＬ素子の陽極
側ドライブライン、以下同じ）の電流駆動回路におい
て、変換ビット数を越えるＤ／Ａ変換電流値を得ること
ができ、かつ、有機ＥＬ駆動回路の占有面積を小さくす
ることができるような有機ＥＬ駆動回路および有機ＥＬ
表示装置の改良に関する。
路および有機ＥＬ表示装置に関し、詳しくは、カレント
ミラー回路を利用したＤ／Ａ変換回路により入力デジタ
ル値に対応する電流値を生成して有機ＥＬパネルのピン
駆動電流を発生するカラムライン（有機ＥＬ素子の陽極
側ドライブライン、以下同じ）の電流駆動回路におい
て、変換ビット数を越えるＤ／Ａ変換電流値を得ること
ができ、かつ、有機ＥＬ駆動回路の占有面積を小さくす
ることができるような有機ＥＬ駆動回路および有機ＥＬ
表示装置の改良に関する。
【０００２】
【従来の技術】有機ＥＬ表示装置は、自発光による高輝
度表示が可能であることから、小画面での表示に適し、
携帯電話機、ＤＶＤプレーヤ、ＰＤＡ（携帯端末装置）
等に搭載される次世代表示装置として現在注目されてい
る。この有機ＥＬ表示装置には、液晶表示装置のように
電圧駆動を行うと、輝度ばらつきが大きくなり、かつ、
Ｒ（赤），Ｇ（緑），Ｂ（青）に感度差があることから
制御が難しくなる問題点がある。そこで、最近では、電
流駆動のドライバを用いた有機ＥＬ表示装置が提案され
ている。例えば、特開平１０−１１２３９１号などで
は、電流駆動により輝度ばらつきの問題を解決する技術
が記載されている。
度表示が可能であることから、小画面での表示に適し、
携帯電話機、ＤＶＤプレーヤ、ＰＤＡ（携帯端末装置）
等に搭載される次世代表示装置として現在注目されてい
る。この有機ＥＬ表示装置には、液晶表示装置のように
電圧駆動を行うと、輝度ばらつきが大きくなり、かつ、
Ｒ（赤），Ｇ（緑），Ｂ（青）に感度差があることから
制御が難しくなる問題点がある。そこで、最近では、電
流駆動のドライバを用いた有機ＥＬ表示装置が提案され
ている。例えば、特開平１０−１１２３９１号などで
は、電流駆動により輝度ばらつきの問題を解決する技術
が記載されている。
【０００３】携帯電話機用の有機ＥＬ表示装置の有機Ｅ
Ｌ表示パネルでは、カラムラインの数が３９６個（１３
２×３）の端子ピン（以下ピン）、ローラインが１６２
個のピンを持つものが提案され、カラムライン、ローラ
インのピンはこれ以上に増加する傾向にある。このよう
な有機ＥＬ表示パネルの電流駆動回路の出力段は、アク
ディブマトリックス型でも単純マトリックス型のもので
もピン対応に電流源の駆動回路、例えば、カレントミラ
ー回路による出力回路が設けられている。そのドライブ
段は、例えば、特願２００２−８２６６２号（特願２０
０１−８６９６７号と特願２００１−３９６２１９号の
国内優先出願）のようにピン対応に多数の出力側トラン
ジスタを有するパラレル駆動のカレントミラー回路（基
準電流分配回路）を有していて、手前の入力段となる基
準電流発生回路から基準電流を受けてピン対応に多数の
ミラー電流を発生することで基準電流をピン対応に分配
して出力回路を駆動する。あるいはピン対応に分配され
たこのミラー電流をさらにｋ倍（ｋは２以上の整数）の
電流に増幅して出力回路を駆動する。そして、そのｋ倍
電流増幅回路には、ピン対応にＤ／Ａ変換回路を設けた
この出願人の特願２００２−３３７１９号の出願があ
る。これは、カラム側のピン対応にＤ／Ａ変換回路が表
示データを受けてこの表示データをピン対応にＡ／Ｄ変
換してカラム方向の駆動電流を同時に生成する。
Ｌ表示パネルでは、カラムラインの数が３９６個（１３
２×３）の端子ピン（以下ピン）、ローラインが１６２
個のピンを持つものが提案され、カラムライン、ローラ
インのピンはこれ以上に増加する傾向にある。このよう
な有機ＥＬ表示パネルの電流駆動回路の出力段は、アク
ディブマトリックス型でも単純マトリックス型のもので
もピン対応に電流源の駆動回路、例えば、カレントミラ
ー回路による出力回路が設けられている。そのドライブ
段は、例えば、特願２００２−８２６６２号（特願２０
０１−８６９６７号と特願２００１−３９６２１９号の
国内優先出願）のようにピン対応に多数の出力側トラン
ジスタを有するパラレル駆動のカレントミラー回路（基
準電流分配回路）を有していて、手前の入力段となる基
準電流発生回路から基準電流を受けてピン対応に多数の
ミラー電流を発生することで基準電流をピン対応に分配
して出力回路を駆動する。あるいはピン対応に分配され
たこのミラー電流をさらにｋ倍（ｋは２以上の整数）の
電流に増幅して出力回路を駆動する。そして、そのｋ倍
電流増幅回路には、ピン対応にＤ／Ａ変換回路を設けた
この出願人の特願２００２−３３７１９号の出願があ
る。これは、カラム側のピン対応にＤ／Ａ変換回路が表
示データを受けてこの表示データをピン対応にＡ／Ｄ変
換してカラム方向の駆動電流を同時に生成する。
【０００４】
【発明が解決しようとする課題】ところで、液晶表示装
置などでは、可変抵抗器等の調整により表示輝度をマニ
ュアル調整ができる。有機ＥＬパネルのこのような輝度
調整は、通常、基準電流発生回路側で外部からの輝度調
整信号に応じた基準電流を発生することで行われる。し
かし、前記のようなＤ／Ａ変換回路を有する電流駆動回
路の場合には、表示データの数値を設定された輝度に応
じて演算することで輝度調整をすることがが可能であ
る。Ｄ／Ａ変換回路での輝度調整は、例えば、輝度を２
倍とする場合には、表示輝度データＤをＤ×２として２
倍の輝度となる表示データをＤ／Ａ変換回路に設定し、
輝度を１／２にする場合には、Ｄ×１／２の表示輝度デ
ータをＤ／Ａ変換回路に設定することによる。図３は、
このような輝度調整が可能な有機ＥＬ駆動回路のカラム
ドライバ１であって、前記の特願２００２−３３７１９
号に記載されているものである。２は、そのＤ／Ａ変換
回路、３は、そのカレントミラー電流出力回路である。
Ｄ／Ａ変換回路２は、定電流源１４ａからの電流Ｉを入
力端子２ａを介してコレクタに受けるダイオード接続の
入力側ｎｐｎ型バイポーラトランジスタＱaを有し、こ
れにカレントミラー接続された出力側ｎｐｎ型バイポー
ラトランジスタＱb〜Ｑn-1と、各出力側トランジスタＱ
b〜Ｑn-1のエミッタとグランドＧＮＤ間にスイッチ回路
として接続されたＮチャネルＭＯＳＦＥＴトランジスタ
Ｔrb〜Ｔrn-1とが設けられている。そして、トランジス
タＴrb〜Ｔrn-1のゲートがそれぞれ表示データＤ0〜Ｄn
-1を受けるＤ／Ａ変換データの各入力端子に接続されて
いる。
置などでは、可変抵抗器等の調整により表示輝度をマニ
ュアル調整ができる。有機ＥＬパネルのこのような輝度
調整は、通常、基準電流発生回路側で外部からの輝度調
整信号に応じた基準電流を発生することで行われる。し
かし、前記のようなＤ／Ａ変換回路を有する電流駆動回
路の場合には、表示データの数値を設定された輝度に応
じて演算することで輝度調整をすることがが可能であ
る。Ｄ／Ａ変換回路での輝度調整は、例えば、輝度を２
倍とする場合には、表示輝度データＤをＤ×２として２
倍の輝度となる表示データをＤ／Ａ変換回路に設定し、
輝度を１／２にする場合には、Ｄ×１／２の表示輝度デ
ータをＤ／Ａ変換回路に設定することによる。図３は、
このような輝度調整が可能な有機ＥＬ駆動回路のカラム
ドライバ１であって、前記の特願２００２−３３７１９
号に記載されているものである。２は、そのＤ／Ａ変換
回路、３は、そのカレントミラー電流出力回路である。
Ｄ／Ａ変換回路２は、定電流源１４ａからの電流Ｉを入
力端子２ａを介してコレクタに受けるダイオード接続の
入力側ｎｐｎ型バイポーラトランジスタＱaを有し、こ
れにカレントミラー接続された出力側ｎｐｎ型バイポー
ラトランジスタＱb〜Ｑn-1と、各出力側トランジスタＱ
b〜Ｑn-1のエミッタとグランドＧＮＤ間にスイッチ回路
として接続されたＮチャネルＭＯＳＦＥＴトランジスタ
Ｔrb〜Ｔrn-1とが設けられている。そして、トランジス
タＴrb〜Ｔrn-1のゲートがそれぞれ表示データＤ0〜Ｄn
-1を受けるＤ／Ａ変換データの各入力端子に接続されて
いる。
【０００５】出力側トランジスタＱb〜Ｑn-1は、それぞ
れのコレクタが出力端子２ｂに接続され、トランジスタ
Ｑaのエミッタ面積に対してそれぞれのトランジスタが
×１，×２，×４，…×ｎの倍数の各桁の重みに対応す
るエミッタ面積比を持っている。なお、入力側トランジ
スタＱaのエミッタは、抵抗ＲaとＮチャネル型のＭＯＳ
ＦＥＴトランジスタＴraの直列回路を介してグランドＧ
ＮＤに接続され、トランジスタＴraのゲートは電源ライ
ン＋ＶDDに接続されている。このＤ／Ａ変換回路２は、
ＣＰＵ，ＭＰＵ等のプロセッサからそのときどきの表示
輝度に応じたデジタル値の表示データを入力端子Ｄ0〜
Ｄn-1に受けて出力端子２ｂに入力データ（表示デー
タ）に応じたアナログの変換電流値を発生する。なお、
この図では、ドライブ段のそれぞれの１ピン分の、基準
電流分配回路の出力回路を簡略化して定電流源１４ａと
して示してある。また、トランジスタＴrrとトランジス
タＱrは、カレントミラー接続の共通ベースラインへベ
ース電流を供給するベース電流供給回路であり、トラン
ジスタＱrのエミッタは、抵抗ＲrとＮチャネル型のＭＯ
ＳＦＥＴトランジスタＴrraの直列回路を介してグラン
ドＧＮＤに接続され、トランジスタＴrraのゲートは電
源ライン＋ＶDDに接続されている。
れのコレクタが出力端子２ｂに接続され、トランジスタ
Ｑaのエミッタ面積に対してそれぞれのトランジスタが
×１，×２，×４，…×ｎの倍数の各桁の重みに対応す
るエミッタ面積比を持っている。なお、入力側トランジ
スタＱaのエミッタは、抵抗ＲaとＮチャネル型のＭＯＳ
ＦＥＴトランジスタＴraの直列回路を介してグランドＧ
ＮＤに接続され、トランジスタＴraのゲートは電源ライ
ン＋ＶDDに接続されている。このＤ／Ａ変換回路２は、
ＣＰＵ，ＭＰＵ等のプロセッサからそのときどきの表示
輝度に応じたデジタル値の表示データを入力端子Ｄ0〜
Ｄn-1に受けて出力端子２ｂに入力データ（表示デー
タ）に応じたアナログの変換電流値を発生する。なお、
この図では、ドライブ段のそれぞれの１ピン分の、基準
電流分配回路の出力回路を簡略化して定電流源１４ａと
して示してある。また、トランジスタＴrrとトランジス
タＱrは、カレントミラー接続の共通ベースラインへベ
ース電流を供給するベース電流供給回路であり、トラン
ジスタＱrのエミッタは、抵抗ＲrとＮチャネル型のＭＯ
ＳＦＥＴトランジスタＴrraの直列回路を介してグラン
ドＧＮＤに接続され、トランジスタＴrraのゲートは電
源ライン＋ＶDDに接続されている。
【０００６】カレントミラー電流出力回路３は、ドライ
ブ段カレントミラー回路３ａと出力段カレントミラー回
路３ｂとからなる。カレントミラー回路３ａは、ピーク
電流生成回路であって、ダイオード接続されたｎｐｎ型
の入力側トランジスタＱsと出力側トランジスタＱtとか
らなり、それぞれのエミッタ側がＰチャネルＭＯＳＦＥ
ＴトランジスタＴrs，ＮチャネルＭＯＳＦＥＴトランジ
スタＴrtを介して出力段カレントミラー回路３ｂの入力
端子３ｃに接続されている。入力側トランジスタＱsの
コレクタは、Ｄ／Ａ変換回路２の出力端子２bに接続さ
れ、出力側トランジスタＱtのコレクタは、グランドＧ
ＮＤに接続されている。トランジスタＱsとトランジス
タＱtのエミッタ面積比は１：ｘである。ここで、Ｄ／
Ａ変換回路２の出力電流をＩaとすると、これに対して
入力端子３cに（ｘ＋１）Ｉaの駆動電流を発生すること
ができる。そこで、カレントミラー回路３ａは、トラン
ジスタＴrtがＯＮしているときには、（１＋ｘ）倍の駆
動電流を生成する。トランジスタＴrsは、トランジスタ
Ｔrtに対応して設けられた負荷トランジスタであって、
そのゲートはグランドＧＮＤに接続されていて、駆動ラ
インをバランスさせるために挿入されている。なお、ト
ランジスタＴrtは、駆動初期の一定期間だけコントロー
ル信号CONTを受けてＯＮになる。このカレントミラー回
路３ａは、出力段カレントミラー回路３ｂの入力側トラ
ンジスタＱxをベース電流補正駆動用のカレントミラー
トランジスタＱu，Ｑwを介して駆動する。その結果、入
力側トランジスタＱxには、トランジスタＴrtがＯＮし
てピーク駆動を行う一定期間の間は（１＋ｘ）Ｉaの電
流が流れる。その後に通常駆動電流として駆動電流Ｉa
が出力される。
ブ段カレントミラー回路３ａと出力段カレントミラー回
路３ｂとからなる。カレントミラー回路３ａは、ピーク
電流生成回路であって、ダイオード接続されたｎｐｎ型
の入力側トランジスタＱsと出力側トランジスタＱtとか
らなり、それぞれのエミッタ側がＰチャネルＭＯＳＦＥ
ＴトランジスタＴrs，ＮチャネルＭＯＳＦＥＴトランジ
スタＴrtを介して出力段カレントミラー回路３ｂの入力
端子３ｃに接続されている。入力側トランジスタＱsの
コレクタは、Ｄ／Ａ変換回路２の出力端子２bに接続さ
れ、出力側トランジスタＱtのコレクタは、グランドＧ
ＮＤに接続されている。トランジスタＱsとトランジス
タＱtのエミッタ面積比は１：ｘである。ここで、Ｄ／
Ａ変換回路２の出力電流をＩaとすると、これに対して
入力端子３cに（ｘ＋１）Ｉaの駆動電流を発生すること
ができる。そこで、カレントミラー回路３ａは、トラン
ジスタＴrtがＯＮしているときには、（１＋ｘ）倍の駆
動電流を生成する。トランジスタＴrsは、トランジスタ
Ｔrtに対応して設けられた負荷トランジスタであって、
そのゲートはグランドＧＮＤに接続されていて、駆動ラ
インをバランスさせるために挿入されている。なお、ト
ランジスタＴrtは、駆動初期の一定期間だけコントロー
ル信号CONTを受けてＯＮになる。このカレントミラー回
路３ａは、出力段カレントミラー回路３ｂの入力側トラ
ンジスタＱxをベース電流補正駆動用のカレントミラー
トランジスタＱu，Ｑwを介して駆動する。その結果、入
力側トランジスタＱxには、トランジスタＴrtがＯＮし
てピーク駆動を行う一定期間の間は（１＋ｘ）Ｉaの電
流が流れる。その後に通常駆動電流として駆動電流Ｉa
が出力される。
【０００７】近年、駆動ピン数は高解像度の要請により
増加する傾向にある。前記のピーク電流生成回路とＤ／
Ａ変換回路は、有機ＥＬ素子を電流駆動する各ピン対応
に設けられる回路であるので、集積回路規模は大きくな
る一方である。そのためこれら回路をいかに小さくする
かが、消費電力の低減と駆動ピン数の増加にともなう占
有面積の低減に貢献する。しかし、Ｄ／Ａ変換回路で輝
度調整することを考えると、その表示データは、設定さ
れた輝度に応じてＣＰＵ，ＭＰＵ等のプロセッサ側で演
算されて設定することになる。この場合には、変換ビッ
ト数は、６ビット乃至７ビット程度となり、本来の表示
データビット数に対して輝度の調整分として１桁乃至２
桁以上多くの桁が必要になる。その分、Ｄ／Ａ変換回路
の占有面積が増える問題がある。このような輝度調整に
限らず、高精度なカラー表示をする場合、あるいはモノ
クロの場合の表示階調を大きく採る場合などにはＤ／Ａ
変換回路の変換ビット数（桁数）は多くなる。しかし、
図３に示すようにピン対応にＤ／Ａ変換回路を設ける有
機ＥＬの駆動回路においては、変換ビット数（桁数）の
増加がＤ／Ａ変換回路の占有面積の増加につながり、そ
れがピン数分加算されることになる。その分、他の回路
よりも有機ＥＬパネルの電流駆動回路の占有面積の増加
に与える影響が非常に大きい。この発明の目的は、この
ような従来技術の問題点を解決するものであって、変換
ビット数を越えるＤ／Ａ変換電流値を得ることができ、
かつ、有機ＥＬ駆動回路の占有面積を小さくすることが
できる有機ＥＬ駆動回路を提供することにある。この発
明の他の目的は、有機ＥＬ駆動回路の占有面積を小さく
することができる有機ＥＬ表示装置を提供することにあ
る。
増加する傾向にある。前記のピーク電流生成回路とＤ／
Ａ変換回路は、有機ＥＬ素子を電流駆動する各ピン対応
に設けられる回路であるので、集積回路規模は大きくな
る一方である。そのためこれら回路をいかに小さくする
かが、消費電力の低減と駆動ピン数の増加にともなう占
有面積の低減に貢献する。しかし、Ｄ／Ａ変換回路で輝
度調整することを考えると、その表示データは、設定さ
れた輝度に応じてＣＰＵ，ＭＰＵ等のプロセッサ側で演
算されて設定することになる。この場合には、変換ビッ
ト数は、６ビット乃至７ビット程度となり、本来の表示
データビット数に対して輝度の調整分として１桁乃至２
桁以上多くの桁が必要になる。その分、Ｄ／Ａ変換回路
の占有面積が増える問題がある。このような輝度調整に
限らず、高精度なカラー表示をする場合、あるいはモノ
クロの場合の表示階調を大きく採る場合などにはＤ／Ａ
変換回路の変換ビット数（桁数）は多くなる。しかし、
図３に示すようにピン対応にＤ／Ａ変換回路を設ける有
機ＥＬの駆動回路においては、変換ビット数（桁数）の
増加がＤ／Ａ変換回路の占有面積の増加につながり、そ
れがピン数分加算されることになる。その分、他の回路
よりも有機ＥＬパネルの電流駆動回路の占有面積の増加
に与える影響が非常に大きい。この発明の目的は、この
ような従来技術の問題点を解決するものであって、変換
ビット数を越えるＤ／Ａ変換電流値を得ることができ、
かつ、有機ＥＬ駆動回路の占有面積を小さくすることが
できる有機ＥＬ駆動回路を提供することにある。この発
明の他の目的は、有機ＥＬ駆動回路の占有面積を小さく
することができる有機ＥＬ表示装置を提供することにあ
る。
【０００８】
【課題を解決するための手段】このような目的を達成す
るためのこの発明の有機ＥＬ駆動回路および有機ＥＬ表
示装置の特徴は、複数の出力側トランジスタが並列にカ
レントミラー接続され入力側トランジスタに所定の駆動
電流を受けるカレントミラー回路を有し、それぞれの出
力側トランジスタが表示データのビット桁位置に対応し
ていて入力された表示データに応じて選択的に動作し、
表示データに対応する変換アナログ電流を出力側トラン
ジスタに流れる電流の合計値として出力端子に発生する
Ｄ／Ａ変換回路を有する有機ＥＬ駆動回路であって、並
列に設けられた複数の前記入力側トランジスタと、複数
の入力側トランジスタの少なくとも１に直列に挿入され
たスイッチ回路と、複数の入力側トランジスタを所定の
定電流で駆動する電流源と、スイッチ回路のＯＮ／ＯＦ
Ｆを制御する制御部とを備えていて、スイッチ回路がＯ
Ｎしている状態において、Ｄ／Ａ変換回路による前記変
換アナログ電流値が変換可能な表示データの桁数を越え
る大きな電流値になるときに、制御部がスイッチ回路を
ＯＦＦに設定して変換桁数か、これ以下の表示データを
前記Ｄ／Ａ変換回路に設定して求める前記大きな変換ア
ナログ電流値を発生させるものである。
るためのこの発明の有機ＥＬ駆動回路および有機ＥＬ表
示装置の特徴は、複数の出力側トランジスタが並列にカ
レントミラー接続され入力側トランジスタに所定の駆動
電流を受けるカレントミラー回路を有し、それぞれの出
力側トランジスタが表示データのビット桁位置に対応し
ていて入力された表示データに応じて選択的に動作し、
表示データに対応する変換アナログ電流を出力側トラン
ジスタに流れる電流の合計値として出力端子に発生する
Ｄ／Ａ変換回路を有する有機ＥＬ駆動回路であって、並
列に設けられた複数の前記入力側トランジスタと、複数
の入力側トランジスタの少なくとも１に直列に挿入され
たスイッチ回路と、複数の入力側トランジスタを所定の
定電流で駆動する電流源と、スイッチ回路のＯＮ／ＯＦ
Ｆを制御する制御部とを備えていて、スイッチ回路がＯ
Ｎしている状態において、Ｄ／Ａ変換回路による前記変
換アナログ電流値が変換可能な表示データの桁数を越え
る大きな電流値になるときに、制御部がスイッチ回路を
ＯＦＦに設定して変換桁数か、これ以下の表示データを
前記Ｄ／Ａ変換回路に設定して求める前記大きな変換ア
ナログ電流値を発生させるものである。
【０００９】このように、この発明にあっては、カレン
トミラー接続の入力側トランジスタを複数並列に設けて
その１つに直列に挿入したスイッチ回路で入力側の駆動
電流を制御する。このとき、スイッチの１つをＯＮから
ＯＦＦにすることで、複数の入力側トランジスタに分流
されていた定電流がスイッチ回路がＯＦＦにされた入力
側トランジスタに分流されなくなる。これによりカレン
トミラー接続の残りの入力トランジスタに多くの電流が
流れて、その分、カレントミラー接続の出力側トランジ
スタに大きなＤ／Ａ変換電流が発生する。そこで、表示
データの値をその分、小さくすることができ、１桁かそ
れ以上桁数の少ないＤ／Ａ変換回路にすることができ
る。これにより、Ｄ／Ａ変換回路の桁数を低減でき、最
上位の桁位置が変換可能な表示データの桁数を越えた上
位ビットに対応させることができるので、この上位ビッ
トの桁をさらにＤ／Ａ変換回路に設ける場合よりもその
分トランジスタの数を大きく低減できる。その結果、Ｄ
／Ａ変換回路の変換ビット数（桁数）を少なくすること
が可能になり、有機ＥＬ駆動回路の占有面積を小さくす
ることができる。また、Ｄ／Ａ変換回路で輝度調整を行
う場合にあっては、輝度調整に対応させてＤ／Ａ変換回
路の桁数を多く採らなくても、表示データにより輝度調
整をすることが可能になる。
トミラー接続の入力側トランジスタを複数並列に設けて
その１つに直列に挿入したスイッチ回路で入力側の駆動
電流を制御する。このとき、スイッチの１つをＯＮから
ＯＦＦにすることで、複数の入力側トランジスタに分流
されていた定電流がスイッチ回路がＯＦＦにされた入力
側トランジスタに分流されなくなる。これによりカレン
トミラー接続の残りの入力トランジスタに多くの電流が
流れて、その分、カレントミラー接続の出力側トランジ
スタに大きなＤ／Ａ変換電流が発生する。そこで、表示
データの値をその分、小さくすることができ、１桁かそ
れ以上桁数の少ないＤ／Ａ変換回路にすることができ
る。これにより、Ｄ／Ａ変換回路の桁数を低減でき、最
上位の桁位置が変換可能な表示データの桁数を越えた上
位ビットに対応させることができるので、この上位ビッ
トの桁をさらにＤ／Ａ変換回路に設ける場合よりもその
分トランジスタの数を大きく低減できる。その結果、Ｄ
／Ａ変換回路の変換ビット数（桁数）を少なくすること
が可能になり、有機ＥＬ駆動回路の占有面積を小さくす
ることができる。また、Ｄ／Ａ変換回路で輝度調整を行
う場合にあっては、輝度調整に対応させてＤ／Ａ変換回
路の桁数を多く採らなくても、表示データにより輝度調
整をすることが可能になる。
【００１０】
【実施例】図１は、この発明の有機ＥＬ駆動回路を適用
した一実施例の電流駆動回路のブロック図、そして図２
は、この発明の有機ＥＬ駆動回路を適用した他の実施例
の電流駆動回路のブロック図である。なお、図２と同一
の構成要素は同一の符号で示す。図１において、１０
は、有機ＥＬ駆動回路のカラムドライバであって、１１
は、そのＤ／Ａ変換回路、１２は、基準電流分配回路の
１ピン分の出力回路を簡略化した、図３の定電流源１４
ａに対応する定電流源、１３は、輝度調整成回路、１４
は、コントロール回路、１５は、レジスタ、そして１６
は、ＭＰＵである。Ｄ／Ａ変換回路１１は、図３のＤ／
Ａ変換回路２に対応しているが、Ｄ／Ａ変換回路２の入
力側トランジスタＱaに対して、これに並列に接続され
たカレントミラーのｎｐｎの入力側トランジスタＱpを
有している。そして、トランジスタＱaとトランジスタ
Ｑpは、エミッタの面積比が１：１に設定されていて、
トランジスタＱpのエミッタは、スイッチ回路ＳＷを介
してグランドＧＮＤに接続されている。ここで、スイッ
チ回路ＳＷは、通常、ＯＮ状態となっていて、コントロ
ール回路１４から輝度制御信号Ｂrを受けてＯＦＦす
る。このスイッチ回路ＳＷとトランジスタＱpとは輝度
調整回路１３を構成している。なお、２個の入力側トラ
ンジスタＱaと入力側トランジスタＱpとに対する各出力
側のカレントミラー接続のトランジスタは、トランジス
タＱb〜Ｑn-2となっていて、図３の最上位の桁位置のト
ランジスタＱn-1がなく、出力側トランジスタが１つ少
ない。これにより、図３の場合よりも桁数の少ないＤ／
Ａ変換回路とすることができる。
した一実施例の電流駆動回路のブロック図、そして図２
は、この発明の有機ＥＬ駆動回路を適用した他の実施例
の電流駆動回路のブロック図である。なお、図２と同一
の構成要素は同一の符号で示す。図１において、１０
は、有機ＥＬ駆動回路のカラムドライバであって、１１
は、そのＤ／Ａ変換回路、１２は、基準電流分配回路の
１ピン分の出力回路を簡略化した、図３の定電流源１４
ａに対応する定電流源、１３は、輝度調整成回路、１４
は、コントロール回路、１５は、レジスタ、そして１６
は、ＭＰＵである。Ｄ／Ａ変換回路１１は、図３のＤ／
Ａ変換回路２に対応しているが、Ｄ／Ａ変換回路２の入
力側トランジスタＱaに対して、これに並列に接続され
たカレントミラーのｎｐｎの入力側トランジスタＱpを
有している。そして、トランジスタＱaとトランジスタ
Ｑpは、エミッタの面積比が１：１に設定されていて、
トランジスタＱpのエミッタは、スイッチ回路ＳＷを介
してグランドＧＮＤに接続されている。ここで、スイッ
チ回路ＳＷは、通常、ＯＮ状態となっていて、コントロ
ール回路１４から輝度制御信号Ｂrを受けてＯＦＦす
る。このスイッチ回路ＳＷとトランジスタＱpとは輝度
調整回路１３を構成している。なお、２個の入力側トラ
ンジスタＱaと入力側トランジスタＱpとに対する各出力
側のカレントミラー接続のトランジスタは、トランジス
タＱb〜Ｑn-2となっていて、図３の最上位の桁位置のト
ランジスタＱn-1がなく、出力側トランジスタが１つ少
ない。これにより、図３の場合よりも桁数の少ないＤ／
Ａ変換回路とすることができる。
【００１１】ところで、図１では示していないが、この
Ｄ／Ａ変換回路１１は、図３に示すトランジスタＱａと
同様に、トランジスタＱpの下流のスイッチＳＷとトラ
ンジスタＱpのエミッタとの間に抵抗を挿入して、スイ
ッチＳＷとしてＮチャネル型のＭＯＳＦＥＴトランジス
タを設け、さらに、図１のトランジスタＱaについても
図３に示すようにトランジスタＱaのエミッタとグラン
ドＧＮＤとの間に抵抗とＮチャネル型のＭＯＳＦＥＴト
ランジスタの直列回路、そしてトランジスタＱrのエミ
ッタとグランドＧＮＤとの間に抵抗とＮチャネル型のＭ
ＯＳＦＥＴトランジスタの直列回路をそれぞれ設けても
よい。このようにすれば、Ｄ／Ａ変換回路１１の出力側
の各トランジスタＱb〜Ｑn-2との電流バランスを採るこ
とができるので、高い精度のＤ／Ａ変が可能になる。図
２の実施例がこのような抵抗とスイッチ回路とを設けた
ＭＯＳＦＥＴトランジスタ構成のＤ／Ａ変換回路であ
る。なお、この場合、トランジスタＱaとトランジスタ
Ｑrの下流にそれぞれの設けられた直列回路のＭＯＳＦ
ＥＴトランジスタのゲートは、図２，図３と同様に電源
ライン＋ＶDD等のバイアスラインにプルアップされる。
Ｄ／Ａ変換回路１１は、図３に示すトランジスタＱａと
同様に、トランジスタＱpの下流のスイッチＳＷとトラ
ンジスタＱpのエミッタとの間に抵抗を挿入して、スイ
ッチＳＷとしてＮチャネル型のＭＯＳＦＥＴトランジス
タを設け、さらに、図１のトランジスタＱaについても
図３に示すようにトランジスタＱaのエミッタとグラン
ドＧＮＤとの間に抵抗とＮチャネル型のＭＯＳＦＥＴト
ランジスタの直列回路、そしてトランジスタＱrのエミ
ッタとグランドＧＮＤとの間に抵抗とＮチャネル型のＭ
ＯＳＦＥＴトランジスタの直列回路をそれぞれ設けても
よい。このようにすれば、Ｄ／Ａ変換回路１１の出力側
の各トランジスタＱb〜Ｑn-2との電流バランスを採るこ
とができるので、高い精度のＤ／Ａ変が可能になる。図
２の実施例がこのような抵抗とスイッチ回路とを設けた
ＭＯＳＦＥＴトランジスタ構成のＤ／Ａ変換回路であ
る。なお、この場合、トランジスタＱaとトランジスタ
Ｑrの下流にそれぞれの設けられた直列回路のＭＯＳＦ
ＥＴトランジスタのゲートは、図２，図３と同様に電源
ライン＋ＶDD等のバイアスラインにプルアップされる。
【００１２】さて、２個の入力側トランジスタＱaと入
力側トランジスタＱpとは、定電流源１２から電流Ｉp＝
２×Ｉを入力端子１１ａを介して受ける。定電流源１２
は、図３の定電流源１４ａの２倍の電流値を発生する定
電流源である。そこで、このＤ／Ａ変換回路１１は、ス
イッチ回路ＳＷがＯＮしているときには、トランジスタ
ＱaとトランジスタＱpにそれぞれＩp／２（＝Ｉ）の電
流が流れ、図３の場合の動作に対応する。このとき設定
される表示データは、トランジスタＱn-1の位置に対応
する最上位ビットが“０”である表示データであり、そ
の表示データのうちの入力端子Ｄ0〜Ｄn-2のデータがＤ
／Ａ変換回路１１に入力される。一方、コントロール回
路１４から輝度制御信号Ｂrを受けたときには、このＤ
／Ａ変換回路１１は、トランジスタＱpがＯＦＦになっ
て、トランジスタＱaにはＩp＝（２×Ｉ）の電流が流れ
る。ここで、Ｉは、トランジスタＱaとトランジスタＱp
にそれぞれ流れていた電流である。その結果、各出力側
の出力側トランジスタＱb〜Ｑn-2には、レジスタ１５に
より入力端子Ｄ0〜Ｄn-2に設定された表示データＤ（Ｄ
0〜Ｄn-2）に対して２倍の電流を発生して、それぞれの
コレクタが出力端子１１ｂには、２倍の駆動電流のＩa
が生成される。そこで、入力端子Ｄn-2の桁位置は、図
３の入力端子Ｄn-1の桁位置に対応する。
力側トランジスタＱpとは、定電流源１２から電流Ｉp＝
２×Ｉを入力端子１１ａを介して受ける。定電流源１２
は、図３の定電流源１４ａの２倍の電流値を発生する定
電流源である。そこで、このＤ／Ａ変換回路１１は、ス
イッチ回路ＳＷがＯＮしているときには、トランジスタ
ＱaとトランジスタＱpにそれぞれＩp／２（＝Ｉ）の電
流が流れ、図３の場合の動作に対応する。このとき設定
される表示データは、トランジスタＱn-1の位置に対応
する最上位ビットが“０”である表示データであり、そ
の表示データのうちの入力端子Ｄ0〜Ｄn-2のデータがＤ
／Ａ変換回路１１に入力される。一方、コントロール回
路１４から輝度制御信号Ｂrを受けたときには、このＤ
／Ａ変換回路１１は、トランジスタＱpがＯＦＦになっ
て、トランジスタＱaにはＩp＝（２×Ｉ）の電流が流れ
る。ここで、Ｉは、トランジスタＱaとトランジスタＱp
にそれぞれ流れていた電流である。その結果、各出力側
の出力側トランジスタＱb〜Ｑn-2には、レジスタ１５に
より入力端子Ｄ0〜Ｄn-2に設定された表示データＤ（Ｄ
0〜Ｄn-2）に対して２倍の電流を発生して、それぞれの
コレクタが出力端子１１ｂには、２倍の駆動電流のＩa
が生成される。そこで、入力端子Ｄn-2の桁位置は、図
３の入力端子Ｄn-1の桁位置に対応する。
【００１３】ＭＰＵ１６は、有機ＥＬパネルの輝度を調
整するために設けられたマニュアル操作の可変抵抗器１
８等により調整される輝度設定信号Ｂを受けて表示デー
タを演算してその演算結果の表示データＤが所定値Ｍ
（トランジスタＱn-1の位置に対応する最上位ビットが
“１”となり、他の桁は“０”の表示データ“１０００
…０００”に対応）か、これ以上の表示データになって
いるときには表示データＤを１／２にする。すなわち、
１桁下側に表示データをビットシフトして表示データＤ
／２を生成して、それを入力端子Ｄ0〜Ｄn-2のデータと
してレジスタ１５に設定する。この処理をするプログラ
ムがＭＰＵ１６には内蔵されている。これにより入力端
子Ｄn-1の桁位置ビットのデータが入力端子Ｄn-2の桁位
置にシフトして、入力端子Ｄn-2の桁位置に設定され
る。最上位ビットは“１”であるので、最上位桁のトラ
ンジスタＱn-2はＯＮになる。このとき同時にＭＰＵ１
６は、最上位ビット“１”に従って制御信号Ｓをコント
ロール回路１４に送出し、コントロール回路１４に輝度
制御信号Ｂrを発生させる。これにより、入力端子１１
ａに表示データＤ／２のデータが設定されても、トラン
ジスタＱpがＯＦＦになっていて、２倍の電流が出力ト
ランジスタＱb〜Ｑn-2に流れているので、Ｄ／Ａ変換回
路１１は、所定値Ｍを越えたときには１／２の表示デー
タ値に対して２倍の出力電流を生成する。その結果、発
生すべき表示データＤに対応する出力電流値が出力端子
１１ｂに発生する。なお、所定値Ｍ（＝“１０００…０
００”）は、Ｄ／Ａ変換回路１１による変換アナログ電
流値が変換可能な表示データの桁数Ｄ0〜Ｄn-2を越えた
ときの変換電流値に対応している。また、このとき最下
位ビットに対応する電流値は微小なものとして無視され
る。ＭＰＵ１６の表示データの演算結果が所定値Ｍ以上
となるときは、輝度設定信号Ｂが高輝度になっていると
きであるので、最下位ビットが無視されてもほとんど問
題は生じない。
整するために設けられたマニュアル操作の可変抵抗器１
８等により調整される輝度設定信号Ｂを受けて表示デー
タを演算してその演算結果の表示データＤが所定値Ｍ
（トランジスタＱn-1の位置に対応する最上位ビットが
“１”となり、他の桁は“０”の表示データ“１０００
…０００”に対応）か、これ以上の表示データになって
いるときには表示データＤを１／２にする。すなわち、
１桁下側に表示データをビットシフトして表示データＤ
／２を生成して、それを入力端子Ｄ0〜Ｄn-2のデータと
してレジスタ１５に設定する。この処理をするプログラ
ムがＭＰＵ１６には内蔵されている。これにより入力端
子Ｄn-1の桁位置ビットのデータが入力端子Ｄn-2の桁位
置にシフトして、入力端子Ｄn-2の桁位置に設定され
る。最上位ビットは“１”であるので、最上位桁のトラ
ンジスタＱn-2はＯＮになる。このとき同時にＭＰＵ１
６は、最上位ビット“１”に従って制御信号Ｓをコント
ロール回路１４に送出し、コントロール回路１４に輝度
制御信号Ｂrを発生させる。これにより、入力端子１１
ａに表示データＤ／２のデータが設定されても、トラン
ジスタＱpがＯＦＦになっていて、２倍の電流が出力ト
ランジスタＱb〜Ｑn-2に流れているので、Ｄ／Ａ変換回
路１１は、所定値Ｍを越えたときには１／２の表示デー
タ値に対して２倍の出力電流を生成する。その結果、発
生すべき表示データＤに対応する出力電流値が出力端子
１１ｂに発生する。なお、所定値Ｍ（＝“１０００…０
００”）は、Ｄ／Ａ変換回路１１による変換アナログ電
流値が変換可能な表示データの桁数Ｄ0〜Ｄn-2を越えた
ときの変換電流値に対応している。また、このとき最下
位ビットに対応する電流値は微小なものとして無視され
る。ＭＰＵ１６の表示データの演算結果が所定値Ｍ以上
となるときは、輝度設定信号Ｂが高輝度になっていると
きであるので、最下位ビットが無視されてもほとんど問
題は生じない。
【００１４】図２は、この発明の他の実施例であって、
フリップフロップ（ＦＦ）１７を設けて、最上位ビット
のＤn-1を制御信号Ｓとしてこのフリップフロップ１７
のセットし、輝度制御信号Ｂrに換えてこのフリップフ
ロップ１７の出力に応じてスイッチＳＷをＯＮ／ＯＦＦ
するようにしたものである。ＭＰＵ１６の制御信号Ｓを
フリップフロップ１７に送出して、フリップフロップ１
７に“１”をセットしたときにスイッチＳＷをＯＮにす
る。そして、フリップフロップ１７を制御信号Ｓにより
リセットしたときにＯＦＦにする。このとき、制御信号
Ｓは、表示データＤの最上位ビットを割り当てる。な
お、図２のＤ／Ａ変換回路は、図１のバイポーラトラン
ジスタＱa，Ｑp，Ｑb〜Ｑn-2に換えて、ＭＯＳトランジ
スタＴNa，ＴNp，ＴNb〜ＴNn-2が設けられ、ＭＯＳトラ
ンジスタ構成になっている。このＤ／Ａ回路は、輝度設
定信号Ｂとは関係なしに、表示データが所定値Ｍを越え
たときにスイッチＳＷをＯＮにしてＤ／Ａ変換電流を得
る。すなわち、図３における表示データのうち最上位ビ
ットＤn-1がそのままフリップフロップ１７にセットさ
れ、Ｄ0〜Ｄn-2のデータを発生するレジスタ１５には、
表示データＤが所定値Ｍ以上になっているときに表示デ
ータＤ／２がセットされて、Ｄ／Ａ変換回路１１に設定
される。この場合、このフリップフロップ１７に換え
て、レジズタ１５の最上位ビットＤn-1の記憶位置を設
けて、このレジスタに前記データをセットするようにし
てもよい。
フリップフロップ（ＦＦ）１７を設けて、最上位ビット
のＤn-1を制御信号Ｓとしてこのフリップフロップ１７
のセットし、輝度制御信号Ｂrに換えてこのフリップフ
ロップ１７の出力に応じてスイッチＳＷをＯＮ／ＯＦＦ
するようにしたものである。ＭＰＵ１６の制御信号Ｓを
フリップフロップ１７に送出して、フリップフロップ１
７に“１”をセットしたときにスイッチＳＷをＯＮにす
る。そして、フリップフロップ１７を制御信号Ｓにより
リセットしたときにＯＦＦにする。このとき、制御信号
Ｓは、表示データＤの最上位ビットを割り当てる。な
お、図２のＤ／Ａ変換回路は、図１のバイポーラトラン
ジスタＱa，Ｑp，Ｑb〜Ｑn-2に換えて、ＭＯＳトランジ
スタＴNa，ＴNp，ＴNb〜ＴNn-2が設けられ、ＭＯＳトラ
ンジスタ構成になっている。このＤ／Ａ回路は、輝度設
定信号Ｂとは関係なしに、表示データが所定値Ｍを越え
たときにスイッチＳＷをＯＮにしてＤ／Ａ変換電流を得
る。すなわち、図３における表示データのうち最上位ビ
ットＤn-1がそのままフリップフロップ１７にセットさ
れ、Ｄ0〜Ｄn-2のデータを発生するレジスタ１５には、
表示データＤが所定値Ｍ以上になっているときに表示デ
ータＤ／２がセットされて、Ｄ／Ａ変換回路１１に設定
される。この場合、このフリップフロップ１７に換え
て、レジズタ１５の最上位ビットＤn-1の記憶位置を設
けて、このレジスタに前記データをセットするようにし
てもよい。
【００１５】さて、以上のＤ／Ａ変換回路１１は、上位
の桁位置のトランジスタＱn-1がない。このトランジス
タＱn-1は、エミッタ面積比がｎ倍のトランジスタであ
る。ここで各トランジスタに流れる電流値は、μＡオー
ダの微少電流であるので、セル化されて形成された１個
のトランジスタにおいてエミッタ面積比が×１のもので
あっても、数十倍の電流値を十分に流せる能力がある。
また、微少な電流を生成する場合に×ｎのエミッタ面積
比のカレントミラー回路の出力側トランジスタＱは、通
常、セルとして形成されたトランジスタＱをｎ個パラレ
ルに接続することで形成される。そこで、前記の場合に
は、×ｎのトランジスタは、ｎ個となるので、最上位桁
の×ｎ個に換えて、入力側に１個のトランジスタＱを追
加するだけで、ピン対応にｎ個のトランジスタＱが削除
されることになる。これにより、Ｄ／Ａ変換回路１１で
使用されるトランジスタの量を大きく低減することがで
きる。
の桁位置のトランジスタＱn-1がない。このトランジス
タＱn-1は、エミッタ面積比がｎ倍のトランジスタであ
る。ここで各トランジスタに流れる電流値は、μＡオー
ダの微少電流であるので、セル化されて形成された１個
のトランジスタにおいてエミッタ面積比が×１のもので
あっても、数十倍の電流値を十分に流せる能力がある。
また、微少な電流を生成する場合に×ｎのエミッタ面積
比のカレントミラー回路の出力側トランジスタＱは、通
常、セルとして形成されたトランジスタＱをｎ個パラレ
ルに接続することで形成される。そこで、前記の場合に
は、×ｎのトランジスタは、ｎ個となるので、最上位桁
の×ｎ個に換えて、入力側に１個のトランジスタＱを追
加するだけで、ピン対応にｎ個のトランジスタＱが削除
されることになる。これにより、Ｄ／Ａ変換回路１１で
使用されるトランジスタの量を大きく低減することがで
きる。
【００１６】以上説明してきたが、実施例では、カレン
トミラー回路で構成されるＤ／Ａ変換回路１１の入力側
に２個のトランジスタを設けているが、これは、３個以
上であってもよく、複数個設けられていればよい。ま
た、そのエミッタ面積比も一対一に限定されるものでは
ない。また、実施例では、前記の入力側に２個のトラン
ジスタの１つに挿入したスイッチ回路をＯＦＦする制御
をコントロール回路からの制御信号で行っているが、こ
れは、ＭＰＵ（プロセッサ）側からバスを介して直接行
うようにしてもよい。さらに、実施例のｎｐｎ型（ある
いはＮチャンネル型トランジスタ）は、ｐｎｐ型（ある
いはＰチャンネル型）トランジスタに、ｐｎｐ型（ある
いはＰチャンネル型）トランジスタは、ｎｐｎ型（ある
いはＮチャンネル）トランジスタに置き換えることがで
きる。この場合には、電源電圧は負となり、上流に設け
たトランジスタは下流に設けることになる。
トミラー回路で構成されるＤ／Ａ変換回路１１の入力側
に２個のトランジスタを設けているが、これは、３個以
上であってもよく、複数個設けられていればよい。ま
た、そのエミッタ面積比も一対一に限定されるものでは
ない。また、実施例では、前記の入力側に２個のトラン
ジスタの１つに挿入したスイッチ回路をＯＦＦする制御
をコントロール回路からの制御信号で行っているが、こ
れは、ＭＰＵ（プロセッサ）側からバスを介して直接行
うようにしてもよい。さらに、実施例のｎｐｎ型（ある
いはＮチャンネル型トランジスタ）は、ｐｎｐ型（ある
いはＰチャンネル型）トランジスタに、ｐｎｐ型（ある
いはＰチャンネル型）トランジスタは、ｎｐｎ型（ある
いはＮチャンネル）トランジスタに置き換えることがで
きる。この場合には、電源電圧は負となり、上流に設け
たトランジスタは下流に設けることになる。
【００１７】
【発明の効果】以上説明してきたように、この発明にあ
っては、カレントミラー接続の入力側トランジスタを複
数並列に設けてその１つに直列に挿入したスイッチ回路
で入力側の駆動電流を制御する。このとき、スイッチの
１つをＯＮからＯＦＦにすることで、複数の入力側トラ
ンジスタに分流されていた定電流がスイッチ回路がＯＦ
Ｆにされた入力側トランジスタに分流されなくなる。こ
れによりカレントミラー接続の残りの入力トランジスタ
に多くの電流が流れ、その分、カレントミラー接続の出
力側トランジスタに大きなＤ／Ａ変換電流が発生する。
そこで、表示データの値をその分、小さくすることがで
き、１桁かそれ以上桁数の少ないＤ／Ａ変換回路にする
ことができる。その結果、有機ＥＬパネルの輝度調整が
容易にでき、かつ、駆動回路の占有面積を小さくするこ
とができる。
っては、カレントミラー接続の入力側トランジスタを複
数並列に設けてその１つに直列に挿入したスイッチ回路
で入力側の駆動電流を制御する。このとき、スイッチの
１つをＯＮからＯＦＦにすることで、複数の入力側トラ
ンジスタに分流されていた定電流がスイッチ回路がＯＦ
Ｆにされた入力側トランジスタに分流されなくなる。こ
れによりカレントミラー接続の残りの入力トランジスタ
に多くの電流が流れ、その分、カレントミラー接続の出
力側トランジスタに大きなＤ／Ａ変換電流が発生する。
そこで、表示データの値をその分、小さくすることがで
き、１桁かそれ以上桁数の少ないＤ／Ａ変換回路にする
ことができる。その結果、有機ＥＬパネルの輝度調整が
容易にでき、かつ、駆動回路の占有面積を小さくするこ
とができる。
【図１】図１は、この発明の有機ＥＬ駆動回路を適用し
た一実施例の電流駆動回路のブロック図である。
た一実施例の電流駆動回路のブロック図である。
【図２】図２は、この発明の有機ＥＬ駆動回路を適用し
た他の実施例の電流駆動回路のブロック図である。
た他の実施例の電流駆動回路のブロック図である。
【図３】図３は、先行技術の有機ＥＬ駆動回路のＤ／Ａ
変換回路の一例の説明図である。
変換回路の一例の説明図である。
１，１０…カラムドライバ、２，１１…Ｄ／Ａ変換回
路、２a，１１ａ…入力端子、２b，１１ｂ…出力端子、
３…カレントミラー電流出力回路、３ａ…ドライブ段カ
レントミラー回路、３b…出力段カレントミラー回路、
４…有機ＥＬ素子、９…ピン、１２…ピーク電流生成回
路、１４…コントロール回路、１５…レジスタ、１６…
ＭＰＵ、Ｑ1〜Ｑm，Ｑa〜Ｑn-1…トランジスタ。
路、２a，１１ａ…入力端子、２b，１１ｂ…出力端子、
３…カレントミラー電流出力回路、３ａ…ドライブ段カ
レントミラー回路、３b…出力段カレントミラー回路、
４…有機ＥＬ素子、９…ピン、１２…ピーク電流生成回
路、１４…コントロール回路、１５…レジスタ、１６…
ＭＰＵ、Ｑ1〜Ｑm，Ｑa〜Ｑn-1…トランジスタ。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ
(72)発明者 藤沢 雅憲
京都市右京区西院溝崎町21番地 ローム株
式会社内
Ｆターム(参考） 3K007 AB18 BA06 DB03 GA04
5C080 AA06 BB05 DD22 DD26 EE29
FF03 FF12 GG02 GG12 JJ03
5J022 AB06 BA06 CE08 CF04 CF09
CG01
Claims (12)
- 【請求項１】複数の出力側トランジスタが並列にカレン
トミラー接続され入力側トランジスタに所定の駆動電流
を受けるカレントミラー回路を有し、それぞれの前記出
力側トランジスタが表示データのビット桁位置に対応し
ていて入力された前記表示データに応じて選択的に動作
して、前記表示データに対応する変換アナログ電流を前
記出力側トランジスタに流れる電流の合計値として出力
端子に発生するＤ／Ａ変換回路を有する有機ＥＬ駆動回
路であって、 並列に設けられた複数の前記入力側トランジスタと、 これら複数の入力側トランジスタの少なくとも１に直列
に挿入されたスイッチ回路と、 前記複数の入力側トランジスタを所定の定電流で駆動す
る電流源と、 前記スイッチ回路のＯＮ／ＯＦＦを制御する制御部とを
備え、 前記スイッチ回路がＯＮしている状態において、前記Ｄ
／Ａ変換回路による前記変換アナログ電流値が変換可能
な前記表示データの桁数を越える大きな電流値になると
きに、前記制御部は、前記スイッチ回路をＯＦＦに設定
して前記変換桁数か、これ以下の前記表示データを前記
Ｄ／Ａ変換回路に設定して求める前記大きな変換アナロ
グ電流値を発生させることを特徴とする有機ＥＬ駆動回
路。 - 【請求項２】前記複数は２個であり、この２個の入力側
トランジスタは、動作電流比が１：１の関係にあって、
前記制御部は、前記スイッチ回路をＯＦＦにしたときに
前記求める大きな変換アナログ電流値に対応する表示デ
ータの値の１／２の表示データを前記Ｄ／Ａ変換回路に
設定する請求項１記載の有機ＥＬ駆動回路。 - 【請求項３】前記制御部は、前記有機ＥＬパネルの表示
輝度の調整に応じて前記表示データを算出し、算出した
前記表示データが前記変換桁数を越える値か、それ以上
になったときに、前記スイッチ回路をＯＦＦにする請求
項２記載の有機ＥＬ駆動回路。 - 【請求項４】前記電流源は、基準電流を受けて端子ピン
対応して基準電流を分配する回路の前記端子ピンの１つ
対する出力回路であり、前記スイッチ回路は、前記入力
側トランジスタの下流に設けられ、前記制御部は、プロ
セッサとコントロール回路とレジズタとを有し、前記表
示データは、前記プロセッサで算出されて前記レジスタ
にセットされる請求項３記載の有機ＥＬ駆動回路。 - 【請求項５】前記プロセッサは、前記コントロール回路
を介して前記スイッチ回路をＯＦＦにする請求項４記載
の有機ＥＬ駆動回路。 - 【請求項６】前記制御部は、前記スイッチ回路をＯＦＦ
に設定する情報を記憶する記憶回路を有し、前記記憶回
路に所定の情報を記憶して、この情報により前記スイッ
チ回路がＯＦＦにされる請求項２記載の有機ＥＬ駆動回
路。 - 【請求項７】有機ＥＬ表示パネルと、 前記有機ＥＬパネルの端子ピンに電流を出力するカレン
トミラー電流出力回路と、 複数の出力側トランジスタ
が並列にカレントミラー接続され並列に接続された複数
の入力側トランジスタに所定の駆動電流を受けるカレン
トミラー回路を有し、それぞれの前記出力側トランジス
タが表示データのビット桁位置に対応していて入力され
た前記表示データに応じて選択的に動作し、前記表示デ
ータに対応する変換アナログ電流を前記出力側トランジ
スタに流れる電流の合計値として発生して前記カレント
ミラー電流出力回路を駆動するＤ／Ａ変換回路と、 前記複数の入力側トランジスタの少なくとも１に直列に
挿入されたスイッチ回路と、 前記複数の入力側トランジスタを所定の定電流で駆動す
る電流源と、 前記スイッチ回路のＯＮ／ＯＦＦを制御する制御部とを
備え、 前記スイッチ回路がＯＮしている状態において、前記Ｄ
／Ａ変換回路による前記変換アナログ電流値が変換可能
な前記表示データの桁数を越える大きな電流値になると
きに、前記制御部は、前記スイッチ回路をＯＦＦに設定
して前記変換桁数か、これ以下の前記表示データを前記
Ｄ／Ａ変換回路に設定して求める前記大きな変換アナロ
グ電流値を発生させることを特徴とする有機ＥＬ表示装
置。 - 【請求項８】前記複数は２個であり、この２個の入力側
トランジスタは、動作電流比が１：１の関係にあって、
前記制御部は、前記スイッチ回路をＯＦＦにしたときに
前記求める大きな変換アナログ電流値に対応する表示デ
ータの値の１／２の表示データを前記Ｄ／Ａ変換回路に
設定する請求項７記載の有機ＥＬ表示装置。 - 【請求項９】前記制御部は、前記有機ＥＬパネルの表示
輝度の調整に応じて前記表示データを算出し、算出した
前記表示データが前記変換桁数を越える値か、それ以上
になったときに、前記スイッチ回路をＯＦＦにする請求
項８記載の有機ＥＬ表示装置。 - 【請求項１０】前記電流源は、基準電流を受けて端子ピ
ン対応して基準電流を分配する回路の前記端子ピンの１
つ対する出力回路であり、前記スイッチ回路は、前記入
力側トランジスタの下流に設けられ、前記制御部は、プ
ロセッサとコントロール回路とレジズタとを有し、前記
表示データは、前記プロセッサで算出されて前記レジス
タにセットされる請求項９記載の有機ＥＬ表示装置。 - 【請求項１１】前記プロセッサは、前記コントロール回
路を介して前記スイッチ回路をＯＦＦにする請求項１０
記載の有機ＥＬ表示装置。 - 【請求項１２】前記制御部は、前記スイッチ回路をＯＦ
Ｆに設定する情報を記憶する記憶回路を有し、前記記憶
回路に所定の情報を記憶して、この情報により前記スイ
ッチ回路がＯＦＦにされる請求項８記載の有機ＥＬ表示
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003028087A JP3647847B2 (ja) | 2002-02-14 | 2003-02-05 | 有機ｅｌ駆動回路および有機ｅｌ表示装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002036236 | 2002-02-14 | ||
| JP2002-36236 | 2002-02-14 | ||
| JP2003028087A JP3647847B2 (ja) | 2002-02-14 | 2003-02-05 | 有機ｅｌ駆動回路および有機ｅｌ表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003308044A true JP2003308044A (ja) | 2003-10-31 |
| JP3647847B2 JP3647847B2 (ja) | 2005-05-18 |
Family
ID=29405135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003028087A Expired - Fee Related JP3647847B2 (ja) | 2002-02-14 | 2003-02-05 | 有機ｅｌ駆動回路および有機ｅｌ表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3647847B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005222030A (ja) * | 2004-01-05 | 2005-08-18 | Seiko Epson Corp | データ線駆動回路、電気光学装置および電子機器 |
| US7084575B2 (en) | 2003-07-28 | 2006-08-01 | Rohm Co., Ltd. | Organic EL panel drive circuit and propriety test method for drive current of the same organic EL element drive circuit |
| JP2007509358A (ja) * | 2002-03-14 | 2007-04-12 | ケンブリッジ ディスプレイ テクノロジー リミテッド | ディスプレイ・ドライバ回路 |
| CN100351886C (zh) * | 2004-06-30 | 2007-11-28 | 友达光电股份有限公司 | 显示器亮度补偿装置、有机发光二极管显示器及其补偿方法 |
| JP2008066970A (ja) * | 2006-09-06 | 2008-03-21 | Dianjing Science & Technology Co Ltd | オートレンジカレントミラー回路 |
| JP2008090328A (ja) * | 2004-01-05 | 2008-04-17 | Seiko Epson Corp | データ線駆動回路、電気光学装置および電子機器 |
| US7453383B2 (en) | 2003-07-07 | 2008-11-18 | Seiko Epson Corporation | Digital-to-analog converting circuit, electrooptical device, and electronic apparatus |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5068419B2 (ja) * | 2003-07-28 | 2012-11-07 | ローム株式会社 | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314977A (ja) * | 1993-04-28 | 1994-11-08 | Nec Ic Microcomput Syst Ltd | 電流出力型デジタル／アナログ変換回路 |
| JP2000105574A (ja) * | 1998-09-29 | 2000-04-11 | Matsushita Electric Ind Co Ltd | 電流制御型発光装置 |
| JP2000122608A (ja) * | 1998-10-13 | 2000-04-28 | Seiko Epson Corp | 表示装置及び電子機器 |
-
2003
- 2003-02-05 JP JP2003028087A patent/JP3647847B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314977A (ja) * | 1993-04-28 | 1994-11-08 | Nec Ic Microcomput Syst Ltd | 電流出力型デジタル／アナログ変換回路 |
| JP2000105574A (ja) * | 1998-09-29 | 2000-04-11 | Matsushita Electric Ind Co Ltd | 電流制御型発光装置 |
| JP2000122608A (ja) * | 1998-10-13 | 2000-04-28 | Seiko Epson Corp | 表示装置及び電子機器 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007509358A (ja) * | 2002-03-14 | 2007-04-12 | ケンブリッジ ディスプレイ テクノロジー リミテッド | ディスプレイ・ドライバ回路 |
| US7453383B2 (en) | 2003-07-07 | 2008-11-18 | Seiko Epson Corporation | Digital-to-analog converting circuit, electrooptical device, and electronic apparatus |
| US7084575B2 (en) | 2003-07-28 | 2006-08-01 | Rohm Co., Ltd. | Organic EL panel drive circuit and propriety test method for drive current of the same organic EL element drive circuit |
| JP2005222030A (ja) * | 2004-01-05 | 2005-08-18 | Seiko Epson Corp | データ線駆動回路、電気光学装置および電子機器 |
| JP2008090328A (ja) * | 2004-01-05 | 2008-04-17 | Seiko Epson Corp | データ線駆動回路、電気光学装置および電子機器 |
| CN100351886C (zh) * | 2004-06-30 | 2007-11-28 | 友达光电股份有限公司 | 显示器亮度补偿装置、有机发光二极管显示器及其补偿方法 |
| JP2008066970A (ja) * | 2006-09-06 | 2008-03-21 | Dianjing Science & Technology Co Ltd | オートレンジカレントミラー回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3647847B2 (ja) | 2005-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6992647B2 (en) | Organic EL drive circuit and organic EL display device using the same | |
| KR100488909B1 (ko) | 유기 ｅｌ 소자 구동 회로 및 유기 ｅｌ 표시 장치 | |
| US6756738B2 (en) | Organic EL drive circuit and organic EL display device using the same | |
| US6972526B2 (en) | Organic EL display device and driving circuits | |
| JP3647846B2 (ja) | 有機ｅｌ駆動回路および有機ｅｌ表示装置 | |
| JP2003234655A (ja) | Ｄ／ａ変換回路およびこれを用いる有機ｅｌ駆動回路 | |
| JP4941906B2 (ja) | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 | |
| US7030841B2 (en) | Organic EL element drive circuit and organic EL display device using the same | |
| JP3868836B2 (ja) | 有機ｅｌ駆動回路および有機ｅｌ表示装置 | |
| JP4151882B2 (ja) | 有機ｅｌ駆動回路および有機ｅｌ表示装置 | |
| JP2003308044A (ja) | 有機ｅｌ駆動回路および有機ｅｌ表示装置 | |
| JP3636698B2 (ja) | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 | |
| JP4046617B2 (ja) | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 | |
| US7129916B2 (en) | Organic EL element drive circuit and organic EL display device using the same drive circuit | |
| JP4266149B2 (ja) | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 | |
| KR20070016458A (ko) | 저-전압 트랜지스터를 이용한 유기발광다이오드 표시패널의 데이터 구동 장치 및 방법 | |
| JP4015897B2 (ja) | 有機ｅｌ駆動回路および有機ｅｌ表示装置 | |
| JP4028805B2 (ja) | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 | |
| JP2005037915A (ja) | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 | |
| JP2006048003A (ja) | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050113 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050209 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |